一種穩(wěn)定的低壓降穩(wěn)壓器的制造方法
【專利摘要】一種穩(wěn)定的低壓降穩(wěn)壓器，其中所述串聯(lián)導通晶體管的高阻抗電極（集電極/漏極）連接到其輸出端子，一個分流晶體管的低阻抗電極（發(fā)射極/源極）連接到其輸出端子。該電路配置確保分流晶體管始終導通，低阻抗電極將穩(wěn)定電路的操作，而無需任何外部元件。該電路可用雙極或CMOS形式制作，并采用低壓降配置。
【專利說明】一種穩(wěn)定的低壓降穩(wěn)壓器
【技術(shù)領域】
[0001]本發(fā)明涉及穩(wěn)壓器，特別是三端穩(wěn)壓器。這些器件響應一個不穩(wěn)定的輸入電壓，并提供一個輸出電壓，對負載的變化或輸入電壓的變化的響應變化不顯著。這些器件采用的電路，在寬的溫度范圍內(nèi)，提供基本恒定的輸出電壓。
【背景技術(shù)】
[0002]眾所周知的是，當穩(wěn)壓器是從功率晶體管的發(fā)射極輸出時，穩(wěn)壓器有最好的動態(tài)穩(wěn)定性。例如，行業(yè)標準的LM117系列和LM140系列設備，就是相對穩(wěn)定的，無需外部元件。相反，當從功率晶體管的集電極輸出時，行業(yè)標準的LM120系列和LM137系列器件通常是這樣的，如果需要穩(wěn)定性，相對大的電容必須被連接到輸出端。如果是鉭和10-25微鋁的話，LMl20和LM137規(guī)格要求至少一個微法的輸出電容。較高的值是優(yōu)選的。
[0003]雖然上述設備都是雙極型晶體管結(jié)構(gòu)，同樣的考慮也適用于金屬氧化物半導體(MOS)結(jié)構(gòu)。特別的是，有用的穩(wěn)壓器正在使用互補MOS (CMOS)器件構(gòu)造。在CMOS中，上述表示適用于功率晶體管的源極和漏極。當功率晶體管的源極提供輸出時，電路是相對穩(wěn)定的。然而，當從功率晶體管的漏極輸出時，必須采用一個較大的輸出電容。
[0004]了解到上述表達的不穩(wěn)定性的原因，是由于反饋環(huán)路增益。在一個穩(wěn)壓器中，功率晶體管是一個被引用到一個恒定電壓上的高增益負反饋回路的一部分。當功率晶體管的發(fā)射極/源極提供輸出，電壓增益就會小于1，并且電路趨于穩(wěn)定。當集電極/漏極提供輸出時，電壓增益取決于負載阻抗，可以是相當大。一個較大的輸出電容，因此需要限制交流增益，以便實現(xiàn)穩(wěn)定。
[0005]在下面的討論中，被稱為雙極型晶體管的發(fā)射極和MOS晶體管的源極為低阻抗電極。雙極型晶體管的集電極和MOS晶體管的漏極為高阻抗電極，這些特性提供功能等同的設備。雙極型晶體管的基極和MOS晶體管的柵極為控制電極，因為它們功能上是等價的。
[0006]另一個電源特性就是它的電壓差。這被定義為輸入輸出的電壓差，此時該電路停止對輸入電壓的進一步降低的調(diào)節(jié)。作為一個實際問題，低壓降是一種優(yōu)點，被視為重要的電池供電應用。通常情況下，對于以上提及的設備，漏失電壓是2伏的順序，且與溫度呈負相關。以上所有的指定設備系列采用達林頓復合晶體管，它連接功率輸出或?qū)ňw管。這意味著，輸入的達林頓晶體管的基極，在發(fā)射極之上，必須至少是的兩倍，集電極必須至少有一個甚小口徑終端在這上面。然而，LM120需要Via+甚小口徑終端。在較低的操作溫度，這通常是約2伏的電壓降。該壓降有時也被稱為“凈空高度”，因為穩(wěn)壓器輸入必須足夠高,這樣它會容納加上電壓差的輸出電壓。
[0007]低壓降穩(wěn)壓器的例子是LM2930和LM2931系列設備。它們的額定電流分別是150毫安和100毫安，并且它們在額定電流時都有一個小于0.6伏的額定功率差。由于它們的輸出是一個PNP晶體管的集電極，在它們的輸出端，它們都需要電容器。最小電容值分別規(guī)定在10和22微法。
【發(fā)明內(nèi)容】

[0008]本發(fā)明的一個目的是增加低壓降穩(wěn)壓器的穩(wěn)定性。
[0009]本發(fā)明進一步的目的是在穩(wěn)壓器中采用一個晶體管，其中晶體管的高阻抗端子連接到穩(wěn)壓器的輸出，而且其中一個晶體管的低阻抗端子也被連接到輸出端，以保持穩(wěn)壓器的穩(wěn)定。
[0010]本發(fā)明的技術(shù)解決方案:
這些目的是以下列方式實現(xiàn)的。在一個穩(wěn)壓器電路中，傳輸晶體管的低阻抗電極(發(fā)射極/源極)連接到正輸入端，高阻抗電極(集電極/漏極)連接到其輸出端。通常情況下，這種晶體管是一個雙極性PNP或P溝道MOS晶體管?？刂齐姌O(基極/柵極)在電勢低于電源輸入電壓時工作以致傳輸晶體管被打開。此連接提供最低電壓差，但沒有任何其他的穩(wěn)定性，通常需要較大的輸出電容。為了提供所需的穩(wěn)定性，一個第二或分流晶體管提供其低阻抗電極(發(fā)射極/源極)連接到穩(wěn)壓器的輸出端，它的高阻抗(集電極/漏極)連接到穩(wěn)壓器的返回端。分流晶體管被作為穩(wěn)壓器的負反饋回路的一部分，并提供裝置，以確保所有操作條件下，它是導電的。穩(wěn)壓器電路包括一個溫度穩(wěn)定的參考電壓發(fā)生器，被稱合以驅(qū)動一個第一運算放大器(運算放大器)，這反過來又被耦合到分流晶體管的控制電極(基極/柵極)。一個電阻器和分流晶體管的高阻抗電極(集電極/漏極)串聯(lián)耦合，并耦合到一個具有輸入偏移電壓的第二運算放大器上。這第二運算放大器的輸出端被耦合到傳輸晶體管的控制電極(基極/柵極)。因此，穩(wěn)壓器包括一個高增益的反饋回路，它具有參考發(fā)生器的放大器，分流晶體管，兩個運算放大器和傳輸晶體管。由于和分流晶體管串聯(lián)的電阻被耦合到第二運算放大器的輸入端，它兩端的電壓必須等于第二運算放大器的偏移電壓。因此，在整體反饋回路中的一個反饋回路在運行。這種次級反饋回路，確保分流晶體管始終打開，且其低阻抗電極(發(fā)射極/源極)將運作來穩(wěn)定穩(wěn)壓器。由于傳輸晶體管只涉及單個晶體管，所以漏失電壓被減至最小。
[0011]對比專利文獻:CN200993746Y低壓降穩(wěn)壓器 200620172920.2，CN201936213U 低壓降穩(wěn)壓器201020687789.X。
[0012]【專利附圖】

【附圖說明】:
圖1是本發(fā)明的電路的原理方框圖。
[0013]圖2是本發(fā)明的電路的詳細原理圖。
[0014]【具體實施方式】:
應當理解的是，當下面的描述中被定向到一個CMOS結(jié)構(gòu)時，本發(fā)明也適用于雙極型晶體管電路。例如，在所示的P溝道晶體管中，一個PNP雙極型晶體管可以被取代，在所示的N溝道晶體管中，一個NPN型雙極型晶體管可以被取代。凡這樣做時，雙極型晶體管的集電極替代MOS晶體管的漏極，發(fā)射極替代源極，以及基極替代柵極。傳統(tǒng)的CMOS制造是為了優(yōu)選實施例。對于同樣的雙極性建設，傳統(tǒng)的單片式，外延，PN結(jié)隔離處理是首選。此外，雖然所示的CMOS電路和N阱CMOS有關，但是各種組件可以被制造為P阱器件。在這后一種情況下，所有示出的晶體管元件可以被補充，電源的極性可以逆轉(zhuǎn)。
[0015]在圖1中，基本要素以原理方框圖的形式列出。電源輸入端正極接端子10，負極連接到接地端11。穩(wěn)壓輸出出現(xiàn)在端子12。串聯(lián)導通的P溝道晶體管13連接在端子10和12之間。由于晶體管13的源極被連接到端子10，它的柵極將工作在一個較低的電位，穩(wěn)壓器漏失電位將被最小化。在所示的電路中，漏失電位可以是一個電壓的一小部分那么小。然而，晶體管13的漏極連接到輸出端子12，就它本身而言，這樣的配置是不穩(wěn)定的。因此，需要某種形式的穩(wěn)定。分流P溝道晶體管14的源極連接到輸出端子12，并且其漏極返回到地面。由于晶體管14的源極是低阻抗的電極，它將穩(wěn)定該電路。晶體管13和14顯然可以換成雙極型PNP晶體管，其被連接的發(fā)射極代替源極，連接的集電極代替漏極。
[0016]參考電壓發(fā)生器15研發(fā)了一個溫度穩(wěn)定的帶隙參考電壓，包含一個電壓分壓器，響應一個在端子12上的穩(wěn)定的電壓。參考電壓發(fā)生器15驅(qū)動運算放大器16，進而驅(qū)動晶體管14的柵極。電阻器17將晶體管14的漏極返回到地面，使晶體管14可以作為一個共源極放大器。通過一個內(nèi)部開發(fā)的偏移電壓源19，運算放大器18被直接耦合到電阻器17上。偏移量的極性是這樣的，當運算放大器18的輸入端在相同的電位，偏移電壓作為晶體管14的漏極的一個小的正電位，出現(xiàn)在電阻器17兩端。運算放大器18的輸出端驅(qū)動晶體管13的柵極，這反過來又提供了連接到端子12上的任何負載(未示出)所需的所有電流。此外，晶體管13也提供了 流過晶體管14的任何電流，附加由參考電壓產(chǎn)生器15產(chǎn)生的靜態(tài)電流。該電路設置端子12的電位在所需的值上。因此，圖1的組成部分在端子12周圍形成了一個整體的負反饋回路，驅(qū)動端子12到一個恒定的電壓電平，運放16的輸入端也在相同的電位。
[0017]保持晶體管14的導通，是通過負反饋環(huán)路內(nèi)得負反饋回路。運算放大器18與晶體管13—起，作為一個共源極放大器來運行，設置晶體管14導通，使得電阻器17兩端的電壓降正好等于運算放大器18的偏移電壓。晶體管14的漏極周圍的這種反饋回路包括一個反轉(zhuǎn)，因此是負反饋。端子12周圍的整體的穩(wěn)壓器反饋回路包括參考電壓發(fā)生器15，運算放大器16，分流晶體管14，運算放大器18，串聯(lián)傳輸晶體管13。這個循環(huán)包括三個反轉(zhuǎn)(分別是運算放大器16，晶體管14和晶體管13)，所以它是負反饋，并以硅的帶隙作參考。下面給出的示例中，硅的帶隙基準電壓是1.2伏，廠_^是2.5伏，V.是可操作的，降到2.6伏。這意味著，無負載時的漏失電壓為0.1伏。圖2是一個CMOS穩(wěn)壓器的示意圖。這些元素是那種在N阱CMOS發(fā)現(xiàn)的，其中所有的P溝道晶體管在P型硅襯底上被制成PN結(jié)隔離N阱。所有的N溝道器件通常被制成P型襯底，因此反向柵極(圖中未示出)被連接到負電源輸入端11。涉及圖1的各種元素，使用相同的標號。
[0018]雙極型晶體管24和25是那些通常寄生到CMOS器件上的元素。在這樣一個PNP晶體管里，基極是N阱，集電極用于基底，它在負電源電位。發(fā)射極是由一個P溝道晶體管的源極或漏極組成。這種寄生晶體管有比較大的電流增益特性。由于集電極被用于基底，這樣的晶體管必須在共集電極配置里運行。
[0019]參考電壓發(fā)生器15被耦合到輸出端12，包括一個連同帶隙基準電路一起的電壓分壓器。電阻器21和22連接在端子12和接地端(端子11)之間，形成一個分壓器。專用集電極的寄生PNP晶體管24和25，他們的基極返回到節(jié)點23。電阻器26-29把晶體管24和25的發(fā)射極返回到端子12。晶體管24和25的電流密度是成比例的，于是晶體管24在比晶體管25高的電流密度下運作。使晶體管25 N倍大于晶體管24，且通過匹配電阻26和27，在相同的發(fā)射極電流下運行它們，這是最簡單的做法。另外，晶體管24和25可以被匹配，在不同的電流下運行。按比率放大或縮小電阻26和27，就可以做到。此外，晶體管24和25可以采用比例電流來成比例放大或縮小。生成的出現(xiàn)在電阻29兩端。這個值符合下列關系
【權(quán)利要求】
1.一種穩(wěn)定的低壓降穩(wěn)壓器,其特征是:它具有一個不穩(wěn)定的輸入電源端子，一個穩(wěn)定的輸出電源端子和電源返回端子，所述電路由晶體管組成，每一個晶體管都具有受控制的電流流動的高阻抗和低阻抗的電極，并且電流控制電極，所述電路包括:串聯(lián)導通晶體管的低阻抗電極，連接到不穩(wěn)定的輸入電源端子，其高阻抗電極連接到穩(wěn)定的輸出電源端子和控制電極；裝置是由穩(wěn)定的輸出電壓端子驅(qū)動，并且連接到串聯(lián)導通晶體管的控制電極，因此整體上產(chǎn)生一種負反饋回路來制定一個控制電位，保持穩(wěn)定的輸出電源端子在一個恒定的電位水平，基本上是獨立的溫度，輸入電壓和輸出電源端子電流；一個分流晶體管具有連接到穩(wěn)定的電源輸出端子的低阻抗電極，用于返回它的高阻抗電極給電源返回端子的裝置，和一個控制電極；用于響應分流晶體管中流動的電流的裝置，連接到串聯(lián)導通晶體管的所述控制電極，以形成一個內(nèi)部的負反饋回路，在整體的負反饋回路中，內(nèi)部負反饋回路可用來保持在分流晶體管中流動的電流恒定，穩(wěn)壓電路也從而穩(wěn)定。
2.根據(jù)權(quán)利要求1所述的一種穩(wěn)定的低壓降穩(wěn)壓器，其特征是:用來返回分流晶體管的高阻抗電極給電源返回端子的裝置，包括:一個串聯(lián)電阻，耦合在分流晶體管的所述高阻抗電極和電源返回端子之間，連接到一個運算放大器的輸入端子，該運算放大器具有一個連接到串聯(lián)導通晶體管的控制電極的輸出端子。
3.根據(jù)權(quán)利要求2所述的一種穩(wěn)定的低壓降穩(wěn)壓器，其特征是:運算放大器包括用來產(chǎn)生一個輸入偏移電位的裝置，從而使偏移電位在串聯(lián)電阻兩端出現(xiàn)，從而決定分流晶體管的導通。
4.根據(jù)權(quán)利要求1所述的一種穩(wěn)定的低壓降穩(wěn)壓器，其特征是:電路制作中，采用CMOS結(jié)構(gòu)，串聯(lián)導通晶體管是P溝道晶體管，其漏極連接到穩(wěn)定的輸出電源端子，分流晶體管是P溝道晶體管，其源極連接到穩(wěn)定的輸出電源端子。
5.根據(jù)權(quán)利要求1所述的一種穩(wěn)定的低壓降穩(wěn)壓器，其特征是:其中電路制作中，采用雙極型晶體管結(jié)構(gòu)，串聯(lián)導通晶體管是一個PNP晶體管，其集電極連接到穩(wěn)定的輸出電源端子，分流晶體管是一個PNP晶體管，其發(fā)射極連接到穩(wěn)定的輸出電源端子。
【文檔編號】G05F1/56GK103760941SQ201310601698
【公開日】2014年4月30日 申請日期:2013年11月25日 優(yōu)先權(quán)日:2013年11月25日
【發(fā)明者】不公告發(fā)明人 申請人:蘇州貝克微電子有限公司