本申請(qǐng)涉及芯片供電，尤其涉及一種高精度低功耗電壓基準(zhǔn)電路及裝置。

背景技術(shù)：

1、在物聯(lián)網(wǎng)應(yīng)用中，無(wú)線通信收發(fā)機(jī)芯片普遍依賴電池供電，因此在確保功能性的同時(shí)，延長(zhǎng)電池壽命成為了設(shè)計(jì)過程中的關(guān)鍵考量。為實(shí)現(xiàn)這一目標(biāo)，降低收發(fā)機(jī)芯片的平均功耗變得至關(guān)重要。為了達(dá)到降低功耗的目的，當(dāng)芯片在不需要傳輸數(shù)據(jù)的絕大部分時(shí)間內(nèi)，會(huì)進(jìn)入一種低功耗的睡眠模式。在睡眠模式下，僅超低功耗的電源和時(shí)鐘電路以及部分必要且常開的數(shù)字電路會(huì)持續(xù)運(yùn)行，等待被預(yù)設(shè)的定時(shí)信號(hào)或外部信號(hào)喚醒。

2、超低功耗的電源電路主要由帶隙基準(zhǔn)(bgr)和低壓差線性穩(wěn)壓器(ldo)構(gòu)成，其中bgr電路負(fù)責(zé)為ldo電路提供精確的電壓參考。然而，在休眠狀態(tài)下，盡管常開的數(shù)字電路已盡量減少了活動(dòng)，但仍存在一定的漏電現(xiàn)象。為了降低漏電同時(shí)確保數(shù)字電路的邏輯功能不受影響，供電電壓需要被精細(xì)控制到較低水平，這對(duì)bgr電路產(chǎn)生的電壓基準(zhǔn)的精度提出了更高的要求。而通常情況下，低功耗和高精度性能在電路設(shè)計(jì)中難以同時(shí)實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)思路

1、為克服現(xiàn)有技術(shù)中的不足，本申請(qǐng)?zhí)峁┮环N高精度低功耗電壓基準(zhǔn)電路及裝置，既有效降低了功耗又保持了電壓精度，提升在物聯(lián)網(wǎng)應(yīng)用中的穩(wěn)定性。

2、本申請(qǐng)?zhí)峁┑囊环N高精度低功耗電壓基準(zhǔn)電路，包括基礎(chǔ)低功耗帶隙基準(zhǔn)電路、第四pmos管pm4、第五pmos管pm5、第六pmos管pm6、第三nmos管nm3和第四nmos管nm4；

3、所述基礎(chǔ)低功耗帶隙基準(zhǔn)電路包括第一pmos管pm1、第二pmos管pm2、第三pmos管pm3、第一nmos管nm1、第二nmos管nm2；所述第一pmos管pm1、所述第二pmos管pm2、所述第一nmos管nm1和第二nmos管nm2組成差分放大器，并且采用負(fù)反饋方式使所述第一nmos管nm1和所述第二nmos管nm2的源極電壓相等；

4、所述第一pmos管pm1、所述第二pmos管pm2、所述第三pmos管pm3、所述第五pmos管pm5和所述第六pmos管pm6的源極均與供電電源avdd連接；

5、所述第三pmos管pm3的柵極分別與所述第六pmos管pm6、所述第一pmos管pm1和所述第二pmos管pm2的柵極、以及所述第一pmos管pm1的漏極連接，其漏極經(jīng)第三電阻r3接地avss；

6、所述第四pmos管pm4的源極與所述第二pmos管pm2的漏極連接，其漏極分別與所述第二nmos管nm2的漏極和柵極、以及所述第一nmos管nm1的柵極連接；

7、所述第五pmos管pm5的柵極連接于所述第二pmos管pm2的漏極和所述第四pmos管pm4的漏極之間，其漏極一路與所述第四pmos管pm4的柵極連接，另一路與所述第三nmos管nm3的漏極連接；

8、所述六pmos管pm6的漏極分別與所述第三nmos管nm3的柵極、以及所述第四nmos管nm4的柵極和漏極連接，并且所述第三nmos管nm3和所述第四nmos管nm4的源極均接地avss。

9、在一種可能的實(shí)施方式中，從所述第三pmos管pm3的漏極和所述第三電阻r3之間引出基準(zhǔn)電壓vrer。

10、在一種可能的實(shí)施方式中，所述基礎(chǔ)低功耗帶隙基準(zhǔn)電路還包括第一三級(jí)管pnp1、第二三級(jí)管pnp2、以及第零電阻r0、第一電阻r1和第二電阻r2；

11、所述第一nmos管nm1的源極一路經(jīng)所述第一電阻r1接地avss，另一路依次經(jīng)所述第零電阻r0、所述第一三級(jí)管pnp1的射極連接，所述第一三級(jí)管pnp1的基極和集極均接地avss；

12、所述第二nmos管nm2的源極一路經(jīng)所述第二電阻r2接地avss，另一路與所述第二三級(jí)管pnp2的射極連接，所述第二三級(jí)管pnp2的基極和集極均接地avss。

13、在一種可能的實(shí)施方式中，所述第一電阻r1和所述第二電阻r2的阻值相等。

14、在一種可能的實(shí)施方式中，對(duì)所述第零電阻r0和所述第一電阻r1的比例進(jìn)行調(diào)整，以使流過所述第一nmos管nm1的電流不隨溫度變化。

15、在一種可能的實(shí)施方式中，所述第一nmos管nm1和所述第二nmos管nm2的尺寸相同。

16、在一種可能的實(shí)施方式中，所述第二pmos管pm2的漏極電壓鉗位avdd-vgsp；其中，vgsp為所述第二pmos管pm2的柵極-源極電壓差。

17、本申請(qǐng)?zhí)峁┑囊环N高精度低功耗電壓基準(zhǔn)裝置，采用上述任一所述的高精度低功耗電壓基準(zhǔn)電路。

18、相比現(xiàn)有技術(shù)，本申請(qǐng)的有益效果：

19、本實(shí)施例提供的高精度低功耗電壓基準(zhǔn)電路及裝置，在現(xiàn)有的基礎(chǔ)低功耗帶隙基準(zhǔn)電路中增設(shè)pmos管pm4～pm6、nmos管nm3～nm4，使pmos管pm1和pm2的源極、柵極和漏極電壓都能保持一致，具有非常理想的電流鏡效果，大幅度降低了pm1和pm2的電流偏差，實(shí)現(xiàn)了高精度的低功耗電壓基準(zhǔn)。

技術(shù)特征：

1.一種高精度低功耗電壓基準(zhǔn)電路，其特征在于，包括基礎(chǔ)低功耗帶隙基準(zhǔn)電路、第四pmos管pm4、第五pmos管pm5、第六pmos管pm6、第三nmos管nm3和第四nmos管nm4；

2.根據(jù)權(quán)利要求1所述的高精度低功耗電壓基準(zhǔn)電路，其特征在于，從所述第三pmos管pm3的漏極和所述第三電阻r3之間引出基準(zhǔn)電壓vrer。

3.根據(jù)權(quán)利要求2所述的高精度低功耗電壓基準(zhǔn)電路，其特征在于，所述基礎(chǔ)低功耗帶隙基準(zhǔn)電路還包括第一三級(jí)管pnp1、第二三級(jí)管pnp2、以及第零電阻r0、第一電阻r1和第二電阻r2；

4.根據(jù)權(quán)利要求3所述的高精度低功耗電壓基準(zhǔn)電路，其特征在于，所述第一電阻r1和所述第二電阻r2的阻值相等。

5.根據(jù)權(quán)利要求4所述的高精度低功耗電壓基準(zhǔn)電路，其特征在于，其中，對(duì)所述第零電阻r0和所述第一電阻r1的比例進(jìn)行調(diào)整，以使流過所述第一nmos管nm1的電流不隨溫度變化。

6.根據(jù)權(quán)利要求5所述的高精度低功耗電壓基準(zhǔn)電路，其特征在于，所述第一nmos管nm1和所述第二nmos管nm2的尺寸相同。

7.根據(jù)權(quán)利要求6所述的高精度低功耗電壓基準(zhǔn)電路，其特征在于，其中，所述第二pmos管pm2的漏極電壓鉗位avdd-vgsp；其中，vgsp為所述第二pmos管pm2的柵極-源極電壓差。

8.一種高精度低功耗電壓基準(zhǔn)裝置，其特征在于，包括權(quán)利要求1-7任一所述的高精度低功耗電壓基準(zhǔn)電路。

技術(shù)總結(jié)
本申請(qǐng)?zhí)峁┝艘环N高精度低功耗電壓基準(zhǔn)電路及裝置，涉及芯片供電技術(shù)領(lǐng)域，在現(xiàn)有的低功耗帶隙基準(zhǔn)電路基礎(chǔ)上增設(shè)PMOS管PM4～PM6、NMOS管NM3～NM4，使PMOS管PM1和PM2的源極、柵極和漏極電壓都能保持一致，具有非常理想的電流鏡效果，大幅度降低PMOS管PM1和PM2的電流偏差，從而既有效降低了功耗又保持了電壓精度，提升在物聯(lián)網(wǎng)應(yīng)用中的穩(wěn)定性。

技術(shù)研發(fā)人員：周仁杰,董小平
受保護(hù)的技術(shù)使用者：高拓訊達(dá)（北京）微電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21