用于響應(yīng)于單個指令來執(zhí)行蝴蝶橫向和交叉加法或減法的系統(tǒng)、裝置和方法
【專利摘要】描述了用于響應(yīng)于單個向量打包蝴蝶橫向交叉加法或減法指令在計算機(jī)處理器中執(zhí)行打包數(shù)據(jù)元素的向量打包蝴蝶橫向交叉加法或減法的系統(tǒng)、裝置和方法的實(shí)施例，該指令包括目的地向量寄存器操作數(shù)、源向量寄存器操作數(shù)、立即數(shù)以及操作碼。
【專利說明】用于響應(yīng)于單個指令來執(zhí)行蝴蝶橫向和交叉加法或減法的系統(tǒng)、裝置和方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的領(lǐng)域一般涉及計算機(jī)處理器架構(gòu)，更具體地涉及在執(zhí)行時導(dǎo)致特定結(jié)果的指令。

【背景技術(shù)】
[0002]指令集或指令集架構(gòu)(ISA)是計算機(jī)架構(gòu)中與編程有關(guān)的部分，并且可包括原生數(shù)據(jù)類型、指令、寄存器架構(gòu)、尋址模式、存儲器架構(gòu)、中斷和異常處理、以及外部輸入和輸出(I/o)。術(shù)語指令在本申請中一般表示宏指令，宏指令是被提供給處理器(或指令轉(zhuǎn)換器，該指令轉(zhuǎn)換器(利用靜態(tài)二進(jìn)制轉(zhuǎn)換、包括動態(tài)編譯的動態(tài)二進(jìn)制轉(zhuǎn)換)轉(zhuǎn)換、變形、仿真或以其他方式將指令轉(zhuǎn)換成將由處理器處理的一個或多個其他指令)以供執(zhí)行的指令一作為對比，微指令或微操作(微操作)是處理器的解碼器解碼宏指令的結(jié)果。
[0003]ISA與微架構(gòu)不同，微架構(gòu)是實(shí)現(xiàn)該指令集的處理器的內(nèi)部設(shè)計。具有不同微架構(gòu)的處理器可共享共同的指令集。例如，INTEL?奔騰四(Pentium4)處理器、Intel?酷睿(Core?)處理器、以及來自加利福尼亞州桑尼威爾(Sunnyvale)的超微半導(dǎo)體有限公司(Advanced Micro Devices, Inc.)的諸多處理器執(zhí)行幾乎相同版本的x86指令集(在更新的版本中加入了一些擴(kuò)展)，但具有不同的內(nèi)部設(shè)計。例如，在不同的微架構(gòu)中可使用公知的技術(shù)以不同方法來實(shí)現(xiàn)ISA的相同寄存器架構(gòu)，這些技術(shù)包括專用物理寄存器、使用寄存器重命名機(jī)制(諸如，使用寄存器別名表(RAT)、重排序緩沖器(R0B)、以及引退寄存器組；使用多個映射和寄存器池)的一個或多個動態(tài)分配的物理寄存器、等等。在本申請中使用短語寄存器架構(gòu)、寄存器組以及寄存器來表示軟件/編程者可見的寄存器和指令指定寄存器的方式，除非另外指定。在需要特殊性的場合，將使用定語邏輯的、架構(gòu)的或軟件可見的來指示寄存器架構(gòu)中的寄存器/寄存器組，同時不同的定語將用于指示給定微架構(gòu)中的寄存器(例如物理寄存器、重排序緩沖器、引退寄存器、寄存器池)。
[0004]指令集包括一個或多個指令格式。給定指令格式定義多個字段(位的數(shù)量、位的位置等)以指定將要被執(zhí)行的操作(操作碼)以及該操作將要執(zhí)行的操作數(shù)等等。通過定義指令模板(或子格式)，一些指令格式被進(jìn)一步分解。例如，可將給定指令格式的指令模板定義成具有該指令格式的字段的不同子集(所包括的字段通常是相同順序，但至少一些由于包括更少的字段而具有不同的位位置)和/或定義成對給定字段的解釋不同。因此，利用給定指令格式(而且如果定義，則按照該指令格式的指令模板中的給定一個模板)來表達(dá)ISA的每個指令，并且ISA的每個指令包括用于指定其操作和操作數(shù)的字段。例如，示例性的ADD (加法)指令具有特定的操作碼和指令格式，該指令格式包括用于指定該操作碼的操作碼字段和用于選擇操作數(shù)(源I/目的地和源2)的操作數(shù)字段；并且該ADD指令在指令流中的出現(xiàn)將具有在操作數(shù)字段中的特定內(nèi)容，該特定內(nèi)容選擇特定操作數(shù)。
[0005]科學(xué)應(yīng)用、金融應(yīng)用、自動向量化通用應(yīng)用、RMS(識別、挖掘和合成)應(yīng)用以及可視和多媒體應(yīng)用(諸如，2D/3D圖形、圖像處理、視頻壓縮/解壓縮、語音識別算法和音頻處理)通常需要對大量數(shù)據(jù)項執(zhí)行相同的操作(稱為“數(shù)據(jù)并行化”)。單指令多數(shù)據(jù)(SMD)指的是使得處理器對多個數(shù)據(jù)項執(zhí)行一操作的一種類型的指令。SMD技術(shù)尤其適用于將寄存器中的多個位邏輯地劃分成多個固定尺寸的數(shù)據(jù)元素的處理器，其中每個數(shù)據(jù)元素表示單獨(dú)的值。例如，可將256位寄存器中的位指定為要進(jìn)行操作的源操作數(shù)，作為4個單獨(dú)的64位打包數(shù)據(jù)元素(四字(Q)尺寸數(shù)據(jù)元素)、8個單獨(dú)的32位打包數(shù)據(jù)元素(雙字(D)尺寸數(shù)據(jù)元素)、16個單獨(dú)的16位打包數(shù)據(jù)元素(字(W)尺寸數(shù)據(jù)元素)、或32個單獨(dú)的8位數(shù)據(jù)元素(字節(jié)(B)尺寸數(shù)據(jù)元素)。該數(shù)據(jù)類型可被稱為打包數(shù)據(jù)類型或向量數(shù)據(jù)類型，并且該數(shù)據(jù)類型的操作數(shù)被稱為打包數(shù)據(jù)操作數(shù)或向量操作數(shù)。換句話說，打包數(shù)據(jù)項或向量指的是打包數(shù)據(jù)元素的序列，而打包數(shù)據(jù)操作數(shù)或向量操作數(shù)是SIMD指令(或稱為打包數(shù)據(jù)指令或向量指令)的源操作數(shù)或目的地操作數(shù)。
[0006]作為示例，一種類型的SIMD指令指定了將要以縱向方式對兩個源向量操作數(shù)執(zhí)行的單個向量操作，用于生成具有相同尺寸的、具有相同數(shù)量的數(shù)據(jù)元素的并且按照相同數(shù)據(jù)元素次序的目的地向量操作數(shù)(也被稱為結(jié)果向量操作數(shù))。源向量操作數(shù)中的數(shù)據(jù)元素被稱為源數(shù)據(jù)元素，而目的地向量操作數(shù)中的數(shù)據(jù)元素被稱為目的地或結(jié)果數(shù)據(jù)元素。這些源向量操作數(shù)具有相同尺寸并且包含相同寬度的數(shù)據(jù)元素，因此它們包含相同數(shù)量的數(shù)據(jù)元素。兩個源向量操作數(shù)中的相同位位置中的源數(shù)據(jù)元素形成數(shù)據(jù)元素對(也稱為相應(yīng)的數(shù)據(jù)元素；即，每個源操作數(shù)的數(shù)據(jù)元素位置O中的數(shù)據(jù)元素相對應(yīng)，每個源操作數(shù)中的數(shù)據(jù)元素位置I中的數(shù)據(jù)元素相對應(yīng)，以此類推)。對這些源數(shù)據(jù)元素對中的每一個分別執(zhí)行該SMD指令指定的操作，以產(chǎn)生匹配數(shù)量的結(jié)果數(shù)據(jù)元素，并且因此每一對源數(shù)據(jù)元素具有相應(yīng)的結(jié)果數(shù)據(jù)元素。由于該操作是縱向的，且由于結(jié)果向量操作數(shù)是相同尺寸、具有相同數(shù)量的數(shù)據(jù)元素并且結(jié)果數(shù)據(jù)元素按照與源向量操作數(shù)相同的數(shù)據(jù)元素順序被存儲，所以結(jié)果數(shù)據(jù)元素處于結(jié)果向量操作數(shù)中與源向量操作數(shù)中的它們相應(yīng)的源數(shù)據(jù)元素對相同的位位置中。除了這種示例性類型的SIMD指令之外，存在各種各樣其他類型的SIMD指令(例如僅具有一個源向量操作數(shù)或具有超過兩個源向量操作數(shù)、以橫向方式操作、產(chǎn)生不同尺寸的結(jié)果向量操作數(shù)、具有不同尺寸的數(shù)據(jù)元素和/或具有不同的數(shù)據(jù)元素次序的SMD指令)。應(yīng)當(dāng)理解，術(shù)語目的地向量操作數(shù)(或目的地操作數(shù))被定義為執(zhí)行由指令指定的操作的直接結(jié)果，包括將該目的地操作數(shù)存儲在一位置處(可以是由該指令指定的寄存器或存儲器地址處)，使得它可作為源操作數(shù)由另一指令訪問(通過該另一指令指定同一位置)。
[0007]諸如具有包括x86、MMX?、流式 SMD 擴(kuò)展(SSE)、SSE2、SSE3、SSE4.1 以及 SSE4.2指令的指令集的Intel? Core?處理器所采用的SMD技術(shù)之類的SMD技術(shù)已經(jīng)實(shí)現(xiàn)了應(yīng)用性能的重大改進(jìn)。已經(jīng)推出和/或發(fā)布了被稱為高級向量擴(kuò)展(AVX) (AVX1和AVX2)和利用向量擴(kuò)展(VEX)編碼方案的附加的SIMD擴(kuò)展集(參見例如2011年10月的Intel? 64
和IA-32架構(gòu)軟件開發(fā)者手冊；以及參見2011年6月的Intef'高級向量擴(kuò)展編程參考)。
[0008]附圖簡沭
[0009]本發(fā)明是通過示例說明的，而不僅局限于各個附圖的圖示，在附圖中，類似的參考標(biāo)號表示類似的元件，其中:
[0010]圖1示出示例性PHXADDSUB指令的操作的示例性示圖。
[0011]圖2示出在處理器中使用PHXADDSUB指令的實(shí)施例。
[0012]圖3示出用于處理PHXADDSUB指令的方法的實(shí)施例。
[0013]圖4示出用于四打包數(shù)據(jù)元素目的地橫向加法或減法的示例性偽代碼。
[0014]圖5示出根據(jù)本發(fā)明一個實(shí)施例的多個I有效位向量寫掩碼元素與向量尺寸和數(shù)據(jù)元素尺寸之間的關(guān)聯(lián)。
[0015]圖6A例示了示例性AVX指令格式；
[0016]圖6B示出來自圖6A的哪些字段構(gòu)成完整操作碼字段和基礎(chǔ)操作字段；
[0017]圖6C示出來自圖6A的哪些字段構(gòu)成寄存器索引字段；
[0018]圖7A-7B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其指令模板的框圖；
[0019]圖8A-D是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用向量友好指令格式的框圖；
[0020]圖9是根據(jù)本發(fā)明的一個實(shí)施例的寄存器架構(gòu)的框圖；
[0021]圖1OA是示出根據(jù)本發(fā)明的實(shí)施例的示例性有序流水線以及示例性寄存器重命名的無序發(fā)布/執(zhí)行流水線兩者的框圖；
[0022]圖1OB是示出根據(jù)本發(fā)明的各實(shí)施例的要包括在處理器中的有序架構(gòu)核的示例性實(shí)施例和示例性的寄存器重命名的無序發(fā)布/執(zhí)行架構(gòu)核的框圖；
[0023]圖1lA-B示出了更具體的示例性有序核架構(gòu)的框圖，該核將是芯片中的若干邏輯塊之一(包括相同類型和/或不同類型的其他核)；
[0024]圖12是根據(jù)本發(fā)明的實(shí)施例的可具有超過一個的核、可具有集成的存儲器控制器、并且可具有集成圖形的處理器的框圖；
[0025]圖13是根據(jù)本發(fā)明的實(shí)施例的示例性系統(tǒng)的框圖；
[0026]圖14是根據(jù)本發(fā)明的實(shí)施例的第一更具體的示例性系統(tǒng)的框圖；
[0027]圖15是根據(jù)本發(fā)明的實(shí)施例的第二更具體的示例性系統(tǒng)的框圖；
[0028]圖16是根據(jù)本發(fā)明的實(shí)施例的SoC的框圖；
[0029]圖17是根據(jù)本發(fā)明的實(shí)施例的對比使用軟件指令變換器將源指令集中的二進(jìn)制指令變換成目標(biāo)指令集中的二進(jìn)制指令的框圖。
[0030]詳細(xì)描沭
[0031]在以下描述中，陳述了多個具體細(xì)節(jié)。然而，應(yīng)當(dāng)理解的是，可不通過這些具體細(xì)節(jié)來實(shí)施本發(fā)明的實(shí)施例。在其它實(shí)例中，未詳細(xì)示出公知的電路、結(jié)構(gòu)以及技術(shù)，以免模糊對本描述的理解。
[0032]說明書中對“一個實(shí)施例”、“實(shí)施例”、“示例實(shí)施例”等等的引用表明所描述的實(shí)施方案可以包括特定的特征、結(jié)構(gòu)或特性，但是每個實(shí)施例不一定都包括該特定的特征、結(jié)構(gòu)或特性。此外，這些短語不一定表示同一實(shí)施例。此外，當(dāng)聯(lián)系實(shí)施例描述特定的特征、結(jié)構(gòu)或特性時，認(rèn)為本領(lǐng)域普通技術(shù)人員能夠知曉結(jié)合其它實(shí)施例來實(shí)現(xiàn)這種特征、結(jié)構(gòu)或特性，無論是否明確描述。
[0033]概覽
[0034]在以下描述中，在描述該指令集架構(gòu)中的該特定指令的操作之前，需要解釋一些項目。一種這樣的項目稱為“寫掩碼寄存器”，通常用于斷言用于條件地控制逐個元素的計算操作的操作數(shù)(在下文中，也可能使用術(shù)語掩碼寄存器，表示諸如下文討論的“k”寄存器之類的寫掩碼寄存器)。如下文中使用，寫掩碼寄存器存儲多個位(16、32、64等等)，其中寫掩碼寄存器中的每個有效位控制向量寄存器的打包數(shù)據(jù)元素在SMD處理期間的操作/更新。典型地，存在超過一個寫掩碼寄存器可供處理器核使用。
[0035]該指令集架構(gòu)包括至少一些SMD指令，至少一些SMD指令指定向量操作并具有用于從這些向量寄存器中選擇源寄存器和/或目的地寄存器的字段(示例性的SIMD指令可指定要對向量寄存器中的一個或多個向量寄存器的內(nèi)容執(zhí)行的向量操作，并且將該向量操作的結(jié)果存儲在向量寄存器之一中)。本發(fā)明的不同實(shí)施例可具有不同尺寸的向量寄存器，并支持更多/更少/不同尺寸的數(shù)據(jù)元素。
[0036]由SIMD指令指定的多位數(shù)據(jù)元素的尺寸(例如字節(jié)、字、雙字、四字)確定向量寄存器中的“數(shù)據(jù)元素位置”的位位置，并且向量操作數(shù)的尺寸確定數(shù)據(jù)元素的數(shù)量。打包數(shù)據(jù)元素指的是存儲在特定位置中的數(shù)據(jù)。換句話說，取決于目的地操作數(shù)中的數(shù)據(jù)元素的尺寸和目的地操作數(shù)的尺寸(目的地操作數(shù)中的位的總數(shù)量)(或者換句話說，取決于目的地操作數(shù)的尺寸和該目的地操作數(shù)中的數(shù)據(jù)元素的數(shù)量)，作為結(jié)果的向量操作數(shù)內(nèi)的多位數(shù)據(jù)元素位置的位位置改變(例如，如果作為結(jié)果的向量操作數(shù)的目的地是向量寄存器，則該目的地向量寄存器內(nèi)的多位數(shù)據(jù)元素位置的位位置改變)。例如，在對32位數(shù)據(jù)元素進(jìn)行操作的向量操作(數(shù)據(jù)元素位置O占據(jù)位位置31:0，數(shù)據(jù)元素位置I占據(jù)位位置63:32，以此類推)與對64位數(shù)據(jù)元素進(jìn)行操作的向量操作(數(shù)據(jù)元素位置O占據(jù)位位置63:0，數(shù)據(jù)元素位置I占據(jù)位位置127:64，以此類推)之間，多位數(shù)據(jù)元素的位位置不同。
[0037]此外，根據(jù)本發(fā)明的一個實(shí)施例，在多個I有效位向量寫掩碼元素與向量尺寸和數(shù)據(jù)元素尺寸之間存在如圖5所示的關(guān)聯(lián)。示出了 128位、256位以及512位的向量尺寸，不過其他寬度也是可能的?？紤]了 8位字節(jié)(B)、16位字(W)、32位雙字(D)或單精度浮點(diǎn)以及64位四字(Q)或雙精度浮點(diǎn)的數(shù)據(jù)元素尺寸，不過其他寬度也是可能的。如圖所示，當(dāng)向量尺寸是128位時，當(dāng)向量的數(shù)據(jù)元素尺寸是8位時可將16位用于掩碼操作，當(dāng)向量的數(shù)據(jù)元素尺寸是16位時可將8位用于掩碼操作，當(dāng)向量的數(shù)據(jù)元素尺寸是32位時可將4位用于掩碼操作，以及當(dāng)向量的數(shù)據(jù)元素尺寸是64位時可將2位用于掩碼操作。當(dāng)向量尺寸是256位時，當(dāng)打包數(shù)據(jù)元素寬度是8位時可將32位用于掩碼操作，當(dāng)向量的數(shù)據(jù)元素尺寸是16位時可將16位用于掩碼操作，當(dāng)向量的數(shù)據(jù)元素尺寸是32位時可將8位用于掩碼操作，以及當(dāng)向量的數(shù)據(jù)元素尺寸是64位時可將4位用于掩碼操作。當(dāng)向量尺寸是512位時，當(dāng)向量的數(shù)據(jù)元素尺寸是8位時可將64位用于掩碼操作，當(dāng)向量的數(shù)據(jù)元素尺寸是16位時可將32位用于掩碼操作，當(dāng)向量的數(shù)據(jù)元素尺寸是32位時可將16位用于掩碼操作，以及當(dāng)向量的數(shù)據(jù)元素尺寸是64位時可將8位用于掩碼操作。
[0038]取決于向量尺寸和數(shù)據(jù)元素尺寸的組合，可將所有64位、或僅64位的子集用作寫掩碼。一般而言，當(dāng)使用單個逐個元素的掩碼控制位時，用于掩碼操作的向量寫掩碼寄存器中的多個位(有效位)等于以位表示的向量尺寸除以以位表示的向量的數(shù)據(jù)元素尺寸。
[0039]以下描述具有執(zhí)行生成向量元素的若干減法和加法對的靈活性的向量指令。這些是類似HAAR和HADMARD的變換的蝴蝶(butterfly)實(shí)現(xiàn)的基本構(gòu)造塊，這在媒體編解碼和分析領(lǐng)域中是有用的。以下是通常稱為打包蝴蝶橫向和交叉加法或減法(“PHXADDSUB”)指令的指令的實(shí)施例以及可用于執(zhí)行將在若干不同方面獲益的這種指令的系統(tǒng)、架構(gòu)、指令格式等的實(shí)施例。PHXADDSUB指令的執(zhí)行導(dǎo)致源向量寄存器的打包數(shù)據(jù)元素之間的橫向和交叉加法或減法，其中加法和/或減法的結(jié)果存儲在目的地向量寄存器中，加法還是減法的判斷取決于指令的立即值中的位。更具體地，源向量寄存器包含一個或多個數(shù)據(jù)通道，且橫向和交叉加法或減法以每數(shù)據(jù)通道為基礎(chǔ)發(fā)生。
[0040]存儲在目的地寄存器中的數(shù)據(jù)如下(注意？是條件運(yùn)算符的縮寫，如果為真它將返回第一結(jié)果，而如果為假則返回第二結(jié)果):
[0041]-對于最低有效數(shù)據(jù)元素位置，所存儲的數(shù)據(jù)是源寄存器的最低有效數(shù)據(jù)元素與源寄存器的第二最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第二最低有效數(shù)據(jù)元素減去源寄存器的最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的最低有效位(BP, DEST[O] = SRC[0]*(imm8[0] ? -1:1)+SRC[I])；
[0042]-對于第二最低有效數(shù)據(jù)元素位置，所存儲的數(shù)據(jù)是源寄存器的第三最低有效數(shù)據(jù)元素與源寄存器的第四最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第四最低有效數(shù)據(jù)元素減去源寄存器的第三最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第三最低有效位(DEST[1] = SRC[2]*(imm8[2] ? -1:1)+SRC [3])；
[0043]-對于第三最低有效數(shù)據(jù)元素位置，所存儲的數(shù)據(jù)是源寄存器的第二最低有效數(shù)據(jù)元素與源寄存器的最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的最低有效數(shù)據(jù)元素減去源寄存器的第二最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第二最低有效位(DEST[2] = SRC[l]*(imm8[l] ? -1:1)+SRC[O]);以及
[0044]-對于第四最高有效數(shù)據(jù)元素位置，所存儲的數(shù)據(jù)是源寄存器的第四最低有效數(shù)據(jù)元素與源寄存器的第三最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第三最低有效數(shù)據(jù)元素減去源寄存器的第四最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第四最低有效位(DEST[3] = SRC[3]*(imm8[3] ? -1:1)+SRC[2])。
[0045]圖1示出示例性PHXADDSUB指令的操作的示例性示圖。更具體地,該圖示出用于由四個打包數(shù)據(jù)元素構(gòu)成的源數(shù)據(jù)通道101至目的地數(shù)據(jù)通道105的該指令的操作。在該數(shù)據(jù)通道中執(zhí)行的計算將在源寄存器的所有數(shù)據(jù)通道上進(jìn)行以完成指令的執(zhí)行。
[0046]該示例的源數(shù)據(jù)通道101具有四個打包數(shù)據(jù)元素，且最低有效(SRC[0])是左側(cè)的一個。打包數(shù)據(jù)元素的尺寸可以是很多不同的尺寸，包括8位、16位、32位和64位等。要評估的數(shù)據(jù)通道的數(shù)目取決于數(shù)據(jù)元素的尺寸和源寄存器尺寸(即，128位、256位、512位等)。例如，利用128位源寄存器和16位數(shù)據(jù)元素，將具有如圖所示評估的兩個64位數(shù)據(jù)通道。
[0047]如上所討論的，將被存儲在目的地中的值如下:
[0048]-DEST[O] = SRC[0]*(imm8[0] ? -1:1)+SRC[1]；
[0049]-DEST [I] = SRC[2]*(imm8[2] ? -1:1)+SRC[3]；
[0050]-DEST [2] = SRC[l]*(imm8[l] ? -1:1)+SRC[0];以及
[0051]-DEST [3] = SRC[3]*(imm8[3] ? -1:1)+SRC [2].
[0052]在該特定示例中，僅立即數(shù)107的較低四位用于利用非邏輯103的加法/減法確定。然而，如果有更多的數(shù)據(jù)元素，則在立即數(shù)中使用的位數(shù)將改變。另外，在一些實(shí)施例中，使用立即數(shù)的上四位。
[0053]作為示例，在該圖中，如果源數(shù)據(jù)元素O具有值3，源數(shù)據(jù)元素I具有值2，且立即數(shù)的最低有效位是0，則將要存儲在目的地數(shù)據(jù)元素位置O中的結(jié)果值是3+2等于5。
[0054]另外，該圖示出加法邏輯109，該邏輯可以是用于執(zhí)行源值(取非或不取非)的加法的硬件(諸如ALU)或軟件。
[0055]示例件格式
[0056]該指令的示例性格式是“PHXADDSUB {B/ff/D/Q} YMMl, YMM2, IMM8 ”，其中操作數(shù)YMMl是目的地向量寄存器，而YMM2是源向量寄存器(諸如128位、256位、512位寄存器等等)，IMM8是8位立即數(shù)，且PHXADDSUB是該指令的操作碼。數(shù)據(jù)元素的尺寸可被定義在該指令的“前綴”中，諸如通過使用數(shù)據(jù)粒度位的指示來定義。在多數(shù)實(shí)施例中，該位將指示每個數(shù)據(jù)元素是32位或64位，不過也可使用其他變型。然而，在一些實(shí)施例中，操作碼本身將確定數(shù)據(jù)元素尺寸。例如，如上所示，附加字母{B/W/D/Q}可用于分別指示字節(jié)、字、雙字和四字的數(shù)據(jù)元素尺寸。
[0057]示例性的執(zhí)行方法
[0058]圖2示出在處理器中使用PHXADDSUB指令的實(shí)施例。在201，獲取具有源寄存器操作數(shù)、目的地寄存器操作數(shù)和立即數(shù)的PHXADDSUB指令。
[0059]在203，通過解碼邏輯解碼PHXADDSUB指令。取決于該指令的格式，可在該階段解釋多種數(shù)據(jù)，諸如是否將進(jìn)行數(shù)據(jù)轉(zhuǎn)換、要寫入和取回哪些寄存器、要訪問什么存儲器地
hU坐坐M I ■、-rj- -Tj- O
[0060]在205，檢索/讀取源操作數(shù)值。例如，讀取源寄存器。如果源操作數(shù)是存儲器操作數(shù)，則取回與該操作數(shù)相關(guān)聯(lián)的數(shù)據(jù)元素。在一些實(shí)施例中，將來自存儲器的數(shù)據(jù)元素存儲到位于執(zhí)行級之前的臨時寄存器中。該級也可包括將源寄存器邏輯地組織成多個數(shù)據(jù)通道，其中每個數(shù)據(jù)通道的尺寸是目的地寄存器的數(shù)據(jù)元素的尺寸。
[0061]在207，PHXADDSUB指令(或包括這一指令的操作，諸如微操作)由諸如一個或多個功能單元之類的執(zhí)行資源執(zhí)行，以在按數(shù)據(jù)通道的基礎(chǔ)上計算源向量寄存器的打包數(shù)據(jù)元素之間的橫向和交叉加法或減法，其中加法或減法的判斷取決于指令的立即值中的位。
[0062]在一個實(shí)施例，對于每個數(shù)據(jù)通道的最低有效數(shù)據(jù)元素位置，計算是源寄存器的最低有效數(shù)據(jù)元素與源寄存器的第二最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第二最低有效數(shù)據(jù)元素減去源寄存器的最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的最低有效位。對于每個數(shù)據(jù)通道的第二最低有效數(shù)據(jù)元素位置，計算是源寄存器的第三最低有效數(shù)據(jù)元素與源寄存器的第四最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第四最低有效數(shù)據(jù)元素減去源寄存器的第三最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第三最低有效位。對于每個數(shù)據(jù)通道的第三最低有效數(shù)據(jù)元素位置，計算是源寄存器的第二最低有效數(shù)據(jù)元素與源寄存器的最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的最低有效數(shù)據(jù)元素減去源寄存器的第二最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第二最低有效位。最后，對于每個數(shù)據(jù)通道的第四最高有效數(shù)據(jù)元素位置，計算是源寄存器的第四最低有效數(shù)據(jù)元素與源寄存器的第三最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第三最低有效數(shù)據(jù)元素減去源寄存器的第四最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第二最低有效位。這些計算可彼此串行或并行地執(zhí)行。對于以上的全部內(nèi)容，當(dāng)立即位是I時，執(zhí)行減法，且當(dāng)立即位是O時，執(zhí)行加法。當(dāng)然，在一些實(shí)施例中，使用相反的協(xié)定。
[0063]在209，將每個結(jié)果存儲在目的地寄存器的相應(yīng)打包數(shù)據(jù)元素中。雖然分別示出了207和209，但在一些實(shí)施例中，它們可作為指令執(zhí)行的一部分一起執(zhí)行。
[0064]圖3示出用于處理PHXADDSUB指令的方法的實(shí)施例。更具體地，該示圖詳細(xì)描述了用于處理數(shù)據(jù)通道的步驟。對于每個附加的數(shù)據(jù)通道，可與其他數(shù)據(jù)通道串行地或并行地執(zhí)行相同的步驟。在該實(shí)施例中，假定先前已經(jīng)執(zhí)行了操作201-205中的一些(若不是全部)，然而未示出那些操作，以免模糊下文呈現(xiàn)的細(xì)節(jié)。例如，未示出取出和解碼，也未示出所示的操作數(shù)檢索。
[0065]在301，源寄存器被組織成基于數(shù)據(jù)通道的數(shù)據(jù)元素尺寸和目的地寄存器尺寸。如上所指出的，數(shù)據(jù)元素的數(shù)量根據(jù)其尺寸和它所在或即將進(jìn)入的寄存器的尺寸而改變。然而，典型的實(shí)現(xiàn)是在數(shù)據(jù)通道中具有四個數(shù)據(jù)元素，且數(shù)據(jù)通道的數(shù)量是可變的。
[0066]在303，對于源寄存器的數(shù)據(jù)通道的每個數(shù)據(jù)元素位置，確定與該數(shù)據(jù)元素位置相關(guān)聯(lián)的立即位是否指示對于一些加法它應(yīng)被取非。
[0067]在305執(zhí)行相鄰數(shù)據(jù)元素位置之間的交叉加法。以上討論這些加法的細(xì)節(jié)。
[0068]在307，將結(jié)果存儲到如上所討論的目的地寄存器的數(shù)據(jù)元素位置中。
[0069]圖4示出用于四打包數(shù)據(jù)元素目的地橫向相加或相減的示例性偽代碼。當(dāng)然，可對該代碼作出改變以適應(yīng)不同尺寸的元素，等等。條件運(yùn)算符？表示:如果為真將返回第一結(jié)果(-1)，而如果為假則返回第二結(jié)果(I)。
[0070]示例性指令格式
[0071]本文中所描述的指令的實(shí)施例可以不同的格式體現(xiàn)。例如，本文描述的指令可體現(xiàn)為VEX、通用向量友好或其它格式。以下討論VEX和通用向量友好格式的細(xì)節(jié)。另外，在下文中詳述示例性系統(tǒng)、架構(gòu)、以及流水線。指令的實(shí)施例可在這些系統(tǒng)、架構(gòu)、以及流水線上執(zhí)行，但是不限于詳述的系統(tǒng)、架構(gòu)、以及流水線。
[0072]VEX指令格式
[0073]VEX編碼允許指令具有兩個以上操作數(shù)，并且允許SMD向量寄存器比128位長。VEX前綴的使用提供了三個操作數(shù)(或者更多)句法。例如，先前的兩操作數(shù)指令執(zhí)行改寫源操作數(shù)的操作(諸如A = A+B)。VEX前綴的使用使操作數(shù)執(zhí)行非破壞性操作，諸如A =B+C。
[0074]圖6A示出示例性AVX指令格式，包括VEX前綴602、實(shí)操作碼字段630、MoD R/M字節(jié)640、SIB字節(jié)650、位移字段662以及IMM8672。圖6B示出來自圖6A的哪些字段構(gòu)成完整操作碼字段674和基礎(chǔ)操作字段642。圖6C示出來自圖6A的哪些字段構(gòu)成寄存器索引字段644。
[0075]VEX前綴(字節(jié)0-2)602以三字節(jié)形式進(jìn)行編碼。第一字節(jié)是格式字段640 (VEX字節(jié)0，位[7:0])，該格式字段640包含明確的C4字節(jié)值(用于區(qū)分C4指令格式的唯一值)。第二-第三字節(jié)(VEX字節(jié)1-2)包括提供專用能力的多個位字段。具體地，REX字段605 (VEX字節(jié)I，位[7-5])由VEX.R位字段(VEX字節(jié)I，位[7] - R)、VEX.X位字段(VEX字節(jié)1，位[6] -X)以及VEX.B位字段(VEX字節(jié)1，位[5] - B)組成。這些指令的其他字段對如在本領(lǐng)域中已知的寄存器索引的較低三個位(rrr、xxx以及bbb)進(jìn)行編碼，由此可通過增加VEX.R、VEX.X以及VEX.B來形成Rrrr、Xxxx以及Bbbb。操作碼映射字段615 (VEX字節(jié)1，位[4:0] - mmmmm)包括對隱含的前導(dǎo)操作碼字節(jié)進(jìn)行編碼的內(nèi)容。W字段664(VEX字節(jié)2，位[7] -W)由記號VEX.W表示，并且提供取決于該指令而不同的功能。VEX.WW620 (VEX字節(jié)2,位[6:3]-vvvv)的作用可包括如下:1)VEX.vvvv編碼第一源寄存器操作數(shù)且對具有兩個或兩個以上源操作數(shù)的指令有效，第一源寄存器操作數(shù)以反轉(zhuǎn)(I補(bǔ)碼)形式被指定；
2)VEX.vvvv編碼目的地寄存器操作數(shù)，目的地寄存器操作數(shù)針對特定向量位移以I補(bǔ)碼的形式被指定；或者3) VEX.vvvv不編碼任何操作數(shù)，保留該字段，并且應(yīng)當(dāng)包含1111b。如果VEX.L668尺寸字段(VEX字節(jié)2，位[2]-L) = O，則它指示128位向量；如果VEX.L = 1，則它指示256位向量。前綴編碼字段625 (VEX字節(jié)2，位[1:0]-ρρ)提供了用于基礎(chǔ)操作字段的附加位。
[0076]實(shí)操作碼字段630 (字節(jié)3)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中指定。
[0077]MOD R/M 字段 640 (字節(jié) 4)包括 MOD 字段 642 (位[7_6])、Reg 字段 644 (位[5_3])、以及R/M字段646(位[2-0])。Reg字段644的作用可包括如下:對目的地寄存器操作數(shù)或源寄存器操作數(shù)(Rrrr中的rrr)進(jìn)行編碼；或者被視為操作碼擴(kuò)展且不用于對任何指令操作數(shù)進(jìn)行編碼。R/M字段646的作用可包括如下:對引用存儲器地址的指令操作數(shù)進(jìn)行編碼；或者對目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼。
[0078]比例、索引、基址(SIB)—比例字段650(字節(jié)5)的內(nèi)容包括用于存儲器地址生成的SS652 (位[7-6])。先前已經(jīng)針對寄存器索引Xxxx和Bbbb參考了 SIB.xxx654 (位[5_3])和 SIB.bbb656(位[2-0])的內(nèi)容。
[0079]位移字段662和立即數(shù)字段(IMM8)672包含地址數(shù)據(jù)。
[0080]通用向量友好指令格式
[0081]向量友好指令格式是適于向量指令(例如，存在專用于向量操作的特定字段)的指令格式。盡管描述了其中通過向量友好指令格式支持向量和標(biāo)量運(yùn)算兩者的實(shí)施例，但是替代實(shí)施例僅使用通過向量友好指令格式的向量運(yùn)算。
[0082]圖7A-7B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其指令模板的框圖。圖7A是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其A類指令模板的框圖；而圖7B是示出根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其B類指令模板的框圖。具體地，針對通用向量友好指令格式700定義A類和B類指令模板，兩者包括無存儲器訪問705的指令模板和存儲器訪問720的指令模板。在向量友好指令格式的上下文中的術(shù)語“通用”指不束縛于任何專用指令集的指令格式。
[0083]盡管將描述其中向量友好指令格式支持64字節(jié)向量操作數(shù)長度(或尺寸)與32位(4字節(jié))或64位(8字節(jié))數(shù)據(jù)元素寬度(或尺寸)(并且由此，64字節(jié)向量由16雙字尺寸的元素或者替代地8四字尺寸的元素組成)、64字節(jié)向量操作數(shù)長度(或尺寸)與16位(2字節(jié))或8位(I字節(jié))數(shù)據(jù)元素寬度(或尺寸)、32字節(jié)向量操作數(shù)長度(或尺寸)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(I字節(jié))數(shù)據(jù)元素寬度(或尺寸)、以及16字節(jié)向量操作數(shù)長度(或尺寸)與32位(4字節(jié))、64位(8字節(jié))、16位(2字節(jié))、或8位(I字節(jié))數(shù)據(jù)元素寬度(或尺寸)的本發(fā)明的實(shí)施例，但是替代實(shí)施例可支持更大、更小、和/或不同的向量操作數(shù)尺寸(例如，256字節(jié)向量操作數(shù))與更大、更小或不同的數(shù)據(jù)元素寬度(例如，128位(16字節(jié))數(shù)據(jù)元素寬度)。
[0084]圖7A中的A類指令模板包括:1)在無存儲器訪問705的指令模板內(nèi)，示出無存儲器訪問的完全舍入控制型操作710的指令模板、以及無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板；以及2)在存儲器訪問720的指令模板內(nèi)，示出存儲器訪問的時效性725的指令模板和存儲器訪問的非時效性730的指令模板。圖7B中的B類指令模板包括:1)在無存儲器訪問705的指令模板內(nèi)，示出無存儲器訪問的寫掩碼控制的部分舍入控制型操作712的指令模板以及無存儲器訪問的寫掩碼控制的vsize型操作717的指令模板；以及2)在存儲器訪問720的指令模板內(nèi)，示出存儲器訪問的寫掩碼控制727的指令模板。
[0085]通用向量友好指令格式700包括以下列出的按照在圖7A-7B中示出的順序的如下字段。
[0086]格式字段740 —該字段中的特定值(指令格式標(biāo)識符值)唯一地標(biāo)識向量友好指令格式，并且由此標(biāo)識指令在指令流中以向量友好指令格式出現(xiàn)。由此，該字段對于僅具有通用向量友好指令格式的指令集是不需要的，在這個意義上該字段是任選的。
[0087]基礎(chǔ)操作字段742 —其內(nèi)容區(qū)分不同的基礎(chǔ)操作。
[0088]寄存器索引字段744-其內(nèi)容直接或者通過地址生成來指定源或目的地操作數(shù)在寄存器中或者在存儲器中的位置。這些字段包括足夠數(shù)量的位以從PxQ(例如，32x512、16x128,32x1024,64x1024)個寄存器組選擇N個寄存器。盡管在一個實(shí)施例中N可高達(dá)三個源和一個目的地寄存器，但是替代實(shí)施例可支持更多或更少的源和目的地寄存器(例如，可支持高達(dá)兩個源，其中這些源中的一個源還用作目的地，可支持高達(dá)三個源，其中這些源中的一個源還用作目的地，可支持高達(dá)兩個源和一個目的地)。
[0089]修飾符(modifier)字段746 —其內(nèi)容將指定存儲器訪問的以通用向量指令格式出現(xiàn)的指令與不指定存儲器訪問的以通用向量指令格式出現(xiàn)的指令區(qū)分開；即在無存儲器訪問705的指令模板與存儲器訪問720的指令模板之間進(jìn)行區(qū)分。存儲器訪問操作讀取和/或?qū)懭氲酱鎯ζ鲗哟?在一些情況下，使用寄存器中的值來指定源和/或目的地地址)，而非存儲器訪問操作不這樣(例如，源和/或目的地是寄存器)。盡管在一個實(shí)施例中，該字段還在三種不同的方式之間選擇以執(zhí)行存儲器地址計算，但是替代實(shí)施例可支持更多、更少或不同的方式來執(zhí)行存儲器地址計算。
[0090]擴(kuò)充操作字段750 —其內(nèi)容區(qū)分除基礎(chǔ)操作以外還要執(zhí)行各種不同操作中的哪一個操作。該字段是針對上下文的。在本發(fā)明的一個實(shí)施例中，該字段被分成類字段768、α字段752、以及β字段754。擴(kuò)充操作字段750允許在單一指令而非2、3或4個指令中執(zhí)行多組共同的操作。
[0091]比例字段760 —其內(nèi)容允許用于存儲器地址生成(例如，用于使用2ttw*索引+基址的地址生成)的索引字段的內(nèi)容的按比例縮放。
[0092]位移字段762A —其內(nèi)容用作存儲器地址生成的一部分(例如，用于使用2 索引+基址+位移的地址生成)。
[0093]位移因數(shù)字段762B(注意，位移字段762A直接在位移因數(shù)字段762B上的并置指示使用一個或另一個)一其內(nèi)容用作地址生成的一部分，它指定通過存儲器訪問的尺寸(N)按比例縮放的位移因數(shù)，其中N是存儲器訪問中的字節(jié)數(shù)量(例如，用于使用2?*索弓I +基址+按比例縮放的位移的地址生成)。忽略冗余的低階位，并且因此將位移因數(shù)字段的內(nèi)容乘以存儲器操作數(shù)總尺寸(N)以生成在計算有效地址中使用的最終位移。N的值由處理器硬件在運(yùn)行時基于完整操作碼字段774 (稍后在本文中描述)和數(shù)據(jù)操縱字段754C確定。位移字段762A和位移因數(shù)字段762B可以不用于無存儲器訪問705的指令模板和/或不同的實(shí)施例可實(shí)現(xiàn)兩者中的僅一個或不實(shí)現(xiàn)兩者中的任一個，在這個意義上位移字段762A和位移因數(shù)字段762B是任選的。
[0094]數(shù)據(jù)元素寬度字段764 —其內(nèi)容區(qū)分使用多個數(shù)據(jù)元素寬度中的哪一個(在一些實(shí)施例中用于所有指令，在其他實(shí)施例中只用于一些指令)。如果支持僅一個數(shù)據(jù)元素寬度和/或使用操作碼的某一方面來支持?jǐn)?shù)據(jù)元素寬度，則該字段是不需要的，在這個意義上該字段是任選的。
[0095]寫掩碼字段770 —其內(nèi)容在每一數(shù)據(jù)元素位置的基礎(chǔ)上控制目的地向量操作數(shù)中的數(shù)據(jù)元素位置是否反映基礎(chǔ)操作和擴(kuò)充操作的結(jié)果。A類指令模板支持合并-寫掩碼操作，而B類指令模板支持合并寫掩碼操作和歸零寫掩碼操作兩者。當(dāng)合并時，向量掩碼允許在執(zhí)行任何操作期間保護(hù)目的地中的任何元素集免于更新(由基礎(chǔ)操作和擴(kuò)充操作指定)；在另一實(shí)施例中，保持其中對應(yīng)掩碼位具有O的目的地的每一元素的舊值。相反，當(dāng)歸零時，向量掩碼允許在執(zhí)行任何操作期間使目的地中的任何元素集歸零(由基礎(chǔ)操作和擴(kuò)充操作指定)；在一個實(shí)施例中，目的地的元素在對應(yīng)掩碼位具有O值時被設(shè)為O。該功能的子集是控制執(zhí)行的操作的向量長度的能力(即，從第一個到最后一個要修改的元素的跨度)，然而，被修改的元素不一定要是連續(xù)的。由此，寫掩碼字段770允許部分向量操作，這包括加載、存儲、算術(shù)、邏輯等。盡管描述了其中寫掩碼字段770的內(nèi)容選擇了多個寫掩碼寄存器中的包含要使用的寫掩碼的一個寫掩碼寄存器(并且由此寫掩碼字段770的內(nèi)容間接地標(biāo)識了要執(zhí)行的掩碼操作)的本發(fā)明的實(shí)施例，但是替代實(shí)施例相反或另外允許掩碼寫字段770的內(nèi)容直接地指定要執(zhí)行的掩碼操作。
[0096]立即數(shù)字段772 —其內(nèi)容允許對立即數(shù)的指定。該字段在實(shí)現(xiàn)不支持立即數(shù)的通用向量友好格式中不存在且在不使用立即數(shù)的指令中不存在，在這個意義上該字段是任選的。
[0097]類字段768 —其內(nèi)容在不同類的指令之間進(jìn)行區(qū)分。參考圖7A-B，該字段的內(nèi)容在A類和B類指令之間進(jìn)行選擇。在圖7A-B中，圓角方形用于指示專用值存在于字段中(例如，在圖7A-B中分別用于類字段768的A類768A和B類768B)。
[0098]A類指令模板
[0099]在A類非存儲器訪問705的指令模板的情況下，α字段752被解釋為其內(nèi)容區(qū)分要執(zhí)行不同擴(kuò)充操作類型中的哪一種(例如，針對無存儲器訪問的舍入型操作710和無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板分別指定舍入752Α.1和數(shù)據(jù)變換752Α.2)的RS字段752Α，而β字段754區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問705指令模板中，比例字段760、位移字段762Α以及位移比例字段762Β不存在。
[0100]無存儲器訪問的指令模板一完全舍入控制型操作
[0101]在無存儲器訪問的完全舍入控制型操作710的指令模板中，β字段754被解釋為其內(nèi)容提供靜態(tài)舍入的舍入控制字段754Α。盡管在本發(fā)明的所述實(shí)施例中舍入控制字段754Α包括抑制所有浮點(diǎn)異常(SAE)字段756和舍入操作控制字段758，但是替代實(shí)施例可支持、可將這些概念兩者都編碼成相同的字段或者僅具有這些概念/字段中的一個或另一個(例如，可僅有舍入操作控制字段758)。
[0102]SAE字段756 —其內(nèi)容區(qū)分是否停用異常事件報告；當(dāng)SAE字段756的內(nèi)容指示啟用抑制時，給定指令不報告任何種類的浮點(diǎn)異常標(biāo)志且不喚起任何浮點(diǎn)異常處理程序。
[0103]舍入操作控制字段758 —其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段758允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個實(shí)施例中，舍入操作控制字段750的內(nèi)容優(yōu)先于該寄存器值。
[0104]無存儲器訪問的指令模板一數(shù)據(jù)變換型操作
[0105]在無存儲器訪問的數(shù)據(jù)變換型操作715的指令模板中，β字段754被解釋為數(shù)據(jù)變換字段754Β，其內(nèi)容區(qū)分要執(zhí)行多個數(shù)據(jù)變換中的哪一個(例如，無數(shù)據(jù)變換、混合、廣播)。
[0106]在A類存儲器訪問720的指令模板的情況下，α字段752被解釋為驅(qū)逐提示字段752Β，其內(nèi)容區(qū)分要使用驅(qū)逐提示中的哪一個(在圖7Α中，對于存儲器訪問時效性725的指令模板和存儲器訪問非時效性730的指令模板分別指定時效性的752Β.1和非時效性的752Β.2)，而β字段754被解釋為數(shù)據(jù)操縱字段754C，其內(nèi)容區(qū)分要執(zhí)行多個數(shù)據(jù)操縱操作(也稱為基元(primitive))中的哪一個(例如，無操縱、廣播、源的向上轉(zhuǎn)換、以及目的地的向下轉(zhuǎn)換)。存儲器訪問720的指令模板包括比例字段760、以及任選的位移字段762A或位移比例字段762B。
[0107]向量存儲器指令使用轉(zhuǎn)換支持來執(zhí)行來自存儲器的向量加載并將向量存儲到存儲器。如同尋常的向量指令，向量存儲器指令以數(shù)據(jù)元素式的方式與存儲器來回傳輸數(shù)據(jù)，其中實(shí)際傳輸?shù)脑赜蛇x為寫掩碼的向量掩碼的內(nèi)容規(guī)定。
[0108]存儲器訪問的指令模板一時效性的
[0109]時效性的數(shù)據(jù)是可能足夠快地重新使用以從高速緩存受益的數(shù)據(jù)。然而，這是提示，且不同的處理器可以不同的方式實(shí)現(xiàn)它，包括完全忽略該提示。
[0110]存儲器訪問的指令模板一非時效性的
[0111]非時效性的數(shù)據(jù)是不可能足夠快地重新使用以從第一級高速緩存中的高速緩存受益且應(yīng)當(dāng)被給予驅(qū)逐優(yōu)先級的數(shù)據(jù)。然而，這是提示，且不同的處理器可以不同的方式實(shí)現(xiàn)它，包括完全忽略該提示。
[0112]B類指令模板
[0113]在B類指令模板的情況下，α字段752被解釋為寫掩碼控制(Z)字段752C，其內(nèi)容區(qū)分由寫掩碼字段770控制的寫掩碼操作應(yīng)當(dāng)是合并還是歸零。
[0114]在B類非存儲器訪問705的指令模板的情況下，β字段754的一部分被解釋為RL字段757Α，其內(nèi)容區(qū)分要執(zhí)行不同擴(kuò)充操作類型中的哪一種(例如，針對無存儲器訪問的寫掩碼控制部分舍入控制類型操作712的指令模板和無存儲器訪問的寫掩碼控制VSIZE型操作717的指令模板分別指定舍入757Α.1和向量長度(VSIZE) 757Α.2)，而β字段754的其余部分區(qū)分要執(zhí)行指定類型的操作中的哪一種。在無存儲器訪問705指令模板中，比例字段760、位移字段762Α以及位移比例字段762Β不存在。
[0115]在無存儲器訪問的寫掩碼控制的部分舍入控制型操作710的指令模板中，β字段754的其余部分被解釋為舍入操作字段759Α，并且停用異常事件報告(給定指令不報告任何種類的浮點(diǎn)異常標(biāo)志且不喚起任何浮點(diǎn)異常處理程序)。
[0116]舍入操作控制字段759Α —只作為舍入操作控制字段758，其內(nèi)容區(qū)分執(zhí)行一組舍入操作中的哪一個(例如，向上舍入、向下舍入、向零舍入、以及就近舍入)。由此，舍入操作控制字段759A允許在每一指令的基礎(chǔ)上改變舍入模式。在其中處理器包括用于指定舍入模式的控制寄存器的本發(fā)明的一個實(shí)施例中，舍入操作控制字段750的內(nèi)容優(yōu)先于該寄存器值。
[0117]在無存儲器訪問的寫掩碼控制VSIZE型操作717的指令模板中，β字段754的其余部分被解釋為向量長度字段759Β，其內(nèi)容區(qū)分要執(zhí)行多個數(shù)據(jù)向量長度中的哪一個(例如，128字節(jié)、256字節(jié)、或512字節(jié))。
[0118]在B類存儲器訪問720的指令模板的情況下，β字段754的一部分被解釋為廣播字段757Β，其內(nèi)容區(qū)分是否要執(zhí)行廣播型數(shù)據(jù)操縱操作，而β字段754的其余部分被解釋為向量長度字段759Β。存儲器訪問720的指令模板包括比例字段760、以及任選的位移字段762Α或位移比例字段762Β。
[0119]針對通用向量友好指令格式700，示出完整操作碼字段774包括格式字段740、基礎(chǔ)操作字段742以及數(shù)據(jù)元素寬度字段764。盡管示出了其中完整操作碼字段774包括所有這些字段的一個實(shí)施例，但是在不支持所有這些字段的實(shí)施例中，完整操作碼字段774包括少于所有的這些字段。完整操作碼字段774提供操作碼(opcode)。
[0120]擴(kuò)充操作字段750、數(shù)據(jù)元素寬度字段764以及寫掩碼字段770允許在每一指令的基礎(chǔ)上以通用向量友好指令格式指定這些特征。
[0121]寫掩碼字段和數(shù)據(jù)元素寬度字段的組合創(chuàng)建各種類型的指令，因?yàn)檫@些指令允許基于不同的數(shù)據(jù)元素寬度應(yīng)用該掩碼。
[0122]在A類和B類內(nèi)出現(xiàn)的各種指令模板在不同的情形下是有益的。在本發(fā)明的一些實(shí)施例中，不同處理器或者處理器內(nèi)的不同核可支持僅A類、僅B類、或者可支持兩類。舉例而言，旨在用于通用計算的高性能通用無序核可僅支持B類，旨在主要用于圖形和/或科學(xué)(吞吐量)計算的核可僅支持A類，并且旨在用于兩者的核可支持兩者(當(dāng)然，具有來自兩類的模板和指令的一些混合、但是并非來自兩類的所有模板和指令的核在本發(fā)明的范圍內(nèi))。同樣，單一處理器可包括多個核，所有核支持相同的類或者其中不同的核支持不同的類。舉例而言，在具有單獨(dú)的圖形和通用核的處理器中，圖形核中的旨在主要用于圖形和/或科學(xué)計算的一個核可僅支持A類，而通用核中的一個或多個可以是具有旨在用于通用計算的僅支持B類的無序執(zhí)行和寄存器重命名的高性能通用核。不具有單獨(dú)的圖形核的另一處理器可包括既支持A類又支持B類的一個或多個通用有序或無序核。當(dāng)然，在本發(fā)明的不同實(shí)施例中，來自一類的特征也可在其他類中實(shí)現(xiàn)?？墒挂愿呒壵Z言撰寫的程序成為(例如，及時編譯或者統(tǒng)計編譯)各種不同的可執(zhí)行形式，包括:1)僅具有用于執(zhí)行的目標(biāo)處理器支持的類的指令的形式；或者2)具有使用所有類的指令的不同組合而編寫的替代例程且具有選擇這些例程以基于由當(dāng)前正在執(zhí)行代碼的處理器支持的指令而執(zhí)行的控制流代碼的形式。
[0123]示例性專用向量友好指令格式
[0124]圖8是示出根據(jù)本發(fā)明的實(shí)施例的示例性專用向量友好指令格式的框圖。圖8示出專用向量友好指令格式800，其指定位置、尺寸、解釋和字段的次序、以及那些字段中的一些字段的值，在這個意義上向量友好指令格式800是專用的。專用向量友好指令格式800可用于擴(kuò)展x86指令集，并且由此一些字段類似于在現(xiàn)有x86指令集及其擴(kuò)展(例如，AVX)中使用的那些字段或與之相同。該格式保持與具有擴(kuò)展的現(xiàn)有x86指令集的前綴編碼字段、實(shí)操作碼字節(jié)字段、MOD R/M字段、SIB字段、位移字段、以及立即數(shù)字段一致。示出來自圖7的字段，來自圖8的字段映射到來自圖7的字段。
[0125]應(yīng)當(dāng)理解，雖然出于說明的目的在通用向量友好指令格式700的上下文中參考專用向量友好指令格式800描述了本發(fā)明的實(shí)施例，但是本發(fā)明不限于專用向量友好指令格式800，除非另有聲明。例如，通用向量友好指令格式700構(gòu)想各種字段的各種可能的尺寸，而專用向量友好指令格式800被示為具有特定尺寸的字段。作為具體示例，盡管在專用向量友好指令格式800中數(shù)據(jù)元素寬度字段764被示為一位字段，但是本發(fā)明不限于此(即，通用向量友好指令格式700構(gòu)想數(shù)據(jù)元素寬度字段764的其他尺寸)。
[0126]通用向量友好指令格式700包括以下列出的按照圖8A中示出的順序的如下字段。
[0127]EVEX前綴(字節(jié)0-3) 802 —以四字節(jié)形式進(jìn)行編碼。
[0128]格式字段740(EVEX字節(jié)0，位[7:0]) —第一字節(jié)(EVEX字節(jié)O)是格式字段740，并且它包含0x62 (在本發(fā)明的一個實(shí)施例中用于區(qū)分向量友好指令格式的唯一值)。
[0129]第二一第四字節(jié)(EVEX字節(jié)1-3)包括提供專用能力的多個位字段。
[0130]REX 字段 805 (EVEX 字節(jié) I，位[7-5]) —由 EVEX.R 位字段(EVEX 字節(jié) I，位[7] - R)、EVEX.X 位字段(EVEX 字節(jié) 1，位[6] - X)以及(757BEX 字節(jié) 1，位[5] - B)組成。EVEX.R、EVEX.X和EVEX.B位字段提供與對應(yīng)VEX位字段相同的功能，并且使用I補(bǔ)碼的形式進(jìn)行編碼，即ZMMO被編碼為1111B，ZMM15被編碼為0000B。這些指令的其他字段對如在本領(lǐng)域中已知的寄存器索引的較低三個位(rrr、xxx、以及bbb)進(jìn)行編碼，由此可通過增加EVEX.R、EVEX.X 以及 EVEX.B 來形成 Rrrr、Xxxx 以及 Bbbb。
[0131]REX’字段710—這是REX’字段710的第一部分，并且是用于對擴(kuò)展的32個寄存器集合的較高16個或較低16個寄存器進(jìn)行編碼的EVEX.R’位字段(EVEX字節(jié)1，位[4] -R，)。在本發(fā)明的一個實(shí)施例中，該位與以下指示的其他位一起以位反轉(zhuǎn)的格式存儲以(在公知x86的32位模式下)與實(shí)操作碼字節(jié)是62的BOUND指令進(jìn)行區(qū)分，但是在MOD R/Μ字段(在下文中描述)中不接受MOD字段中的值11 ;本發(fā)明的替代實(shí)施例不以反轉(zhuǎn)的格式存儲該指示的位以及其他指示的位。值I用于對較低16個寄存器進(jìn)行編碼。換句話說，通過組合EVEX.R’、EVEX.R、以及來自其他字段的其他RRR來形成R’ Rrrr。
[0132]操作碼映射字段815(EVEX字節(jié)1，位[3:0] - _皿)-其內(nèi)容對隱含的前導(dǎo)操作碼字節(jié)(0F、0F38、或0F3)進(jìn)行編碼。
[0133]數(shù)據(jù)元素寬度字段764 (EVEX字節(jié)2，位[7] - W) 一由記號EVEX.W表示。EVEX.W用于定義數(shù)據(jù)類型(32位數(shù)據(jù)元素或64位數(shù)據(jù)元素)的粒度(尺寸)。
[0134]E VEX.vvvv820 (EVEX 字節(jié) 2,位[6:3]_vvvv) — E VEX.vvvv 的作用可包括如下:1)EVEX.vvvv編碼第一源寄存器操作數(shù)且對具有兩個或兩個以上源操作數(shù)的指令有效，第一源寄存器操作數(shù)以反轉(zhuǎn)(I補(bǔ)碼)的形式被指定；2) EVEX.vvvv編碼目的地寄存器操作數(shù)，目的地寄存器操作數(shù)針對特定向量位移以I補(bǔ)碼的形式被指定；或者3)EVEX.vvvv不編碼任何操作數(shù)，保留該字段，并且應(yīng)當(dāng)包含1111b。由此，EVEX.vvvv字段820對以反轉(zhuǎn)(I補(bǔ)碼)的形式存儲的第一源寄存器指定符的4個低階位進(jìn)行編碼。取決于該指令，額外不同的EVEX位字段用于將指定符尺寸擴(kuò)展到32個寄存器。
[0135]EVEX.U768類字段(EVEX字節(jié)2，位[2]-U)—如果EVEX.U = 0，則它指示A類或EVEX.UO ;如果 EVEX.U = 1，則它指示 B 類或 EVEX.Ul。
[0136]前綴編碼字段825 (EVEX字節(jié)2，位[1:0]-ρρ) —提供了用于基礎(chǔ)操作字段的附加位。除了對以EVEX前綴格式的傳統(tǒng)SSE指令提供支持以外，這也具有壓縮SMD前綴的益處(EVEX前綴只需要2位，而不是需要字節(jié)來表達(dá)SMD前綴)。在一個實(shí)施例中，為了支持使用以傳統(tǒng)格式和以EVEX前綴格式的SMD前綴(66H、F2H、F3H)的傳統(tǒng)SSE指令，將這些傳統(tǒng)SMD前綴編碼成SMD前綴編碼字段；并且在運(yùn)行時在提供給解碼器的PLA之前被擴(kuò)展成傳統(tǒng)SMD前綴(因此PLA可執(zhí)行傳統(tǒng)和EVEX格式的這些傳統(tǒng)指令，而無需修改)。雖然較新的指令可將EVEX前綴編碼字段的內(nèi)容直接作為操作碼擴(kuò)展，但是為了一致性，特定實(shí)施例以類似的方式擴(kuò)展，但允許由這些傳統(tǒng)SIMD前綴指定不同的含義。替代實(shí)施例可重新設(shè)計PLA以支持2位SMD前綴編碼，并且由此不需要擴(kuò)展。
[0137]α 字段 752 (EVEX 字節(jié) 3，位[7] - EH,也稱為 EVEX.EH、EVEX.rs、EVEX.RL、EVEX.寫掩碼控制、以及EVEX.N;也以α示出)一如先前所述，該字段是針對上下文的。
[0138]β 字段 754(EVEX 字節(jié) 3，位[6:4]_SSS，也稱為 EVEX.s2_0、EVEX.r2_0、EVEX.rrl,EVEX.LLO、EVEX.LLB ;也以β β β示出)一如先前所述，該字段是針對上下文的。
[0139]REX’字段710 —這是REX’字段的其余部分，并且是可用于對擴(kuò)展的32個寄存器集合的較高16個或較低16個寄存器進(jìn)行編碼的EVEX.V’位字段(EVEX字節(jié)3，位[3] - V’)。該位以位反轉(zhuǎn)的格式存儲。值I用于對較低16個寄存器進(jìn)行編碼。換句話說，通過組合EVEX.V’、EVEX.vvvv 來形成 V’ VVVV。
[0140]寫掩碼字段770 (EVEX字節(jié)3，位[2:0]_kkk) —其內(nèi)容指定寫掩碼寄存器中的寄存器索引，如先前所述。在本發(fā)明的一個實(shí)施例中，特定值EVEX.kkk = 000具有暗示沒有寫掩碼用于特定指令的特殊行為(這可以各種方式實(shí)現(xiàn)，包括使用硬連線到所有的寫掩碼或者旁路掩碼硬件的硬件來實(shí)現(xiàn))。
[0141]實(shí)操作碼字段830 (字節(jié)4)還被稱為操作碼字節(jié)。操作碼的一部分在該字段中被指定。
[0142]MOD R/Μ字段840 (字節(jié)5)包括MOD字段842、Reg字段844、以及R/Μ字段846。如先前所述的，MOD字段842的內(nèi)容將存儲器訪問和非存儲器訪問操作區(qū)分開。Reg字段844的作用可被歸結(jié)為兩種情形:對目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼；或者被視為操作碼擴(kuò)展且不用于對任何指令操作數(shù)進(jìn)行編碼。R/Μ字段846的作用可包括如下:對引用存儲器地址的指令操作數(shù)進(jìn)行編碼；或者對目的地寄存器操作數(shù)或源寄存器操作數(shù)進(jìn)行編碼。
[0143]比例、索引、基址(SIB)字節(jié)(字節(jié)6) —如先前所述的，比例字段750的內(nèi)容用于存儲器地址生成。SIB.xxx854和SIB.bbb856 一先前已經(jīng)針對寄存器索引Xxxx和Bbbb提及了這些字段的內(nèi)容。
[0144]位移字段762A (字節(jié)7-10) —當(dāng)MOD字段842包含10時，字節(jié)7_10是位移字段762A，并且它與傳統(tǒng)32位位移(disp32) —樣地工作，并且以字節(jié)粒度工作。
[0145]位移因數(shù)字段762B (字節(jié)7) —當(dāng)MOD字段842包含OI時，字節(jié)7是位移因數(shù)字段762B。該字段的位置與傳統(tǒng)x86指令集8位位移(disp8)的位置相同，它以字節(jié)粒度工作。由于disp8是符號擴(kuò)展的，因此它僅能在-128和127字節(jié)偏移量之間尋址；在64字節(jié)高速緩存行的方面，disp8使用可被設(shè)為僅四個真正有用的值-128、-64、0和64的8位；由于常常需要更大的范圍，所以使用disp32 ;然而，disp32需要4個字節(jié)。與disp8和disp32對比，位移因數(shù)字段762B是dispS的重新解釋；當(dāng)使用位移因數(shù)字段762B時，通過將位移因數(shù)字段的內(nèi)容乘以存儲器操作數(shù)訪問的尺寸(N)來確定實(shí)際位移。該類型的位移被稱為disp8*N。這減小了平均指令長度(單個字節(jié)用于位移，但具有大得多的范圍)。這種壓縮位移基于有效位移是存儲器訪問的粒度的倍數(shù)的假設(shè)，并且由此地址偏移量的冗余低階位不需要被編碼。換句話說，位移因數(shù)字段762B替代傳統(tǒng)x86指令集8位位移。由此，位移因數(shù)字段762B以與x86指令集8位位移相同的方式(因此在ModRM/SIB編碼規(guī)則中沒有變化)進(jìn)行編碼，唯一的不同在于，將dispS超載至disp8*N。換句話說，在編碼規(guī)則或編碼長度中沒有變化，而僅在通過硬件對位移值的解釋中有變化(這需要按存儲器操作數(shù)的尺寸按比例縮放位移量以獲得字節(jié)式地址偏移量)。
[0146]立即數(shù)字段772如先前所述地操作。
[0147]完整操作碼字段
[0148]圖SB是示出根據(jù)本發(fā)明的實(shí)施例的構(gòu)成完整操作碼字段774的具有專用向量友好指令格式800的字段的框圖。具體地，完整操作碼字段774包括格式字段740、基礎(chǔ)操作字段742、以及數(shù)據(jù)元素寬度(W)字段764?；A(chǔ)操作字段742包括前綴編碼字段825、操作碼映射字段815以及實(shí)操作碼字段830。
[0149]寄存器索引字段
[0150]圖SC是示出根據(jù)本發(fā)明的一個實(shí)施例的構(gòu)成寄存器索引字段744的具有專用向量友好指令格式800的字段的框圖。具體地，寄存器索引字段744包括REX字段805、REX’字段 810、MODR/M.reg 字段 844、MODR/M.r/m 字段 846、VVVV 字段 820、xxx 字段 854 以及bbb 字段 856。
[0151]擴(kuò)充操作字段
[0152]圖8D是示出根據(jù)本發(fā)明的一個實(shí)施例的構(gòu)成擴(kuò)充操作字段750的具有專用向量友好指令格式800的字段的框圖。當(dāng)類(U)字段768包含O時，它表明EVEX.U0(A類768A)；當(dāng)它包含I時，它表明EVEX.Ul (B類768B)。當(dāng)U = O且MOD字段842包含11 (表明無存儲器訪問操作)時，α字段752(EVEX字節(jié)3，位[7] - EH)被解釋為rs字段752A。當(dāng)rs字段752A包含1(舍入752A.1)時，β字段754 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為舍入控制字段754A。舍入控制字段754A包括一位SAE字段756和兩位舍入操作字段758。當(dāng)rs字段752A包含O (數(shù)據(jù)變換752A.2)時，β字段754 (EVEX字節(jié)3，位[6:4] - SSS)被解釋為三位數(shù)據(jù)變換字段754Β。當(dāng)U = O且MOD字段842包含00、01或10 (表明存儲器訪問操作)時，α字段752 (EVEX字節(jié)3，位[7] -EH)被解釋為驅(qū)逐提示(EH)字段752B且β字段754(EVEX字節(jié)3，位[6:4] - SSS)被解釋為三位數(shù)據(jù)操縱字段754C。
[0153]當(dāng)U = I時，α字段752(EVEX字節(jié)3，位[7] - EH)被解釋為寫掩碼控制(Z)字段752C。當(dāng)U = I且MOD字段842包含11 (表明無存儲器訪問操作)時，β字段754的一部分(EVEX字節(jié)3，位[4] - S0)被解釋為RL字段757Α ;當(dāng)它包含I (舍入757Α.1)時，β字段754的其余部分(EVEX字節(jié)3，位[6_5] - S2^1)被解釋為舍入操作字段759Α，而當(dāng)RL字段757Α包含0(VSIZE757.A2)時，β字段754的其余部分(EVEX字節(jié)3，位[6-5]-?^)被解釋為向量長度字段759B(EVEX字節(jié)3，位[6-5] - L1J。當(dāng)U= I且MOD字段842包含00、01或10(表明存儲器訪問操作)時，β字段754(EVEX字節(jié)3，位[6:4] - SSS)被解釋為向量長度字段759B (EVEX字節(jié)3，位[6-5] - L卜0)和廣播字段757B (EVEX字節(jié)3，位[4] - B)。
[0154]示例性寄存器架構(gòu)
[0155]圖9是根據(jù)本發(fā)明的一個實(shí)施例的寄存器架構(gòu)900的框圖。在所示出的實(shí)施例中，有32個512位寬的向量寄存器910 ;這些寄存器被引用為zmmO到zmm31。較低的16zmm寄存器的較低階256個位覆蓋在寄存器ymmO-16上。較低的16zmm寄存器的較低階128個位(ymm寄存器的較低階128個位)覆蓋在寄存器xmmO-15上。專用向量友好指令格式800對這些覆蓋的寄存器組操作，如在以下表格中所示的。

【權(quán)利要求】
1.一種響應(yīng)于單個向量打包蝴蝶橫向交叉加法或減法指令在計算機(jī)處理器中執(zhí)行打包數(shù)據(jù)元素的向量打包蝴蝶橫向交叉加法或減法的方法，所述單個向量打包蝴蝶橫向交叉加法或減法指令包括目的地向量寄存器操作數(shù)、源向量寄存器操作數(shù)、立即數(shù)以及操作碼，所述方法包括以下步驟: 執(zhí)行所述單個向量打包蝴蝶橫向交叉加法或減法指令，以對于所述源向量寄存器的每個數(shù)據(jù)通道，計算源向量寄存器的打包數(shù)據(jù)元素之間的橫向和交叉加法或減法，其中是加法還是減法的判斷取決于所述指令的立即值中的位；以及 將打包數(shù)據(jù)元素之間的每個橫向和交叉加法或減法結(jié)果存儲到目的地寄存器中， 其中對于目的地寄存器的最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的最低有效數(shù)據(jù)元素與源寄存器的第二最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第二最低有效數(shù)據(jù)元素減去源寄存器的最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的最低有效位； 其中對于目的地寄存器的第二最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第三最低有效數(shù)據(jù)元素與源寄存器的第四最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第四最低有效數(shù)據(jù)元素減去源寄存器的第三最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第三最低有效位； 其中對于目的地寄存器的第三最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第二最低有效數(shù)據(jù)元素與源寄存器的最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的最低有效數(shù)據(jù)元素減去源寄存器的第二最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第二最低有效位；以及 其中對于目的地寄存器的第四最高有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第四最低有效數(shù)據(jù)元素與源寄存器的第三最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第三最低有效數(shù)據(jù)元素減去源寄存器的第四最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第四最低有效位。
2.如權(quán)利要求1所述的方法，其特征在于，存在多個數(shù)據(jù)通道。
3.如權(quán)利要求1所述的方法，其特征在于，要處理的數(shù)據(jù)通道的數(shù)量取決于所述目的地向量寄存器的尺寸。
4.如權(quán)利要求1所述的方法，其特征在于，所述源向量寄存器和目的地向量寄存器的尺寸是128位、256位、或512位。
5.如權(quán)利要求1所述的方法，其特征在于，所述源寄存器和所述目的地寄存器的打包數(shù)據(jù)元素的尺寸是8位、16位、32位或64位。
6.如權(quán)利要求5所述的方法，其特征在于，通過所述操作碼來定義所述源的打包數(shù)據(jù)元素的尺寸。
7.如權(quán)利要求1所述的方法，其特征在于，所述立即數(shù)是8位值。
8.—種制品，包括: 有形機(jī)器可讀存儲介質(zhì)，所述有形機(jī)器可讀存儲介質(zhì)上存儲有指令，其中所述指令的格式指定向量寄存器和立即數(shù)作為其源操作數(shù)，并指定單個目的地向量寄存器作為其目的地，其中所述指令格式包括操作碼，所述操作碼指示機(jī)器響應(yīng)于所述單個指令的單次出現(xiàn)，導(dǎo)致對于源向量寄存器的每個數(shù)據(jù)通道，計算源向量寄存器的打包數(shù)據(jù)元素之間的橫向和交叉加法或減法，其中是加法還是減法的判斷取決于所述指令的立即值中的位，以及將打包數(shù)據(jù)元素之間的每個橫向和交叉加法或減法結(jié)果存儲到目的地寄存器中， 其中對于目的地寄存器的最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的最低有效數(shù)據(jù)元素與源寄存器的第二最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第二最低有效數(shù)據(jù)元素減去源寄存器的最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的最低有效位； 其中對于目的地寄存器的第二最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第三最低有效數(shù)據(jù)元素與源寄存器的第四最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第四最低有效數(shù)據(jù)元素減去源寄存器的第三最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第三最低有效位； 其中對于目的地寄存器的第三最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第二最低有效數(shù)據(jù)元素與源寄存器的最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的最低有效數(shù)據(jù)元素減去源寄存器的第二最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第二最低有效位；以及 其中對于目的地寄存器的第四最高有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第四最低有效數(shù)據(jù)元素與源寄存器的第三最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第三最低有效數(shù)據(jù)元素減去源寄存器的第四最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第四最低有效位。
9.如權(quán)利要求8所述的制品，其特征在于，存在多個數(shù)據(jù)通道。
10.如權(quán)利要求8所述的制品，其特征在于，要處理的數(shù)據(jù)通道的數(shù)量取決于所述目的地向量寄存器的尺寸。
11.如權(quán)利要求8所述的制品，其特征在于，所述源向量寄存器和目的地向量寄存器的尺寸是128位、256位、或512位。
12.如權(quán)利要求8所述的制品，其特征在于，所述源寄存器和所述目的地寄存器的打包數(shù)據(jù)元素的尺寸是8位、16位、32位或64位。
13.如權(quán)利要求8所述的制品，其特征在于，通過所述操作碼來定義所述源的打包數(shù)據(jù)元素的尺寸。
14.如權(quán)利要求8所述的制品，其特征在于，所述立即數(shù)是8位值。
15.一種裝置,包括: 硬件解碼器，用于解碼單個向量打包蝴蝶橫向交叉加法或減法指令，所述單個向量打包蝴蝶橫向交叉加法或減法指令包括目的地向量寄存器操作數(shù)、源向量寄存器操作數(shù)、立即數(shù)以及操作碼； 執(zhí)行邏輯，用于對于源向量寄存器的每個數(shù)據(jù)通道，計算源向量寄存器的打包數(shù)據(jù)元素之間的橫向和交叉加法或減法，其中是加法還是減法的判斷取決于所述指令的立即值中的位，以及將打包數(shù)據(jù)元素之間的每個橫向和交叉加法或減法結(jié)果存儲到目的地寄存器中， 其中對于目的地寄存器的最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的最低有效數(shù)據(jù)元素與源寄存器的第二最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第二最低有效數(shù)據(jù)元素減去源寄存器的最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的最低有效位； 其中對于目的地寄存器的第二最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第三最低有效數(shù)據(jù)元素與源寄存器的第四最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第四最低有效數(shù)據(jù)元素減去源寄存器的第三最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第三最低有效位； 其中對于目的地寄存器的第三最低有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第二最低有效數(shù)據(jù)元素與源寄存器的最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的最低有效數(shù)據(jù)元素減去源寄存器的第二最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第二最低有效位；以及 其中對于目的地寄存器的第四最高有效數(shù)據(jù)元素位置，存儲的結(jié)果是源寄存器的第四最低有效數(shù)據(jù)元素與源寄存器的第三最低有效數(shù)據(jù)元素相加的結(jié)果或從源寄存器的第三最低有效數(shù)據(jù)元素減去源寄存器的第四最低有效數(shù)據(jù)元素的結(jié)果，其中加法或減法的判斷基于立即數(shù)的第四最低有效位。
16.如權(quán)利要求15所述的裝置，其特征在于，所述源向量寄存器和目的地向量寄存器的尺寸是128位、256位、或512位。
17.如權(quán)利要求15所述的裝置，其特征在于，所述源寄存器和所述目的地寄存器的打包數(shù)據(jù)元素的尺寸是8位、16位、32位或64位。
18.如權(quán)利要求15所述的裝置，其特征在于，通過所述操作碼來定義所述源的打包數(shù)據(jù)元素的尺寸。
19.如權(quán)利要求15所述的裝置，其特征在于，所述立即數(shù)是8位值。
【文檔編號】G06F9/06GK104137053SQ201180076420
【公開日】2014年11月5日 申請日期:2011年12月23日 優(yōu)先權(quán)日:2011年12月23日
【發(fā)明者】E·烏爾德-阿邁德-瓦爾, M·哈高格, R·凡倫天, A·格雷德斯廷, S·盧巴諾維奇, Z·斯波伯 申請人:英特爾公司