一種In?Cell觸控陣列基板及其制造方法
【專利摘要】本發(fā)明提供了一種In?Cell觸控陣列基板，包括：一基板，以及在所述基板上依次形成的柵極電機層，柵極絕緣層，半導體層，源漏電極層，第一鈍化層，有機絕緣層，共通電極層，第二鈍化層，檢測線，第三鈍化層和像素電極層；其中，在位于所述源漏電極層的漏電極上方的所述第一鈍化層和第二鈍化層上形成有第一接觸孔，所述的源漏電極層的漏電極通過該第一接觸孔與所述的像素電極層相連接；所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑。通過對第一鈍化層和第二鈍化層的接觸孔進行同時蝕刻，使第一接觸孔的邊緣形成一個緩坡，進而使得像素電極沿第二鈍化層形成的緩坡與漏極電極層的漏電極順利連接，確保像素電極不斷裂。
【專利說明】
一種I n-Ce I I觸控陣列基板及其制造方法
技術領域
[0001]本發(fā)明涉及平板顯示器技術領域，尤其涉及一種In-Cell觸控陣列基板及其制造方法。
【背景技術】
[0002]AIT技術是將觸摸傳感器功能嵌入到TFT陣列基板上的像素內(nèi)部，現(xiàn)有技術的In-Cell觸控陣列基板的剖面示意圖如I所示，包括在透明基板01上依次形成柵極02、柵極絕緣層03、半導體層04、漏極金屬層05、有機絕緣層06、有機絕緣層通孔601、ITO電極07、第一鈍化層08、檢測線層09、第二鈍化層010以及共通電機層011。其中，有機絕緣層06是透明的，并覆蓋了透明基板的絕大部分，ITO電極層通過有機絕緣層通孔61與漏極金屬層的漏電極連接。而在有機絕緣層通孔61形成的ITO層會形成一個較大的落差，極易導致ITO層的斷裂，無法給像素電極充電，進而造成不可修復的不良。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術的問題，本發(fā)明給出一種In-Cell觸控陣列基板，包括:一基板，以及在所述基板上依次形成的柵極電機層，柵極絕緣層，半導體層，源漏電極層，第一鈍化層，有機絕緣層，共通電極層，第二鈍化層，檢測線，第三鈍化層和像素電極層；
[0004]其中，在位于所述源漏電極層的漏電極上方的所述第一鈍化層和第二鈍化層上形成有第一接觸孔，所述的源漏電極層的漏電極通過該第一接觸孔與所述的像素電極層相連接;其中，所述的第一接觸孔包括同心的第一鈍化層接觸孔和第二鈍化層的接觸孔;所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑。
[0005]進一步，所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑lum。
[0006]本發(fā)明還給出一種In-Ce11觸控陣列基板的制造方法，包括如下步驟:
[0007]第一步、在透明基板上，沉積金屬薄膜，形成柵極電極層，在該電機層上刻蝕出柵極；
[0008]第二步、形成柵極絕緣層；
[0009]第三步、沉積金屬氧化物薄膜，形成氧化物半導體層；
[0010]第四步、在以上步驟基礎上形成金屬層，該金屬層包括數(shù)據(jù)線、源電極和漏電極；
[0011]第五步、在步驟四上形成第一鈍化層；
[0012]第六步、對以上陣列基板涂布有機絕緣層，并去除第一接觸孔位置對應的有機絕緣層；
[0013]第七步、在以上步驟基礎沉積金屬薄膜形成共通電極；
[0014]第八步、在步驟七上形成第二鈍化層；
[0015]第九步、在以上陣列基板上涂布光刻膠并對光刻膠進行曝光，并對光刻膠進行顯影，對暴露出的第一接觸孔位置的第一鈍化層和第二鈍化層同時進行干刻，
[0016]形成第一接觸孔；
[0017]第十步、在以上步驟基礎沉積金屬薄膜形成檢測線，并形成第三鈍化層；
[0018]第十一步、在以上步驟上形成像素電極層，像素電極層通過第一鈍化層和第二鈍化層形成的第一接觸孔與漏電極連接。
[0019]進一步，步驟八中的第一接觸孔由同心的第一鈍化層接觸孔和第二鈍化層接觸孔組成，并所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑lum。
[0020]有益效果:本發(fā)明通過對第一鈍化層和第二鈍化層的接觸孔進行同時蝕刻，使第一接觸孔的邊緣形成一個緩坡，進而使得像素電極沿第二鈍化層形成的緩坡與漏極電極層的漏電極順利連接，確保像素電極不斷裂。
【附圖說明】
[0021 ]圖1為現(xiàn)有陣列基板像素區(qū)域的剖面示意圖；
[0022]圖2為本發(fā)明的陣列基板像素區(qū)域的剖面示意圖；
[0023]圖3為本發(fā)明第二實施例步驟五的剖面示意圖；
[0024]圖4為本發(fā)明第二實施例步驟六的剖面示意圖；
[0025]圖5為本發(fā)明第二實施例步驟八的剖面示意圖；
[0026]圖6為本發(fā)明第二實施例步驟九的剖面示意圖；
[0027]圖7為本發(fā)明第二實施例步驟十的剖面示意圖；
[0028]圖8為本發(fā)明第二實施例步驟十一的剖面示意圖。
【具體實施方式】
[0029]下面結(jié)合附圖和具體實施例，進一步闡明本發(fā)明，應理解這些實施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明之后，本領域技術人員對本發(fā)明的各種等價形式的修改均落于本申請所附權利要求所限定的范圍。
[0030]當AIT技術運用在陣列設計中時，像素結(jié)構需要更多的絕緣層，所以在通孔處的像素電極會形成一個較大的落差，極易導致ITO膜層斷裂，進而造成不可修復的不良。為了解決In-Cell觸控陣列基板的像素電極極易斷裂的問題，本發(fā)明提供一種新的In-Cell觸控陣列基板結(jié)構。
[0031]如圖2所示的為本發(fā)明的In-Cell觸控陣列基板的剖面示意圖，該陣列基板包括:基板10，以及在所述基板上依次形成的柵極電極層20，柵極絕緣層30，半導體層40，源漏電極層50，第一鈍化層60，有機絕緣層70，共通電極層80，第二鈍化層90，檢測線100，第三鈍化層200以及像素電極層300。其中，在位于源漏電極層50上方的第一鈍化層60和第二鈍化層90上形成有第一接觸孔701，所述的源漏電極層的漏電極通過該第一接觸孔與所述的像素電極層300相連接;所述的第一接觸孔701包括同心的第一鈍化層接觸孔和第二鈍化層的接觸孔;所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑lum。
[0032]在本實施例中，由于第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑，這樣會在第一接觸孔的邊緣形成一個緩坡，使得像素電極沿第二鈍化層形成的緩坡與漏極電極層的漏電極順利連接，確保像素電極不斷裂。
[0033]本發(fā)明還給出了第二實施例一種In-Cell觸控陣列基板制造方法，該方法包括如下步驟:
[0034]第一步、在透明基板10上，沉積金屬薄膜，形成柵極電極層20，在該金屬薄膜上刻蝕出柵極；
[0035]第二步、形成柵極絕緣層30;
[0036]第三步、沉積金屬氧化物薄膜，在該薄膜上刻蝕出圖案，形成半導體層40;
[0037]第四步、在以上步驟基礎沉積金屬薄膜形成源漏電極層;該金屬層包括括數(shù)據(jù)線(圖中未示)、源電極51和漏電極52;
[0038]第五步、在步驟四上形成第一鈍化層60，如圖3所示；
[0039]第六步、對以上陣列基板涂布有機絕緣層70，并對對有機絕緣層70進行曝光，顯影去除第一接觸孔701位置對應的有機絕緣層，形成有機絕緣層通孔，如圖4所示。
[0040]第七步、在以上步驟基礎沉積金屬薄膜形成共通電極80;
[0041 ]第八步、在步驟七上形成第二鈍化層90，如圖5所示；
[0042]第九步、在以上陣列基板上涂布光刻膠并對光刻膠進行曝光，并對光刻膠進行顯影，對暴露出的第一接觸孔701位置的第一鈍化層60和第二鈍化層90同時進行干刻，形成第一接觸孔，該接觸孔由同心的第一鈍化層接觸孔601和第二鈍化層接觸孔901形成，并所述第二鈍化層觸孔901的孔徑R2大于所述第一鈍化層接觸孔的孔徑Rl Ium，如圖6所示；
[0043]第十步、在以上步驟基礎沉積金屬薄膜形成檢測線100、并形成第三鈍化層200，如圖7所示；
[0044]第十一步、沉積ITO圖形，并形成像素電極層300，像素電極層300通過第一鈍化層和第二鈍化層形成的第一接觸孔701與漏電極51連接，如圖8所示。
[0045]本發(fā)明通過對第一鈍化層和第二鈍化層的接觸孔進行同時蝕刻，使第一接觸孔的邊緣形成一個緩坡，進而使得像素電極沿第二鈍化層形成的緩坡與漏極電極層的漏電極順利連接，確保像素電極不斷裂。
【主權項】
1.一種In-Cell觸控陣列基板，包括:一基板，以及在所述基板上依次形成的柵極電機層，柵極絕緣層，半導體層，源漏電極層，第一鈍化層，有機絕緣層，共通電極層，第二鈍化層，檢測線，第三鈍化層和像素電極層； 其中，在位于所述源漏電極層的漏電極上方的所述第一鈍化層和第二鈍化層上形成有第一接觸孔，所述的源漏電極層的漏電極通過該第一接觸孔與所述的像素電極層相連接；其中，所述的第一接觸孔包括同心的第一鈍化層接觸孔和第二鈍化層的接觸孔;所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑。2.根據(jù)權利要求1所述的一種In-Cell觸控陣列基板，其特征在于:所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑lum。3.—種In-Cell觸控陣列基板的制造方法，包括如下步驟: 第一步、在透明基板上，沉積金屬薄膜，形成柵極電極層，在該電機層上刻蝕出柵極； 第二步、形成柵極絕緣層； 第三步、沉積金屬氧化物薄膜，形成氧化物半導體層； 第四步、在以上步驟基礎上形成金屬層，該金屬層包括數(shù)據(jù)線、源電極和漏電極； 第五步、在步驟四上形成第一鈍化層； 第六步、對以上陣列基板涂布有機絕緣層，并去除第一接觸孔位置對應的有機絕緣層； 第七步、在以上步驟基礎沉積金屬薄膜形成共通電極； 第八步、在步驟七上形成第二鈍化層； 第九步、在以上陣列基板上涂布光刻膠并對光刻膠進行曝光，并對光刻膠進行顯影，對暴露出的第一接觸孔位置的第一鈍化層和第二鈍化層同時進行干刻，形成第一接觸孔； 第十步、在以上步驟基礎沉積金屬薄膜形成檢測線，并形成第三鈍化層； 第十一步、在以上步驟上形成像素電極層，像素電極層通過第一鈍化層和第二鈍化層形成的第一接觸孔與漏電極連接。4.根據(jù)權利要求1所述的一種In-Cell觸控陣列基板的制造方法，其特征在于:步驟八中的第一接觸孔由同心的第一鈍化層接觸孔和第二鈍化層接觸孔組成，并所述第二鈍化層觸孔的孔徑大于所述第一鈍化層接觸孔的孔徑lum。
【文檔編號】H01L27/12GK106095189SQ201610493670
【公開日】2016年11月9日
【申請日】2016年6月29日
【發(fā)明人】王利忠, 周劉飛
【申請人】南京中電熊貓液晶顯示科技有限公司