以碳納米管為掩膜制備FinFET的方法
【專利摘要】本發(fā)明提供一種以碳納米管為掩膜制備FinFET的方法，包括：在半導(dǎo)體襯底上形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)；利用碳納米管平行陣列結(jié)構(gòu)作掩膜層，采用各向異性刻蝕工藝刻蝕半導(dǎo)體襯底，在半導(dǎo)體襯底中形成鰭形陣列結(jié)構(gòu)；去除碳納米管平行陣列結(jié)構(gòu)；經(jīng)光刻和刻蝕工藝，在鰭形陣列結(jié)構(gòu)上制備出源/漏電極、柵電極和接觸孔，從而形成FinFET器件。本發(fā)明的方法，可以有效控制鰭形結(jié)構(gòu)的寬度，從而制備出具有小尺寸的鰭形結(jié)構(gòu)的FinFET器件，不僅降低了工藝難度，而且有利于有效地調(diào)制器件的性能。
【專利說明】以碳納米管為掩膜制備FinFET的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，特別涉及一種以碳納米管為掩膜制備FinFET的方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)節(jié)點的不斷縮小，傳統(tǒng)的平面MOSFET遇到了越來越多的技術(shù)挑戰(zhàn)，F(xiàn)inFET作為一種新型的三維器件結(jié)構(gòu)，可以極大地提升MOSFET的器件特性，包括抑制短溝效應(yīng)、減小器件漏電、提高驅(qū)動電流以及提升亞閾值特性等等。目前，F(xiàn)inFET已經(jīng)成為業(yè)界所公認的可以延續(xù)硅基MOSFET尺寸減小趨勢的新型器件結(jié)構(gòu)，并將在20納米以下工藝節(jié)點獲得量產(chǎn)。
[0003]三維結(jié)構(gòu)的硅鰭結(jié)構(gòu)(Si Fin)是實現(xiàn)FinFET器件制備的關(guān)鍵工藝之一，而目前制備Si Fin的主流工藝仍然是基于傳統(tǒng)的光刻技術(shù)，并結(jié)合先進的半導(dǎo)體工藝技術(shù)，如自對準(zhǔn)的側(cè)墻工藝等，所制備的Si Fin的最小寬度通常只能實現(xiàn)10?20納米量級，但是，對于FinFET器件而言，器件性能的提升與Si Fin的寬度有著密切關(guān)系，通常情況下，隨著SiFin的寬度減小，在柵壓的控制下越容易形成全耗盡的Si Fin，從而可以顯著提升器件的柵控性能，同時減小器件的漏致勢壘降低效應(yīng)，進而獲得高性能的FinFET器件。目前，尋求FinFET器件性能的提升仍然是研究的熱點之一，尤其是在改進FinFET器件的制備工藝、優(yōu)化FinFET器件的結(jié)構(gòu)參數(shù)等方面仍然是許多研究人員探索的方向。
[0004]碳納米管作為一種新型的一維納米材料，其獨特的材料特性可潛在應(yīng)用于納米結(jié)構(gòu)的制備和加工領(lǐng)域，已有研究表明利用碳納米管做掩膜材料可制備小尺寸的 Si02 溝槽結(jié)構(gòu)(Hye R., et.al., Nature Nanotechnol., vol.2, pp.267, 2008; Liu
H.Τ.，et.al.，J.Am.Chem.Soc.，vol.131，pp.17034，2009; Zhao H.B.，et.al.，Chin.Phys.B, vol.20，pp.108103，2011)，但是，目前缺乏將碳納米管掩膜和FinFET相結(jié)合的技術(shù)，如何將這兩者結(jié)合來制備高性能的FinFET器件成為需要解決的問題。

【發(fā)明內(nèi)容】

[0005]為了克服上述問題，本發(fā)明旨在提供一種以碳納米管為掩膜制備FinFET的方法，從而將碳納米管掩膜與FinFET技術(shù)相結(jié)合，達到制備高性能的小尺寸FinFET和節(jié)約成本的目的。
[0006]本發(fā)明的一種以碳納米管為掩膜制備FinFET的方法，包括以下步驟:
[0007]步驟SOl:提供一個半導(dǎo)體襯底；
[0008]步驟S02:在所述半導(dǎo)體襯底上形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)；
[0009]步驟S03:利用所述的碳納米管平行陣列結(jié)構(gòu)做掩膜層，采用各向異性刻蝕工藝刻蝕所述的半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成鰭形陣列結(jié)構(gòu)；
[0010]步驟S04:去除所述碳納米管平行陣列結(jié)構(gòu)；
[0011]步驟S05:經(jīng)光刻和刻蝕工藝，在所述鰭形陣列結(jié)構(gòu)上制備出源/漏電極、柵電極和接觸孔，從而形成所述的FinFET器件。
[0012]優(yōu)選地，所述的各向異性刻蝕工藝為反應(yīng)離子刻蝕工藝。
[0013]優(yōu)選地，所述步驟S02中，形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)的方法包括:直接在所述半導(dǎo)體襯底上制備一維碳納米管平行陣列或?qū)⑷舾商技{米管平行排布于所述半導(dǎo)體襯底上。
[0014]優(yōu)選地，所述直接在所述半導(dǎo)體襯底上制備一維碳納米管平行陣列的方法包括:
[0015]步驟Al:在所述半導(dǎo)體襯底上形成催化劑圖形；
[0016]步驟A2:采用化學(xué)氣相沉積法，在所述半導(dǎo)體襯底上直接生長出所述的一維碳納米管平行陣列結(jié)構(gòu)。
[0017]優(yōu)選地，所述將若干碳納米管平行排布于所述半導(dǎo)體襯底上的方法包括:
[0018]步驟B1:在另一個襯底上生長出碳納米管平行陣列；
[0019]步驟B2:將所述碳納米管平行陣列壓印到一個柔性材料的表面；
[0020]步驟B3:將所述柔性材料表面的碳納米管平行陣列轉(zhuǎn)移到所述半導(dǎo)體襯底上。
[0021]優(yōu)選地，所述步驟S04中，采用化學(xué)腐蝕、干法刻蝕或超聲清洗去除所述碳納米管陣列結(jié)構(gòu)。
[0022]優(yōu)選地,所述步驟S05包括:
[0023]步驟Cl:采用光刻和刻蝕工藝，在所述鰭形陣列結(jié)構(gòu)上刻蝕出源/漏電極圖形，并生長出源/漏結(jié)構(gòu)，從而形成所述源/漏電極；
[0024]步驟C2:在所述鰭形陣列結(jié)構(gòu)上且在所述源/漏電極之間形成所述柵電極；
[0025]步驟C3:在所述源/漏電極上形成所述接觸孔。
[0026]優(yōu)選地，所述碳納米管為單壁碳納米管、多壁碳納米管或單壁碳納米管管束。
[0027]優(yōu)選地，所述半導(dǎo)體襯底為硅襯底。
[0028]本發(fā)明以碳納米管為掩膜制備FinFET的方法，在制備鰭形結(jié)構(gòu)時充分利用了一維碳納米管材料的小尺寸特征和獨特的材料特性，即無需借助先進的半導(dǎo)體光刻技術(shù)即可制備寬度很小的鰭形結(jié)構(gòu)，從而突破了傳統(tǒng)光刻工藝的限制，為FinFET器件制備工藝的改進和器件性能的提升提供了一種全新的解決方法。此外，本發(fā)明所制備的FinFET的鰭形結(jié)構(gòu)的寬度主要由碳納米管掩膜材料的直徑?jīng)Q定，而通常情況下，單壁碳納米管的直徑最小在I?2納米范圍，多壁碳納米管的直徑從10納米至幾十納米不等，單壁碳納米管管束的直徑則根據(jù)單壁碳納米管的數(shù)量不同從幾納米到十幾納米不等，由此可見，本發(fā)明中所制備的FinFET器件的鰭形結(jié)構(gòu)的寬度可根據(jù)選擇不同的碳納米管材料進行有效控制，從而給FinFET器件性能的調(diào)制提供了便捷的方法。
【專利附圖】

【附圖說明】
[0029]圖1為本發(fā)明的一個較佳實施例的以碳納米管為掩膜制備FinFET的方法的流程示意圖
[0030]圖2—8為本發(fā)明的上述較佳實施例的以碳納米管為掩膜制備FinFET的方法的各個制備步驟所對應(yīng)的截面結(jié)構(gòu)示意圖
【具體實施方式】[0031]為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對本發(fā)明的內(nèi)容作進一步說明。當(dāng)然本發(fā)明并不局限于該具體實施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護范圍內(nèi)。
[0032]以下結(jié)合具體實施例和附圖1-8對本發(fā)明的以碳納米管為掩膜制備FinFET的方法作進一步詳細說明。其中，圖1為本發(fā)明的一個較佳實施例的以碳納米管為掩膜制備FinFET的方法的流程示意圖，圖2— 8為本發(fā)明的上述較佳實施例的以碳納米管為掩膜制備FinFET的方法的各個制備步驟所對應(yīng)的截面結(jié)構(gòu)示意圖。
[0033]請參閱圖1，本發(fā)明的本實施例的一種以碳納米管為掩膜制備FinFET的方法，包括以下步驟:
[0034]步驟SOl:請參閱圖2，提供一個半導(dǎo)體襯底I ;
[0035]具體的，本發(fā)明中的半導(dǎo)體襯底I可以但不限于為硅襯底、鍺硅襯底、鍺襯底等，在本實施例中，所采用的半導(dǎo)體襯底I為硅襯底。
[0036]步驟S02:請參閱圖3，在半導(dǎo)體襯底I上形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)2 ；
[0037]具體的，本發(fā)明中，在半導(dǎo)體襯底I上形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)2的方法可以但不限于在半導(dǎo)體襯底I上直接生長碳納米管平行陣列，也可以將在其它襯底上制備的碳納米管平行陣列轉(zhuǎn)移到該半導(dǎo)體襯底I上。在本實施例中，采用在半導(dǎo)體襯底上直接生長碳納米管平行陣列的方法，具體包括如下步驟:
[0038]步驟Al:在半導(dǎo)體襯底I上形成催化劑圖形；
[0039]步驟A2:采用化學(xué)氣相沉積法，在半導(dǎo)體襯底I上直接生長出一維碳納米管平行陣列結(jié)構(gòu)2。
[0040]具體的，本實施例中，可以但不限于采用光刻和剝離工藝在硅襯底上形成催化劑圖形，該催化劑圖形可以為規(guī)則的圖形，催化劑圖形之間的間距可以根據(jù)實際工藝要求而定。在化學(xué)氣相沉積過程中，根據(jù)化學(xué)氣相沉積原理，在輸入氣流的輔助作用下，大量的碳納米管在催化劑圖形之間生長，從而形成碳納米管平行陣列。在本發(fā)明的另一實施例中，也可以將在其它襯底上制備的碳納米管平行陣列轉(zhuǎn)移到半導(dǎo)體襯底上，可以但不限于利用柔性材料通過如下步驟來制備:
[0041]步驟B1:在另一個襯底上生長出碳納米管平行陣列；
[0042]步驟B2:將碳納米管平行陣列壓印到一個柔性材料的表面；
[0043]步驟B3:將柔性材料表面的碳納米管平行陣列轉(zhuǎn)移到半導(dǎo)體襯底上。
[0044]這里，首先，可以采用常規(guī)的較成熟的工藝首先在其它襯底上制備出碳納米管平行陳列，例如石英襯底等；然后，利用一個柔性材料比如PMMA等將碳納米管平行陣列壓印在其上，所述壓印可以但不限于采用機械方法直接壓印在該柔性材料上，也可以在碳納米管陣列之間填充柔性材料，然后將該帶有碳納米管平行陣列的柔性材料放置在硅襯底上，再將該柔性材料蝕去除或者在后續(xù)的刻蝕過程中將該柔性材料刻蝕掉。
[0045]本發(fā)明中所采用的碳納米管可以為單壁碳納米管、多壁碳納米管或單壁碳納米管管束等，因此，可以根據(jù)不同的鰭形結(jié)構(gòu)的寬度，來選擇不同的碳納米管種類，再針對所要生長的碳納米管的種類，采用不同的生長方法生長碳納米管陣列。
[0046]當(dāng)碳納米管陣列結(jié)構(gòu)制備完成后，接著上述步驟S02繼續(xù)進行本實施例的FinFET的制備。
[0047]步驟S03:請參閱圖4，以碳納米管平行陣列結(jié)構(gòu)2做掩膜層，采用各向異性刻蝕工藝刻蝕半導(dǎo)體襯底1，在半導(dǎo)體襯底I中形成鰭形陣列結(jié)構(gòu)3 ；
[0048]具體的，本發(fā)明中，可以但不限于采用反應(yīng)離子刻蝕工藝對半導(dǎo)體襯底I進行各向異性刻蝕，刻蝕的具體工藝參數(shù)比如反應(yīng)壓強、氣體流量、反應(yīng)溫度等都可以根據(jù)實際工藝需要而設(shè)定，本發(fā)明對此不作任何限制。
[0049]步驟S04:請參閱圖5,去除碳納米管陣列結(jié)構(gòu)3 ；
[0050]具體的，本實施例中，將碳納米管陣列結(jié)構(gòu)3去除的方法可以但不限于是化學(xué)腐蝕法，也可以是干法刻蝕或者超聲清洗等方法。
[0051]步驟S05:經(jīng)光刻和刻蝕工藝，在半導(dǎo)體襯底I上制備出源/漏電極4、柵電極5和接觸孔6，從而形成FinFET器件。
[0052]具體的，本實施例中，該步驟可以具體為:
[0053]步驟Cl:請參閱圖6，采用光刻和刻蝕工藝，在鰭形陣列結(jié)構(gòu)3上刻蝕出源/漏電極圖形，并生長出源/漏結(jié)構(gòu)，從而形成源/漏電極4 ；
[0054]這里，可以但不限于利用外延工藝來生長源/漏結(jié)構(gòu)，該源/漏結(jié)構(gòu)可以但不限于為Si或SiGe源/漏結(jié)構(gòu)。
[0055]步驟C2:請參閱圖7，在鰭形陣列結(jié)構(gòu)3上且在源/漏電極4之間形成柵電極5 ；
[0056]這里，可以但不限于包括:首先在半導(dǎo)體襯底I上依次沉積柵介質(zhì)和柵極材料，比如柵介質(zhì)可以為高K柵介質(zhì)等，柵極材料可以為金屬；然后，經(jīng)光刻和刻蝕工藝，刻蝕柵介質(zhì)和柵極材料，從而形成柵電極5。
[0057]步驟C3:請參閱圖8，在源/漏電極4上形成接觸孔6。
[0058]需要說明的是，制備本發(fā)明的FinFET的源/漏電極4、柵電極5和接觸孔6的方法，可以采用目前制備FinFET的主流工藝來進行，本發(fā)明對此不作任何限制。
[0059]在本發(fā)明中，碳納米管的直徑?jīng)Q定著溝槽的寬度和硬掩膜圖形的寬度，從而有效控制鰭形結(jié)構(gòu)的寬度，并制備出寬度很小的鰭形結(jié)構(gòu)，這為調(diào)制FinFET器件的性能提供了便捷的方法。
[0060]綜上所述，本發(fā)明以碳納米管為掩膜制備FinFET的方法，在制備鰭形結(jié)構(gòu)時充分利用了一維碳納米管材料的小尺寸特征和獨特的材料特性，即無需借助先進的半導(dǎo)體光刻技術(shù)即可制備寬度很小的鰭形結(jié)構(gòu)，從而突破了傳統(tǒng)光刻工藝的限制，為FinFET器件制備工藝的改進和器件性能的提升提供了一種全新的解決方法。此外，本發(fā)明所制備的FinFET的鰭形結(jié)構(gòu)的寬度主要由碳納米管掩膜材料的直徑?jīng)Q定，而通常情況下，單壁碳納米管的直徑最小在I?2納米范圍，多壁碳納米管的直徑從10納米至幾十納米不等，單壁碳納米管管束的直徑則根據(jù)單壁碳納米管的數(shù)量不同從幾納米到十幾納米不等，由此可見，本發(fā)明中所制備的FinFET器件的鰭形結(jié)構(gòu)的寬度可根據(jù)選擇不同的碳納米管材料進行有效控制，從而給FinFET器件性能的調(diào)制提供了便捷的方法。
[0061]雖然本發(fā)明已以較佳實施例揭示如上，然所述實施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾，本發(fā)明所主張的保護范圍應(yīng)以權(quán)利要求書所述為準(zhǔn)。
【權(quán)利要求】
1.一種以碳納米管為掩膜制備FinFET的方法，其特征在于，包括以下步驟: 步驟SOl:提供一個半導(dǎo)體襯底； 步驟S02:在所述半導(dǎo)體襯底上形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)； 步驟S03:利用所述的碳納米管平行陣列結(jié)構(gòu)做掩膜層，采用各向異性刻蝕工藝刻蝕所述的半導(dǎo)體襯底，在所述半導(dǎo)體襯底中形成鰭形陣列結(jié)構(gòu)； 步驟S04:去除所述碳納米管平行陣列結(jié)構(gòu)； 步驟S05:經(jīng)光刻和刻蝕工藝，在所述鰭形陣列結(jié)構(gòu)上制備出源/漏電極、柵電極和接觸孔，從而形成所述的FinFET器件。
2.根據(jù)權(quán)利要求1所述的以碳納米管為掩膜制備FinFET的方法，其特征在于，所述的各向異性刻蝕工藝為反應(yīng)離子刻蝕工藝。
3.根據(jù)權(quán)利要求1所述的以碳納米管為掩膜制備FinFET的方法，其特征在于，所述步驟S02中，形成水平排列的一維碳納米管平行陣列結(jié)構(gòu)的方法包括:直接在所述半導(dǎo)體襯底上制備一維碳納米管平行陣列或?qū)⑷舾商技{米管平行排布于所述半導(dǎo)體襯底上。
4.根據(jù)權(quán)利要求3所述的以碳納米管為掩膜制備鰭形結(jié)構(gòu)的方法，其特征在于，所述直接在所述半導(dǎo)體襯底上制備一維碳納米管平行陣列的方法包括: 步驟Al:在所述半導(dǎo)體襯底上形成催化劑圖形； 步驟A2:采用化學(xué)氣相沉積法，在所述半導(dǎo)體襯底上直接生長出所述的一維碳納米管平行陣列結(jié)構(gòu)。
5.根據(jù)權(quán)利要求3所述的以碳納米管為掩膜制備鰭形結(jié)構(gòu)的方法，其特征在于，所述將若干碳納米管平行排布于所述半導(dǎo)體襯底上的方法包括: 步驟B1:在另一個襯底上生長出碳納米管平行陣列； 步驟B2:將所述碳納米管平行陣列壓印到一個柔性材料的表面； 步驟B3:將所述柔性材料表面的碳納米管平行陣列轉(zhuǎn)移到所述半導(dǎo)體襯底上。
6.根據(jù)權(quán)利要求1所述的以碳納米管為掩膜制備FinFET的方法，其特征在于，所述步驟S04中，采用化學(xué)腐蝕、干法刻蝕或超聲清洗去除所述碳納米管陣列結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述的以碳納米管為掩膜制備FinFET的方法，其特征在于，所述步驟S05包括: 步驟Cl:采用光刻和刻蝕工藝，在所述鰭形陣列結(jié)構(gòu)上刻蝕出源/漏電極圖形，并生長出源/漏結(jié)構(gòu)，從而形成所述源/漏電極； 步驟C2:在所述鰭形陣列結(jié)構(gòu)上且在所述源/漏電極之間形成所述柵電極； 步驟C3:在所述源/漏電極上形成所述接觸孔。
8.根據(jù)權(quán)利要求1所述的以碳納米管為掩膜制備FinFET的方法，其特征在于，所述碳納米管為單壁碳納米管、多壁碳納米管或單壁碳納米管管束。
9.根據(jù)權(quán)利要求1所述的以碳納米管為掩膜制備FinFET的方法，其特征在于，所述半導(dǎo)體襯底為硅襯底。
【文檔編號】H01L21/336GK103681356SQ201310739668
【公開日】2014年3月26日 申請日期:2013年12月27日 優(yōu)先權(quán)日:2013年12月27日
【發(fā)明者】郭奧, 任錚, 胡少堅, 周偉 申請人:上海集成電路研發(fā)中心有限公司