專利名稱：一種具有阻抗匹配的射頻集成帶通濾波器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有阻抗匹配的射頻集成帶通濾波器，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
近年來，隨著無線通信市場的迅速發(fā)展，對移動電話、GPS導(dǎo)航設(shè)備、電子醫(yī)療設(shè)備等移動通信設(shè)備的低成本、小型化要求越來越高。作為移動通信系統(tǒng)中最重要的射頻前端模塊也正向SoC方向發(fā)展，來滿足系統(tǒng)低成本和小型化的要求。在移動通信系統(tǒng)中，射頻前端模塊用來調(diào)制發(fā)送信號和解調(diào)接收信號，以接收機(jī)中的射頻前端模塊為例，其組成包括低噪聲放大器、混頻器、頻率綜合器、帶通濾波器等電路。隨著CMOS工藝的快速發(fā)展和日益成熟，使得射頻前端中的低噪聲放大器、混頻器、頻率綜合器等核心電路都可以采用CMOS工藝實(shí)現(xiàn)。而唯獨(dú)射頻帶通濾波器，由于其工作頻率較高，對插入損耗、噪聲系數(shù)等要求較苛刻，用CMOS工藝實(shí)現(xiàn)的片上射頻帶通濾波器很難達(dá)到接收機(jī)系統(tǒng)的要求，因此，目前的普遍做法是采用性能較高的片外SAW (Surface Acoustic Wave)帶通濾波器。很明顯這種做法不利于系統(tǒng)的小型化和低廉化，尤其是對于具備多種通信模式、支持多個(gè)頻段的移動通信設(shè)備來說，需要多個(gè)不同頻段的片外帶通濾波器，這樣不僅使系統(tǒng)的體積變得很龐大，而且提高了系統(tǒng)的成本，增大了功耗。所以，急需一個(gè)高性能的符合移動通信系統(tǒng)要求的片上集成CMOS射頻帶通濾波器來取代片外SAW帶通濾波器，從而實(shí)現(xiàn)射頻前端的完全單片集成。

發(fā)明內(nèi)容
本發(fā)明針對目前射頻帶通濾波器很難和射頻前端電路一起進(jìn)行單片集成的不足， 提供一種具有阻抗匹配的射頻集成帶通濾波器。本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下一種具有阻抗匹配的射頻集成帶通濾波器包括第一 LC諧振回路、第二 LC諧振回路、第一輸入阻抗匹配電路、第二輸入阻抗匹配電路、第一輸出阻抗匹配電路、第二輸出阻抗匹配電路、有源負(fù)阻補(bǔ)償電路、第一 NMOS尾電流晶體管和第二 NMOS尾電流晶體管；所述第一 LC諧振回路和第二 LC諧振回路相連；所述第一 LC諧振回路分別與第一輸入阻抗匹配電路、第一輸出阻抗匹配電路和有源負(fù)阻補(bǔ)償電路相連；所述第二 LC諧振回路分別與第二輸入阻抗匹配電路、第二輸出阻抗匹配電路和有源負(fù)阻補(bǔ)償電路相連；所述第一輸入阻抗匹配電路和射頻集成帶通濾波器的第一差分信號輸入端相連；所述第一輸出阻抗匹配電路和射頻集成帶通濾波器的第一差分信號輸出端相連；所述第二輸入阻抗匹配電路和射頻集成帶通濾波器的第二差分信號輸入端相連；所述第二輸出阻抗匹配電路和射頻集成帶通濾波器的第二差分信號輸出端相連；所述有源負(fù)阻補(bǔ)償電路和第二 NMOS尾電流晶體管相連；所述第一 NMOS尾電流晶體管分別與第一輸入阻抗匹配電路和第二輸入阻抗匹配電路相連；所述第一 NMOS尾電流晶體管的柵極和第二 NMOS尾電流晶體管的柵極分別接第一偏置電壓和第二偏置電壓，所述第一 NMOS尾電流晶體管的源極和第二 NMOS尾電流晶體管的源極均接地。在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。進(jìn)一步，所述第一 LC諧振回路和第二 LC諧振回路的電路連接方式相同且結(jié)構(gòu)對稱，所述第一輸入阻抗匹配電路和第二輸入阻抗匹配電路的電路連接方式相同且結(jié)構(gòu)對稱，所述第一輸出阻抗匹配電路和第二輸出阻抗匹配電路的電路連接方式相同且結(jié)構(gòu)對稱。進(jìn)一步，所述第一 LC諧振回路包括并聯(lián)相連的第一 CMOS螺旋電感和第一變?nèi)莨埽?所述第二 LC諧振回路包括并聯(lián)相連的第二 CMOS螺旋電感和第二變?nèi)莨?；所述第一輸入阻抗匹配電路包括第?NMOS共源極輸入晶體管以及分別串聯(lián)在其柵極和源極的第一 CMOS螺旋電感和第二 CMOS螺旋電感；所述第二輸入阻抗匹配電路包括第二 NMOS共源極輸入晶體管以及分別串聯(lián)在其柵極和源極的第三CMOS螺旋電感和第四CMOS螺旋電感；所述第一輸出阻抗匹配電路包括串聯(lián)相連的第一 NMOS源極跟隨晶體管和第一 NMOS偏置電流晶體管； 所述第二輸出阻抗匹配電路包括串聯(lián)相連的第二 NMOS源極跟隨晶體管和第二 NMOS偏置電流晶體管；所述有源負(fù)阻補(bǔ)償電路包括相互交叉耦合的第一 NMOS晶體管和第二 NMOS晶體管。進(jìn)一步，在所述第一 LC諧振回路中，第一 CMOS螺旋電感和第一變?nèi)莨懿⒙?lián)后其中一端接電源電壓，另一端與第一輸入阻抗匹配電路中第一 NMOS共源極輸入晶體管的漏極、 第一輸出阻抗匹配電路中第一 NMOS源極跟隨晶體管的柵極以及有源負(fù)阻補(bǔ)償電路中第一 NMOS晶體管的漏極連接在一起。進(jìn)一步，在所述第一輸入阻抗匹配電路中，第一 CMOS螺旋電感的一端與第一 NMOS 共源極輸入晶體管的柵極相連，另一端與射頻集成帶通濾波器的第一差分信號輸入端相連；第二 CMOS螺旋電感的一端與第一 NMOS共源極輸入晶體管的源極相連，另一端與第一 NMOS尾電流晶體管的漏極相連。進(jìn)一步，在所述第一輸出阻抗匹配電路中，第一 NMOS源極跟隨晶體管的漏極接電源電壓，第一 NMOS源極跟隨晶體管的源極與第一 NMOS偏置電流晶體管的漏極相連，并一起連接到射頻集成帶通濾波器的第一差分信號輸出端；第一 NMOS偏置電流晶體管的柵極接第一偏置電壓，第一 NMOS偏置電流晶體管的源極接地。進(jìn)一步，在所述第二 LC諧振回路中，第二 CMOS螺旋電感和第二變?nèi)莨懿⒙?lián)后其中一端接電源電壓，另一端與第二輸入阻抗匹配電路中第二 NMOS共源極輸入晶體管的漏極、 第二輸出阻抗匹配電路中第二 NMOS源極跟隨晶體管的柵極以及有源負(fù)阻補(bǔ)償電路中第二 NMOS晶體管的漏極連接在一起。進(jìn)一步，在所述第二輸入阻抗匹配電路中，第三CMOS螺旋電感的一端與第二 NMOS 共源極輸入晶體管的柵極相連，另一端與射頻集成帶通濾波器的第二差分信號輸入端相連；第四CMOS螺旋電感的一端與第二 NMOS共源極輸入晶體管的源極相連，另一端與第二 NMOS尾電流晶體管的漏極相連。進(jìn)一步，在所述第二輸出阻抗匹配電路中，第二 NMOS源極跟隨晶體管的漏極接電源電壓，第二 NMOS源極跟隨晶體管的源極與第二 NMOS偏置電流晶體管的漏極相連，并一起連接到射頻集成帶通濾波器的第二差分信號輸出端；第二 NMOS偏置電流晶體管的柵極接第一偏置電壓，第二 NMOS偏置電流晶體管的源極接地。
進(jìn)一步，在所述有源負(fù)阻補(bǔ)償電路中，第一 NMOS晶體管的柵極與第二 NMOS晶體管的漏極相連，第二 NMOS晶體管的柵極與第一 NMOS晶體管的漏極相連，第一 NMOS晶體管與第二 NMOS晶體管的源極相連，并連接到第二 NMOS尾電流晶體管的漏極。本發(fā)明的有益效果是本發(fā)明具有阻抗匹配的射頻集成帶通濾波器基于CMOS工藝，采用有源負(fù)阻補(bǔ)償技術(shù)，提高了 CMOS片上螺旋電感的品質(zhì)因數(shù)，為射頻帶通濾波器的片上集成提供了一種可行方案；此外，本發(fā)明還提供了片上阻抗匹配技術(shù)，使輸入、輸出阻抗均可匹配到標(biāo)準(zhǔn)射頻傳輸線的50 Ω，使得該帶通濾波器在實(shí)際應(yīng)用時(shí)無需片外阻抗匹配網(wǎng)絡(luò)，實(shí)現(xiàn)了射頻前端的完全單片集成，節(jié)約了 PCB板面積，有利于移動通信設(shè)備向小型化和低廉化發(fā)展。


圖1為本發(fā)明具有阻抗匹配的射頻集成帶通濾波器的電路原理圖。
具體實(shí)施例方式以下結(jié)合附圖對本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。圖1為本發(fā)明具有阻抗匹配的射頻集成帶通濾波器的電路原理圖。如圖1所示，所述具有阻抗匹配的射頻集成帶通濾波器包括第一 LC諧振回路101、第二 LC諧振回路102、 第一輸入阻抗匹配電路103、第二輸入阻抗匹配電路104、第一輸出阻抗匹配電路105、第二輸出阻抗匹配電路106、有源負(fù)阻補(bǔ)償電路107、第一匪OS尾電流晶體管Mg和第二 NMOS尾電流晶體管Mtl ；第一 LC諧振回路101和第二 LC諧振回路102相連；第一 LC諧振回路101 分別與第一輸入阻抗匹配電路103、第一輸出阻抗匹配電路105和有源負(fù)阻補(bǔ)償電路107相連；第二 LC諧振回路102分別與第二輸入阻抗匹配電路104、第二輸出阻抗匹配電路106 和有源負(fù)阻補(bǔ)償電路107相連；第一輸入阻抗匹配電路103和射頻集成帶通濾波器的第一差分信號輸入端Vinp相連；第一輸出阻抗匹配電路105和射頻集成帶通濾波器的第一差分信號輸出端V。utl相連；第二輸入阻抗匹配電路104和射頻集成帶通濾波器的第二差分信號輸入端Vinn相連；第二輸出阻抗匹配電路106和射頻集成帶通濾波器的第二差分信號輸出端V。ut2相連；有源負(fù)阻補(bǔ)償電路107和第二 NMOS尾電流晶體管Mtl相連；第一 NMOS尾電流晶體管Mg分別與第一輸入阻抗匹配電路103和第二輸入阻抗匹配電路104相連；第一 NMOS 尾電流晶體管Mg的柵極和第二 NMOS尾電流晶體管Mtl的柵極分別接第一偏置電壓Vg和第二偏置電壓第一 NMOS尾電流晶體管Mg的源極和第二 NMOS尾電流晶體管Mq的源極均接地。第一 LC諧振回路101和第二 LC諧振回路102的電路連接方式相同且結(jié)構(gòu)對稱， 第一輸入阻抗匹配電路103和第二輸入阻抗匹配電路104的電路連接方式相同且結(jié)構(gòu)對稱，第一輸出阻抗匹配電路105和第二輸出阻抗匹配電路106的電路連接方式相同且結(jié)構(gòu)對稱。第一 LC諧振回路101包括并聯(lián)相連的第一 CMOS螺旋電感L1和第一變?nèi)莨蹸1 ；第二 LC諧振回路102包括并聯(lián)相連的第二 CMOS螺旋電感L2和第二變?nèi)莨蹸2 ；第一輸入阻抗匹配電路103包括第一 NMOS共源極輸入晶體管Mgl以及分別串聯(lián)在其柵極和源極的第一CMOS螺旋電感Lgl和第二 CMOS螺旋電感Lsl ；第二輸入阻抗匹配電路104包括第二 NMOS共源極輸入晶體管Mg2以及分別串聯(lián)在其柵極和源極的第三CMOS螺旋電感Lg2和第四CMOS螺旋電感Ls2 ；第一輸出阻抗匹配電路105包括串聯(lián)相連的第一 NMOS源極跟隨晶體管Msl和第一 NMOS偏置電流晶體管Mbl ；第二輸出阻抗匹配電路106包括串聯(lián)相連的第二 NMOS源極跟隨晶體管Ms2和第二 NMOS偏置電流晶體管Mb2 ；有源負(fù)阻補(bǔ)償電路107包括相互交叉耦合的第一 NMOS晶體管Mtll和第二 NMOS晶體管Mq2。在第一 LC諧振回路101中，第一 CMOS螺旋電感L1和第一變?nèi)莨蹸1并聯(lián)后其中一端接電源電壓，另一端與第一輸入阻抗匹配電路103中第一 NMOS共源極輸入晶體管Mgl的漏極、第一輸出阻抗匹配電路105中第一 NMOS源極跟隨晶體管Msl的柵極以及有源負(fù)阻補(bǔ)償電路107中第一 NMOS晶體管Mtll的漏極連接在一起。在第一輸入阻抗匹配電路103中， 第一 CMOS螺旋電感Lgl的一端與第一 NMOS共源極輸入晶體管Mgl的柵極相連，另一端與射頻集成帶通濾波器的第一差分信號輸入端Vinp相連；第二 CMOS螺旋電感Lsl的一端與第一 NMOS共源極輸入晶體管Mgl的源極相連，另一端與第一 NMOS尾電流晶體管Mg的漏極相連。 在第一輸出阻抗匹配電路105中，第一 NMOS源極跟隨晶體管Msl的漏極接電源電壓，第一 NMOS源極跟隨晶體管Msl的源極與第一 NMOS偏置電流晶體管Mbl的漏極相連，并一起連接到射頻集成帶通濾波器的第一差分信號輸出端V。utl ；第一 NMOS偏置電流晶體管Mbl的柵極接第一偏置電壓Vg，第一 NMOS偏置電流晶體管Mbl的源極接地。在第二 LC諧振回路102中，第二 CMOS螺旋電感L2和第二變?nèi)莨蹸2并聯(lián)后其中一端接電源電壓，另一端與第二輸入阻抗匹配電路104中第二 NMOS共源極輸入晶體管Mg2的漏極、第二輸出阻抗匹配電路106中第二 NMOS源極跟隨晶體管Ms2的柵極以及有源負(fù)阻補(bǔ)償電路107中第二 NMOS晶體管Mtl2的漏極連接在一起。在第二輸入阻抗匹配電路104中， 第三CMOS螺旋電感Lg2的一端與第二 NMOS共源極輸入晶體管Mg2的柵極相連，另一端與射頻集成帶通濾波器的第二差分信號輸入端Vinn相連；第四CMOS螺旋電感Ls2的一端與第二 NMOS共源極輸入晶體管Mg2的源極相連，另一端與第二 NMOS尾電流晶體管Mq的漏極相連。 在第二輸出阻抗匹配電路106中，第二 NMOS源極跟隨晶體管Ms2的漏極接電源電壓，第二 NMOS源極跟隨晶體管Ms2的源極與第二 NMOS偏置電流晶體管Mb2的漏極相連，并一起連接到射頻集成帶通濾波器的第二差分信號輸出端V。ut2 ；第二 NMOS偏置電流晶體管Mb2的柵極接第一偏置電壓V,，第二 NMOS偏置電流晶體管Mb2的源極接地。在有源負(fù)阻補(bǔ)償電路107中，第一 NMOS晶體管Mql的柵極與第二 NMOS晶體管Mq2 的漏極相連，第二 NMOS晶體管Mtl2的柵極與第一 NMOS晶體管Mql的漏極相連，第一 NMOS晶體管Mtll與第二 NMOS晶體管Mtl2的源極相連，并連接到第二 NMOS尾電流晶體管Mq的漏極。本發(fā)明為射頻帶通濾波器提供一種輸入、輸出阻抗匹配電路，采用源簡并電感結(jié)構(gòu)對輸入阻抗進(jìn)行匹配；采用源極跟隨器結(jié)構(gòu)對輸出阻抗進(jìn)行匹配，使其可以匹配到標(biāo)準(zhǔn)的射頻傳輸線阻抗，進(jìn)一步地，為了提高射頻帶通濾波器的品質(zhì)因數(shù)，即補(bǔ)償由片上CMOS 螺旋電感以及片上電容引入的損耗，采用了有源負(fù)阻電路補(bǔ)償技術(shù)。本發(fā)明的工作原理是由的LC諧振回路產(chǎn)生帶通濾波器的中心頻率 調(diào)節(jié)LC諧振回路中變?nèi)莨艿钠秒妷?，電容值隨之變化，帶通濾波器的中心頻率也會隨之變化。增大LC諧振回路中變?nèi)莨艿钠秒妷海瑤V波器的中心頻率降低；反之， 帶通濾波器的中心頻率升高。采用有源負(fù)阻補(bǔ)償技術(shù)，即利用交叉耦合晶體管對Mtll與Mtl2產(chǎn)生一個(gè)負(fù)電阻，用來補(bǔ)償片上CMOS螺旋電感金屬線圈以及襯底電阻引入的歐姆損耗，以此解決片上螺旋電感品質(zhì)因數(shù)較低的問題，實(shí)現(xiàn)高品質(zhì)因數(shù)的CMOS射頻集成帶通濾波器。根據(jù)帶通濾波器品質(zhì)因數(shù)的定義β = ⑴是帶通濾波器的品質(zhì)因數(shù)，&是帶通濾波器的中心頻率，Δ f是帶通濾波器的帶寬)，調(diào)節(jié)尾電流晶體管Mtl的偏置電壓\，帶通濾波器的帶寬，即帶通濾波器的品質(zhì)因數(shù)也隨之變化。增大偏置電壓V,，尾電流增大，帶通濾波器的帶寬變窄，即帶通濾波器的品質(zhì)因數(shù)得到提高；反之，帶通濾波器的帶寬變寬，即帶通濾波器的品質(zhì)因數(shù)降低。調(diào)節(jié)另一 NMOS尾電流晶體管Mg的偏置電壓\，帶通濾波器的通帶增益會隨之變化。增大偏置電壓Vg，帶通濾波器的通帶增益也隨之增大；反之，帶通濾波器的通帶增益會隨之減小。采用源簡并電感結(jié)構(gòu)對輸入阻抗進(jìn)行匹配，即在輸入晶體管Mgl/Mg2的柵極和源極各串聯(lián)一個(gè)電感Lgl/Lg2和Lsl/Ls2，利用Lgl/Lg2、Ls1/Ls2與Mgl/Mg2的柵源電容Cgsl/Cgs2諧振， 使輸入阻抗的虛部為零，利用源極的電感Ls1/Ls2來得到正實(shí)部的輸入阻抗，通過選取合適的電感值，可以使輸入阻抗匹配到50 Ω。輸出阻抗匹配電路采用的是源極跟隨器結(jié)構(gòu)，即通過適當(dāng)選擇源極跟隨管Ms1/MS2 的尺寸使其輸出阻抗匹配到50 Ω，其輸出阻抗的大小由Ms1/Ms2的寬長比以及流過Ms1/Ms2的電流決定。本發(fā)明的具有阻抗匹配的射頻集成帶通濾波器在工作的過程中，射頻電壓信號以差分形式通過輸入阻抗匹配電路103、104中的電感Lgl和Lg2從差分輸入對管Mgl和Mg2的柵極輸入，經(jīng)Mgl和Mg2后轉(zhuǎn)變成電流信號，輸入給LC諧振回路101、102中的LC諧振選頻負(fù)載，只選擇帶通濾波器通帶內(nèi)允許通過的信號，抑制帶外信號，然后經(jīng)過輸出阻抗匹配電路輸出。其中，LC諧振回路101、102用來產(chǎn)生帶通濾波器的中心頻率，通過調(diào)節(jié)變?nèi)莨艿钠秒妷?，改變電容值，可以調(diào)節(jié)帶通濾波器的中心頻率；NMOS尾電流晶體管Mg用來為輸入對管Mgl和Mg2提供工作電流，通過調(diào)節(jié)其偏置電壓Vg可控制其電流，進(jìn)而控制帶通濾波器的通帶增益；另一 NMOS尾電流晶體管Mtl用來為有源負(fù)阻補(bǔ)償電路107中的負(fù)阻Mtll和Mq2提供工作電流，通過調(diào)節(jié)其偏置電壓V,可控制其電流，進(jìn)而控制帶通濾波器的帶寬。在實(shí)際應(yīng)用中，可根據(jù)設(shè)計(jì)需求調(diào)節(jié)變?nèi)莨艿钠秒妷骸g的偏置電壓Vg、以及Mtl的偏置電壓\， 來得到所需的帶通濾波器的中心頻率、通帶增益以及帶寬。其中，輸入阻抗匹配電路103、104的工作原理是由于采用NMOS晶體管作為輸入時(shí)，其輸入阻抗表現(xiàn)為一個(gè)實(shí)部和一個(gè)容性阻抗(由NMOS晶體管的柵源電容Cgs引入)。若要使輸入阻抗只表現(xiàn)為一個(gè)50 Ω的正實(shí)部，需要在輸入NMOS晶體管Mgl和Mg2的柵極和源極分別串聯(lián)電感Lgl、Lsl和Lg2、Ls2，把容性阻抗抵消掉。此時(shí)的輸入阻抗可表示為Zm =Rg +^ + j m(Lg +Ls)--^-
其中，艮和gm分別是NMOS晶體管的柵極串聯(lián)等效電阻和跨導(dǎo)，ω = gm/Cgs是NMOS 晶體管的截止頻率。顯然，Lsl, Ls2分別在Mgl、Mg2的柵極引入一個(gè)實(shí)部阻抗，提供輸入阻抗的實(shí)部；Lgl、Lg2分別與Cgsl、Cgs2諧振，使得輸入阻抗的虛部為零，從而實(shí)現(xiàn)阻抗匹配。其中，輸出阻抗匹配電路105、106的工作原理是利用源極跟隨器可以產(chǎn)生一個(gè) 1/ 的輸出阻抗，在帶通濾波器的兩個(gè)差分輸出端分別串聯(lián)一個(gè)NMOS源極跟隨器，調(diào)節(jié)源極跟隨管的尺寸和偏置電流的大小，即可得到所需的50 Ω的輸出阻抗。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種具有阻抗匹配的射頻集成帶通濾波器，其特征在于，所述射頻集成帶通濾波器包括第一 LC諧振回路(101)、第二 LC諧振回路(102)、第一輸入阻抗匹配電路(103)、第二輸入阻抗匹配電路(104)、第一輸出阻抗匹配電路(105)、第二輸出阻抗匹配電路(106)、有源負(fù)阻補(bǔ)償電路(107)、第一 NMOS尾電流晶體管(Mg)和第二 NMOS尾電流晶體管(Mq)；所述第一 LC諧振回路(101)和第二 LC諧振回路(102)相連；所述第一 LC諧振回路(101)分別與第一輸入阻抗匹配電路(103)、第一輸出阻抗匹配電路(105)和有源負(fù)阻補(bǔ)償電路(107) 相連；所述第二 LC諧振回路(102)分別與第二輸入阻抗匹配電路(104)、第二輸出阻抗匹配電路(106)和有源負(fù)阻補(bǔ)償電路(107)相連；所述第一輸入阻抗匹配電路(10 和射頻集成帶通濾波器的第一差分信號輸入端(Vinp)相連；所述第一輸出阻抗匹配電路(105) 和射頻集成帶通濾波器的第一差分信號輸出端(V。utl)相連；所述第二輸入阻抗匹配電路 (104)和射頻集成帶通濾波器的第二差分信號輸入端(Vinn)相連；所述第二輸出阻抗匹配電路(106)和射頻集成帶通濾波器的第二差分信號輸出端(V。ut2)相連；所述有源負(fù)阻補(bǔ)償電路(107)和第二 NMOS尾電流晶體管(Mtl)相連；所述第一 NMOS尾電流晶體管(Mg)分別與第一輸入阻抗匹配電路(10 和第二輸入阻抗匹配電路(104)相連；所述第一NMOS尾電流晶體管(Mg)的柵極和第二 NMOS尾電流晶體管(Mtl)的柵極分別接第一偏置電壓(Vg)和第二偏置電壓(\)，所述第一 NMOS尾電流晶體管(Mg)的源極和第二 NMOS尾電流晶體管(Mq) 的源極均接地。
2.根據(jù)權(quán)利要求1所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，所述第一 LC諧振回路(101)和第二 LC諧振回路(10 的電路連接方式相同且結(jié)構(gòu)對稱，所述第一輸入阻抗匹配電路(103)和第二輸入阻抗匹配電路(104)的電路連接方式相同且結(jié)構(gòu)對稱，所述第一輸出阻抗匹配電路(10 和第二輸出阻抗匹配電路(106)的電路連接方式相同且結(jié)構(gòu)對稱。
3.根據(jù)權(quán)利要求1所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，所述第一LC諧振回路(101)包括并聯(lián)相連的第一 CMOS螺旋電感(L1)和第一變?nèi)莨?C1)；所述第二LC諧振回路(102)包括并聯(lián)相連的第二 CMOS螺旋電感(L2)和第二變?nèi)莨?C2)；所述第一輸入阻抗匹配電路(10 包括第一 NMOS共源極輸入晶體管(Mgl)以及分別串聯(lián)在其柵極和源極的第一 CMOS螺旋電感(Lgl)和第二 CMOS螺旋電感(Lsl)；所述第二輸入阻抗匹配電路(104)包括第二NMOS共源極輸入晶體管(Mg2)以及分別串聯(lián)在其柵極和源極的第三CMOS 螺旋電感(Lg2)和第四CMOS螺旋電感(Ls2)；所述第一輸出阻抗匹配電路(10 包括串聯(lián)相連的第一 NMOS源極跟隨晶體管(Msl)和第一 NMOS偏置電流晶體管(Mbl)；所述第二輸出阻抗匹配電路(106)包括串聯(lián)相連的第二 NMOS源極跟隨晶體管(Ms2)和第二 NMOS偏置電流晶體管(Mb2)；所述有源負(fù)阻補(bǔ)償電路(107)包括相互交叉耦合的第一 NMOS晶體管(Mtll)和第二 NMOS晶體管(Mtl2)。
4.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述第一 LC諧振回路(101)中，第一 CMOS螺旋電感(L1)和第一變?nèi)莨?C1)并聯(lián)后其中一端接電源電壓，另一端與第一輸入阻抗匹配電路(103)中第一 NMOS共源極輸入晶體管(Mgl)的漏極、第一輸出阻抗匹配電路(105)中第一 NMOS源極跟隨晶體管(Msl)的柵極以及有源負(fù)阻補(bǔ)償電路(107)中第一 NMOS晶體管(Mtll)的漏極連接在一起。
5.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述第一輸入阻抗匹配電路(10 中，第一 CMOS螺旋電感(Lgl)的一端與第一 NMOS共源極輸入晶體管(Mgl)的柵極相連，另一端與射頻集成帶通濾波器的第一差分信號輸入端(Vinp)相連；第二 CMOS螺旋電感(Lsl)的一端與第一 NMOS共源極輸入晶體管(Mgl)的源極相連，另一端與第一 NMOS尾電流晶體管(Mg)的漏極相連。
6.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述第一輸出阻抗匹配電路(105)中，第一 NMOS源極跟隨晶體管(Msl)的漏極接電源電壓，第一 NMOS源極跟隨晶體管(Msl)的源極與第一NMOS偏置電流晶體管(Mbl)的漏極相連，并一起連接到射頻集成帶通濾波器的第一差分信號輸出端(V。utl)；第一 NMOS偏置電流晶體管(Mbl) 的柵極接第一偏置電壓(Vg)，第一 NMOS偏置電流晶體管(Mbl)的源極接地。
7.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述第二 LC諧振回路(102)中，第二 CMOS螺旋電感(L2)和第二變?nèi)莨?C2)并聯(lián)后其中一端接電源電壓，另一端與第二輸入阻抗匹配電路(104)中第二 NMOS共源極輸入晶體管(Mg2)的漏極、第二輸出阻抗匹配電路(106)中第二 NMOS源極跟隨晶體管(Ms2)的柵極以及有源負(fù)阻補(bǔ)償電路(107)中第二 NMOS晶體管(Mtl2)的漏極連接在一起。
8.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述第二輸入阻抗匹配電路(104)中，第三CMOS螺旋電感(Lg2)的一端與第二 NMOS共源極輸入晶體管(Mg2)的柵極相連，另一端與射頻集成帶通濾波器的第二差分信號輸入端(Vinn)相連；第四CMOS螺旋電感(Ls2)的一端與第二 NMOS共源極輸入晶體管(Mg2)的源極相連，另一端與第二 NMOS尾電流晶體管(Mtl)的漏極相連。
9.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述第二輸出阻抗匹配電路(106)中，第二 NMOS源極跟隨晶體管(Ms2)的漏極接電源電壓，第二 NMOS源極跟隨晶體管(Ms2)的源極與第二NMOS偏置電流晶體管(Mb2)的漏極相連，并一起連接到射頻集成帶通濾波器的第二差分信號輸出端(V。ut2)；第二 NMOS偏置電流晶體管(Mb2) 的柵極接第一偏置電壓(\)，第二 NMOS偏置電流晶體管(Mb2)的源極接地。
10.根據(jù)權(quán)利要求3所述的具有阻抗匹配的射頻集成帶通濾波器，其特征在于，在所述有源負(fù)阻補(bǔ)償電路(107)中，第一 NMOS晶體管(Mtll)的柵極與第二 NMOS晶體管(Mq2)的漏極相連，第二 NMOS晶體管(Mtl2)的柵極與第一 NMOS晶體管(Mql)的漏極相連，第一 NMOS晶體管(MJ與第二 NMOS晶體管(Mtl2)的源極相連，并連接到第二 NMOS尾電流晶體管(Mq)的漏極。
全文摘要
本發(fā)明涉及一種具有阻抗匹配的射頻集成帶通濾波器，屬于集成電路設(shè)計(jì)技術(shù)領(lǐng)域。它基于CMOS工藝，采用了有源負(fù)阻補(bǔ)償技術(shù)，由連接方式相同、結(jié)構(gòu)對稱的兩個(gè)LC諧振回路、兩個(gè)輸入阻抗匹配電路、兩個(gè)輸出阻抗匹配電路以及一個(gè)有源負(fù)阻補(bǔ)償電路和兩個(gè)NMOS尾電流晶體管組成。通過調(diào)節(jié)變?nèi)莨艿钠秒妷?，以及調(diào)節(jié)兩個(gè)NMOS尾電流晶體管柵極的偏置電壓，可以實(shí)現(xiàn)對帶通濾波器中心頻率、通帶增益和帶寬的調(diào)節(jié)。本發(fā)明的射頻帶通濾波器，不僅可以采用CMOS工藝進(jìn)行片上集成，而且具有片上輸入輸出阻抗匹配電路，無需片外分立器件，大大提高了集成度，為無線接收機(jī)的射頻前端實(shí)現(xiàn)單片集成提供了一種可行方案。
文檔編號H03H7/12GK102340288SQ20101023282
公開日2012年2月1日 申請日期2010年7月21日 優(yōu)先權(quán)日2010年7月21日
發(fā)明者劉欣, 張海英, 趙磊 申請人:中國科學(xué)院微電子研究所