一種分段式電流舵dac電路的制作方法
【專利摘要】本發(fā)明提供了一種分段式電流舵DAC電路，屬于集成電路領(lǐng)域。該分段式電流舵DAC電路包括由電阻R0~R6組成的電阻衰減網(wǎng)絡(luò)、開關(guān)S0~S11組成的開關(guān)電路和電流源I0~I11組成的電流源電路。本發(fā)明的主要優(yōu)點(diǎn)是利用電阻衰減網(wǎng)絡(luò)對(duì)12位電流型DAC進(jìn)行合理分段，減小了電路（電流源及譯碼電路）的復(fù)雜程度，減小了芯片的面積，降低了芯片的功耗，同時(shí)還提高了DAC的性能。
【專利說明】—種分段式電流蛇DAC電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于集成電路領(lǐng)域，特別涉及一種分段式電流舵DAC電路。

【背景技術(shù)】
[0002]DAC是數(shù)模轉(zhuǎn)換器的簡(jiǎn)稱。作為連接數(shù)字信號(hào)與模擬信號(hào)的橋梁，DAC現(xiàn)在已經(jīng)被廣泛應(yīng)用于計(jì)算機(jī)、通信等各種領(lǐng)域中。
目前廣泛應(yīng)用的電流源DAC結(jié)構(gòu)有三種，分別是二進(jìn)制加權(quán)電流源結(jié)構(gòu)、單位電流源型電流源結(jié)構(gòu)和這兩種結(jié)構(gòu)結(jié)合而成的分段式電流源結(jié)構(gòu)。
傳統(tǒng)的分段式電流源結(jié)構(gòu)的普遍做法是低位采用二進(jìn)制加權(quán)電流源結(jié)構(gòu)以節(jié)省面積，高位采用單位電流源型電流源結(jié)構(gòu)以提高性能。這種分段式電流源結(jié)構(gòu)仍然存在著結(jié)構(gòu)復(fù)雜、面積大、功耗聞等缺點(diǎn)。


【發(fā)明內(nèi)容】

[0003]有鑒于此，本發(fā)明提供了一種分段式電流舵DAC電路，以減小現(xiàn)有DAC的面積，降低其功耗，提高其性能。
一種分段式電流舵DAC電路，其特征在于包括由電阻RO?R6組成的電阻衰減網(wǎng)絡(luò)、開關(guān)SO?Sll組成的開關(guān)電路和電流源1?Ill組成的電流源電路；
其中，電阻RO —端接地，另一端接節(jié)點(diǎn)A ;電阻Rl —端接節(jié)點(diǎn)A，另一端接節(jié)點(diǎn)B ;電阻R2 —端接地，另一端接節(jié)點(diǎn)B ;電阻R3 —端接節(jié)點(diǎn)B，另一端接節(jié)點(diǎn)C ;電阻R4 —端接地，另一端接節(jié)點(diǎn)C ;電阻R5 —端接節(jié)點(diǎn)C，另一端接輸出端VOUT ;電阻R6 —端接地，另一端接輸出端VOUT ;電流源1 —端與開關(guān)SO —端相連，電流源1另一端接電源VDD，開關(guān)SO另一端接節(jié)點(diǎn)A ;電流源Il 一端與開關(guān)SI —端相連，電流源Il另一端接電源VDD，開關(guān)SI另一端接節(jié)點(diǎn)A ；電流源12 —端與開關(guān)S2 —端相連，電流源12另一端接電源VDD，開關(guān)S2另一端接節(jié)點(diǎn)A ;電流源13 —端與開關(guān)S3 —端相連，電流源13另一端接電源VDD，開關(guān)S3另一端接節(jié)點(diǎn)B ；電流源14 一端與開關(guān)S4 —端相連，電流源14另一端接電源VDD，開關(guān)S4另一端接節(jié)點(diǎn)B ；電流源15 —端與開關(guān)S5 —端相連，電流源15另一端接電源VDD，開關(guān)S5另一端接節(jié)點(diǎn)B ；電流源16 —端與開關(guān)S6 —端相連，電流源16另一端接電源VDD，開關(guān)S6另一端接節(jié)點(diǎn)C ；電流源17 —端與開關(guān)S7 —端相連，電流源17另一端接電源VDD，開關(guān)S7另一端接節(jié)點(diǎn)C ；電流源18 —端與開關(guān)S8 —端相連，電流源18另一端接電源VDD，開關(guān)S8另一端接節(jié)點(diǎn)C ;電流源19與開關(guān)S9 —端相連，電流源19另一端接電源VDD，開關(guān)S9另一端接輸出端VOUT ;電流源IlO與開關(guān)SlO —端相連，電流源IlO另一端接電源VDD，開關(guān)SlO另一端接輸出端VOUT ;電流源Ill與開關(guān)Sll —端相連，電流源Ill另一端接電源VDD，開關(guān)Sll另一端接輸出端VOUT。
進(jìn)一步的，所述分段式電流舵DAC電路還包括開關(guān)信號(hào)產(chǎn)生單元，所述開關(guān)信號(hào)產(chǎn)生單元由依次相連的寄存器、譯碼器及鎖存器構(gòu)成；輸入信號(hào)DO?Dll輸入所述開關(guān)信號(hào)產(chǎn)生單元，輸出開關(guān)控制信號(hào)控制開關(guān)SO?Sll的通斷。 進(jìn)一步的，所述電流源1?Ill大小比例為10:11:12:13:14:15:16:17:18:19:110:1ll = 1:2:4:1:2:4:1:2:4:1:2:4ο
進(jìn)一步的，所述電阻RO?R6大小比例為R0:R1:R2:R3:R4:R5:R6 =7:49:8:49:8:49:8。
進(jìn)一步的，所述開關(guān)SO?Sll為MOS管開關(guān)。
本發(fā)明提供的分段式電流舵DAC電路的主要優(yōu)點(diǎn)是利用電阻衰減網(wǎng)絡(luò)，對(duì)電流型DAC進(jìn)行合理分段，降低了電路的復(fù)雜程度，減小了芯片的面積，降低了芯片的功耗，同時(shí)還可以提高DAC的性能。

【專利附圖】

【附圖說明】
[0004]為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明提供的分段式電流舵DAC電路示意圖。
圖2為本發(fā)明實(shí)施例1提供的開關(guān)信號(hào)產(chǎn)生單元電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0005]本發(fā)明公開了一種分段式電流舵DAC電路，所述分段式電流舵DAC電路利用電阻衰減網(wǎng)絡(luò)，對(duì)12位電流型DAC進(jìn)行合理分段，減小了電路(電流源及譯碼電路)的復(fù)雜程度，減小了芯片的面積，降低了芯片的功耗，同時(shí)還可以提高DAC的性能。
下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
一種分段式電流舵DAC電路，如圖1所示，包括由電阻RO?R6組成的電阻衰減網(wǎng)絡(luò)、開關(guān)SO?Sll組成的開關(guān)電路和電流源1?Ill組成的電流源電路；
其中，電阻RO —端接地，另一端接節(jié)點(diǎn)A ;電阻Rl —端接節(jié)點(diǎn)A，另一端接節(jié)點(diǎn)B ;電阻R2 —端接地，另一端接節(jié)點(diǎn)B ;電阻R3 —端接節(jié)點(diǎn)B，另一端接節(jié)點(diǎn)C ;電阻R4 —端接地，另一端接節(jié)點(diǎn)C ;電阻R5 —端接節(jié)點(diǎn)C，另一端接輸出端VOUT ;電阻R6 —端接地，另一端接輸出端VOUT ;電流源1 —端與開關(guān)SO —端相連，電流源1另一端接電源VDD，開關(guān)SO另一端接節(jié)點(diǎn)A ；電流源Il 一端與開關(guān)SI 一端相連，電流源Il另一端接電源VDD，開關(guān)SI另一端接節(jié)點(diǎn)A ；電流源12 —端與開關(guān)S2 —端相連，電流源12另一端接電源VDD，開關(guān)S2另一端接節(jié)點(diǎn)A ;電流源13 —端與開關(guān)S3 —端相連，電流源13另一端接電源VDD，開關(guān)S3另一端接節(jié)點(diǎn)B ；電流源14 一端與開關(guān)S4 —端相連，電流源14另一端接電源VDD，開關(guān)S4另一端接節(jié)點(diǎn)B ；電流源15 —端與開關(guān)S5 —端相連，電流源15另一端接電源VDD，開關(guān)S5另一端接節(jié)點(diǎn)B ；電流源16 —端與開關(guān)S6 —端相連，電流源16另一端接電源VDD，開關(guān)S6另一端接節(jié)點(diǎn)C ；電流源17 —端與開關(guān)S7 —端相連，電流源17另一端接電源VDD，開關(guān)S7另一端接節(jié)點(diǎn)C ；電流源18 —端與開關(guān)S8 —端相連，電流源18另一端接電源VDD，開關(guān)S8另一端接節(jié)點(diǎn)C ；電流源19與開關(guān)S9 —端相連，電流源19另一端接電源VDD，開關(guān)S9另一端接輸出端VOUT ；電流源IlO與開關(guān)SlO —端相連，電流源IlO另一端接電源VDD，開關(guān)SlO另一端接輸出端VOUT ;電流源Ill與開關(guān)Sll —端相連，電流源Ill另一端接電源VDD，開關(guān)Sll另一端接輸出端VOUT。
作為本發(fā)明的實(shí)施例，如圖2所示，所述分段式電流舵DAC電路還包括開關(guān)信號(hào)產(chǎn)生單元，所述開關(guān)信號(hào)產(chǎn)生單元由依次相連的寄存器、譯碼器及鎖存器構(gòu)成；輸入信號(hào)DO?Dll輸入所述開關(guān)信號(hào)產(chǎn)生單元，輸出開關(guān)控制信號(hào)控制開關(guān)SO?Sll的通斷。
作為本發(fā)明的實(shí)施例，所述電流源1?Ill大小比例為10:11:12:13:14:15:16:17:18:19:110:111 = 1:2:4:1:2:4:1:2:4:1:2:4ο
作為本發(fā)明的實(shí)施例，所述電阻RO?R6大小比例為R0:R1:R2:R3:R4:R5:R6 =7:49:8:49:8:49:8。
作為本發(fā)明的實(shí)施例，所述開關(guān)SO?Sll為MOS管開關(guān)。
通過所述電阻RO?R6大小比例和電流源1?Ill大小比例的上述設(shè)置，電阻RO?R6構(gòu)成了一個(gè)8倍的衰減網(wǎng)絡(luò)，電流源10、13、16、19流入電阻衰減網(wǎng)絡(luò)后在輸出點(diǎn)VOUT產(chǎn)生的電壓比例為1:8:82:83 ;而電流源1?Ill大小比例為10:11:12:13:14:15:16:17:18:19:110:111 = 1:2:4:1:2:4:1:2:4:1:2:4,這就使得電流源陣列和電阻衰減網(wǎng)絡(luò)的組合正好構(gòu)成了一個(gè)12位的DAC，即電流源1?Ill在輸出點(diǎn)VOUT上產(chǎn)生的電壓比例為1:2:
O2.03.94.95.96.97.98.99.910.911
乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 ?乙 O
本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。
對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。
【權(quán)利要求】
1.一種分段式電流舵DAC電路，其特征在于包括由電阻R(TR6組成的電阻衰減網(wǎng)絡(luò)、開關(guān)s(Tsii組成的開關(guān)電路和電流源?(Γπι組成的電流源電路； 其中，電阻RO —端接地，另一端接節(jié)點(diǎn)A ;電阻Rl —端接節(jié)點(diǎn)Α，另一端接節(jié)點(diǎn)B ;電阻R2 —端接地，另一端接節(jié)點(diǎn)B ;電阻R3 —端接節(jié)點(diǎn)B，另一端接節(jié)點(diǎn)C ;電阻R4 —端接地，另一端接節(jié)點(diǎn)C ;電阻R5 —端接節(jié)點(diǎn)C，另一端接輸出端VOUT ;電阻R6 —端接地，另一端接輸出端VOUT ;電流源1 —端與開關(guān)SO —端相連，電流源1另一端接電源VDD，開關(guān)SO另一端接節(jié)點(diǎn)A ;電流源Il 一端與開關(guān)SI —端相連，電流源Il另一端接電源VDD，開關(guān)SI另一端接節(jié)點(diǎn)A ；電流源12 —端與開關(guān)S2 —端相連，電流源12另一端接電源VDD，開關(guān)S2另一端接節(jié)點(diǎn)A ;電流源13 —端與開關(guān)S3 —端相連，電流源13另一端接電源VDD，開關(guān)S3另一端接節(jié)點(diǎn)B ;電流源14 一端與開關(guān)S4 —端相連，電流源14另一端接電源VDD，開關(guān)S4另一端接節(jié)點(diǎn)B ；電流源15 —端與開關(guān)S5 —端相連，電流源15另一端接電源VDD，開關(guān)S5另一端接節(jié)點(diǎn)B ；電流源16 —端與開關(guān)S6 —端相連，電流源16另一端接電源VDD，開關(guān)S6另一端接節(jié)點(diǎn)C ;電流源17 —端與開關(guān)S7 —端相連，電流源17另一端接電源VDD，開關(guān)S7另一端接節(jié)點(diǎn)C ；電流源18 —端與開關(guān)S8 —端相連，電流源18另一端接電源VDD，開關(guān)S8另一端接節(jié)點(diǎn)C ；電流源19與開關(guān)S9 —端相連，電流源19另一端接電源VDD，開關(guān)S9另一端接輸出端VOUT ;電流源IlO與開關(guān)SlO —端相連，電流源IlO另一端接電源VDD，開關(guān)SlO另一端接輸出端VOUT ;電流源Ill與開關(guān)Sll —端相連，電流源Ill另一端接電源VDD，開關(guān)Sll另一端接輸出端VOUT。
2.如權(quán)利要求1所述的分段式電流舵DAC電路，其特征在于，還包括開關(guān)信號(hào)產(chǎn)生單元，所述開關(guān)信號(hào)產(chǎn)生單元由依次相連的寄存器、譯碼器及鎖存器構(gòu)成；輸入信號(hào)D(TD11輸入所述開關(guān)信號(hào)產(chǎn)生單元，輸出開關(guān)控制信號(hào)控制開關(guān)S(TS11的通斷。
3.如權(quán)利要求1所述的分段式電流舵DAC電路，其特征在于，所述電流源Ι(ΓΙ11大小比例為 10:1l:12:13:14:15:16:17:18:19:110:1ll=1:2:4:1:2:4:1:2:4:1:2:4ο
4.如權(quán)利要求1所述的分段式電流舵DAC電路，其特征在于，所述電阻R(TR6大小比例為 RO:Rl:R2:R3:R4:R5:R6=7:49:8:49:8:49:8。
5.如權(quán)利要求1所述的分段式電流舵DAC電路，其特征在于，所述開關(guān)S(TS11為MOS管開關(guān)。
【文檔編號(hào)】H03M1/66GK104168026SQ201410421771
【公開日】2014年11月26日 申請(qǐng)日期:2014年8月25日 優(yōu)先權(quán)日:2014年8月25日
【發(fā)明者】林劍輝 申請(qǐng)人:長(zhǎng)沙瑞達(dá)星微電子有限公司