一種射頻頻率校準(zhǔn)電路的制作方法
【專利摘要】一種射頻頻率校準(zhǔn)電路，與射頻鎖相環(huán)相連，包括定位單元、脈沖整形單元、處理器、可調(diào)晶振和信號(hào)緩沖器；該定位單元輸出端與脈沖整形單元輸入端相連以提供秒脈沖信號(hào)；該處理器的輸入端連接脈沖整形單元輸出端以將秒脈沖信號(hào)作為參考時(shí)鐘，該處理器的另一輸入端連接可調(diào)晶振一輸出端以獲取其實(shí)際輸出頻率并計(jì)算其目標(biāo)頻率，該處理器的輸出端連接可調(diào)晶振的輸入端以控制其目標(biāo)輸出頻率；該可調(diào)晶振的另一輸出端連接射頻鎖相環(huán)以作為其參考時(shí)鐘。本實(shí)用新型的射頻頻率校準(zhǔn)電路，可應(yīng)用于射頻系統(tǒng)中，極大地降低了系統(tǒng)對(duì)晶振的要求，降低了系統(tǒng)的成本，提高了系統(tǒng)的精度及穩(wěn)定度。
【專利說(shuō)明】
_種射頻頻率校準(zhǔn)電路
技術(shù)領(lǐng)域
[0001 ]本實(shí)用新型涉及通信領(lǐng)域，特別是一種射頻頻率校準(zhǔn)電路。
【背景技術(shù)】
[0002]射頻頻率源被廣泛應(yīng)用于電子、通信領(lǐng)域的射頻系統(tǒng)中，目前公知的射頻頻率源由晶體振蕩器與頻率合成器構(gòu)成。在射頻鎖相環(huán)電路中，對(duì)參考時(shí)鐘的精度要求很高。然而，高穩(wěn)定性、高精度的晶體振蕩器極其昂貴，且其存在長(zhǎng)期漂移以及累計(jì)誤差，需要定期的校準(zhǔn)。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的主要目的在于提出一種降低射頻系統(tǒng)對(duì)晶體振蕩器要求，降低成本，提高射頻系統(tǒng)精度及穩(wěn)定度的射頻頻率校準(zhǔn)電路。
[0004]本實(shí)用新型采用如下技術(shù)方案:
[0005]—種射頻頻率校準(zhǔn)電路，與射頻鎖相環(huán)相連，其特征在于:包括定位單元、脈沖整形單元、處理器、可調(diào)晶振和信號(hào)緩沖器;該定位單元輸出端與脈沖整形單元輸入端相連以提供秒脈沖信號(hào);該處理器的輸入端連接脈沖整形單元輸出端以將秒脈沖信號(hào)作為參考時(shí)鐘，該處理器的另一輸入端連接可調(diào)晶振一輸出端以獲取其實(shí)際輸出頻率并計(jì)算其目標(biāo)頻率，該處理器的輸出端連接可調(diào)晶振的輸入端以控制其目標(biāo)輸出頻率;該可調(diào)晶振的另一輸出端連接射頻鎖相環(huán)以作為其參考時(shí)鐘。
[000?]優(yōu)選的，所述定位單元采用GPS單元或北斗定位單元。
[0007]優(yōu)選的，所述處理器采用ARM處理器。
[0008]優(yōu)選的，所述處理器設(shè)有計(jì)數(shù)器和DAC，該計(jì)數(shù)器與所述可調(diào)晶振的輸出端相連，該DAC與可調(diào)晶振的輸入端相連。
[0009]優(yōu)選的，還包括有信號(hào)緩沖器，該信號(hào)緩沖器連接于所述處理器的另一輸入端與所述可調(diào)晶振的一輸出端之間。
[0010]優(yōu)選的，所述可調(diào)晶振為壓控可調(diào)晶振。
[0011]由上述對(duì)本實(shí)用新型的描述可知，與現(xiàn)有技術(shù)相比，本實(shí)用新型具有如下有益效果:
[0012]本實(shí)用新型的射頻頻率校準(zhǔn)電路，可應(yīng)用于射頻系統(tǒng)中，極大地降低了系統(tǒng)對(duì)晶振的要求，降低了系統(tǒng)的成本，提高了系統(tǒng)的精度及穩(wěn)定度。
【附圖說(shuō)明】
[0013]圖1為本實(shí)用新型電路的組成圖；
[0014]其中:1、定位單元，2、脈沖整形單元，3、ARM處理器，31、計(jì)數(shù)器，32、DAC，4、可調(diào)晶振，5、信號(hào)緩沖器，6、射頻鎖相環(huán)。
【具體實(shí)施方式】
[0015]以下通過(guò)【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步的描述。
[0016]參照?qǐng)D1，一種射頻頻率校準(zhǔn)電路，與射頻鎖相環(huán)6(PLL)相連，包括定位單元1、脈沖整形單元2、處理器、可調(diào)晶振4和信號(hào)緩沖器5。該定位單元I可采用GPS單元或北斗定位單元，其輸出端與脈沖整形單元2輸入端相連以提供秒脈沖信號(hào)(IPPS)，該脈沖整形單元2對(duì)該秒脈沖信號(hào)進(jìn)行整形，以使其適合后級(jí)使用。
[0017]本實(shí)用新型的處理器采用ARM處理器3，其設(shè)有計(jì)數(shù)器31和DAC32，該DAC32為數(shù)字模擬轉(zhuǎn)換器。該計(jì)數(shù)器31的一輸入端連接脈沖整形單元2輸出端，用于將秒脈沖信號(hào)作為計(jì)數(shù)器31的參考時(shí)鐘，該計(jì)數(shù)器31的另一輸入端連接可調(diào)晶振4 一輸出端，通過(guò)對(duì)IPPS內(nèi)的可調(diào)晶振4的輸出頻率進(jìn)行計(jì)數(shù)記為N，處理器通過(guò)計(jì)數(shù)值N計(jì)算得到可調(diào)晶振4的實(shí)際輸出頻率fl，計(jì)算該實(shí)際輸出頻率f I與目標(biāo)頻率f0的差值，并根據(jù)可調(diào)晶振4的壓控電壓/頻率調(diào)整范圍曲線得到目標(biāo)的DAC值。DAC32輸出端連接可調(diào)晶振4的輸入端，以輸出可調(diào)晶振4的目標(biāo)電壓，使得可調(diào)晶振4的輸出目標(biāo)頻率為fO。
[0018]本實(shí)用新型的可調(diào)晶振4采用壓控可調(diào)晶振，其通過(guò)同頻分路，一路連接射頻鎖相環(huán)6以作為其參考時(shí)鐘，一路經(jīng)信號(hào)緩沖器5調(diào)理后作為計(jì)數(shù)器31的輸入。該信號(hào)緩沖器5還能起到對(duì)可調(diào)晶振4和后級(jí)電路進(jìn)行隔離的作用。
[0019]上述僅為本實(shí)用新型的【具體實(shí)施方式】，但本實(shí)用新型的設(shè)計(jì)構(gòu)思并不局限于此，凡利用此構(gòu)思對(duì)本實(shí)用新型進(jìn)行非實(shí)質(zhì)性的改動(dòng)，均應(yīng)屬于侵犯本實(shí)用新型保護(hù)范圍的行為。
【主權(quán)項(xiàng)】
1.一種射頻頻率校準(zhǔn)電路，與射頻鎖相環(huán)相連，其特征在于:包括定位單元、脈沖整形單元、處理器、可調(diào)晶振和信號(hào)緩沖器;該定位單元輸出端與脈沖整形單元輸入端相連以提供秒脈沖信號(hào)；該處理器的輸入端連接脈沖整形單元輸出端以將秒脈沖信號(hào)作為參考時(shí)鐘，該處理器的另一輸入端連接可調(diào)晶振一輸出端以獲取其實(shí)際輸出頻率并計(jì)算其目標(biāo)頻率，該處理器的輸出端連接可調(diào)晶振的輸入端以控制其目標(biāo)輸出頻率;該可調(diào)晶振的另一輸出端連接射頻鎖相環(huán)以作為其參考時(shí)鐘。2.如權(quán)利要求1所述的一種射頻頻率校準(zhǔn)電路，其特征在于:所述定位單元采用GPS單元或北斗定位單元。3.如權(quán)利要求1所述的一種射頻頻率校準(zhǔn)電路，其特征在于:所述處理器采用ARM處理器。4.如權(quán)利要求1所述的一種射頻頻率校準(zhǔn)電路，其特征在于:所述處理器設(shè)有計(jì)數(shù)器和DAC，該計(jì)數(shù)器與所述可調(diào)晶振的輸出端相連，該DAC與可調(diào)晶振的輸入端相連。5.如權(quán)利要求1所述的一種射頻頻率校準(zhǔn)電路，其特征在于:還包括有信號(hào)緩沖器，該信號(hào)緩沖器連接于所述處理器的另一輸入端與所述可調(diào)晶振的一輸出端之間。6.如權(quán)利要求1所述的一種射頻頻率校準(zhǔn)電路，其特征在于:所述可調(diào)晶振為壓控可調(diào)晶振。
【文檔編號(hào)】H03L7/18GK205666816SQ201620555519
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年6月8日
【發(fā)明人】楊偉民
【申請(qǐng)人】福建先創(chuàng)電子有限公司