技術(shù)編號：6869457
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及疊層電容器、和疊層電容器的等效串聯(lián)電阻調(diào)整方法。背景技術(shù) 作為這種疊層電容器，備有多個介電體層與多個內(nèi)部電極交互地疊層的疊層體、和在該疊層體上所形成的多個端子電極的疊層電容器是公知的(例如，參照特開2004-47983號公報)。在用于向搭載于數(shù)字電子設(shè)備的中央處理裝置(CPU)供給的電源中，低電壓化正在進(jìn)步，而另一方面，負(fù)載電流也增大。因而，對于負(fù)載電流的急劇的變化，將電源電壓的變動抑制在允許值內(nèi)變得非常困難，因而將被稱為解耦電容器的疊層電容器連...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。