一種led顯示驅(qū)動(dòng)芯片的制作方法
【專(zhuān)利摘要】一種LED顯示驅(qū)動(dòng)芯片，包括多個(gè)數(shù)據(jù)寄存器、多個(gè)延時(shí)器、多個(gè)觸發(fā)器、選擇器、邏輯與運(yùn)算器，所述多個(gè)數(shù)據(jù)寄存器順序連接，前一級(jí)數(shù)據(jù)寄存器的輸出端連接后一級(jí)寄存器的鎖存控制端；所述多個(gè)延時(shí)器并列連接，其中，第一延時(shí)器連接選擇器的選擇端，第二延時(shí)器分別連接觸發(fā)器的時(shí)鐘輸入端；所述多個(gè)觸發(fā)器器并列連接，其中，第二數(shù)據(jù)寄存器的一輸出端通過(guò)第二延時(shí)器后分別連接至并列的第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；所述選擇器根據(jù)邏輯與運(yùn)算器輸出的經(jīng)第一延時(shí)器延時(shí)后的信號(hào)的控制，選擇輸出第一觸發(fā)器或第二觸發(fā)器的顯示數(shù)據(jù)信號(hào)。該顯示驅(qū)動(dòng)芯片可實(shí)現(xiàn)組合編碼控制，可提高顯示圖像的刷新率和灰度等級(jí)。
【專(zhuān)利說(shuō)明】
一種LED顯示驅(qū)動(dòng)芯片
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及LED顯示驅(qū)動(dòng)領(lǐng)域，尤其是指一種LED顯示驅(qū)動(dòng)芯片。
【背景技術(shù)】
[0002]傳統(tǒng)LED顯示驅(qū)動(dòng)裝置，例如LED顯示驅(qū)動(dòng)芯片，一般采用占空比控制理論，簡(jiǎn)稱(chēng)為PffM控制(脈寬調(diào)制Pulse Width Modulat1n)。PffM控制實(shí)現(xiàn)機(jī)理是通過(guò)如下過(guò)程來(lái)實(shí)現(xiàn)的。根據(jù)每行級(jí)聯(lián)驅(qū)動(dòng)芯片要控制的LED發(fā)光管數(shù)目串行移入灰度數(shù)據(jù)中同一權(quán)重的數(shù)據(jù)位，構(gòu)成一行數(shù)據(jù)；在完成送數(shù)后，使用信號(hào)鎖存，觸發(fā)已送入數(shù)據(jù)顯示，接著送入新的權(quán)重?cái)?shù)據(jù)位；在再次送數(shù)的同時(shí)，根據(jù)已完成送入數(shù)據(jù)在灰度等級(jí)表現(xiàn)中的權(quán)重，使用低電平寬度控制要顯示的時(shí)間間隔；如此多次循環(huán)，完成一行灰階數(shù)據(jù)的完整顯示。接著控制下一行的顯示，實(shí)現(xiàn)掃描。PWM控制中，其串行移位送入一行數(shù)的時(shí)間就等于一個(gè)顯示周期，以上波形若是表現(xiàn)32點(diǎn)LED單元板設(shè)計(jì)的控制時(shí)序，一行數(shù)據(jù)需32個(gè)時(shí)鐘周期移位送入，若對(duì)顯示周期進(jìn)行1/32分割比時(shí)(PffM控制理論中稱(chēng)分割比為占空比)，最小可生成1/32的占空比；在顯示表現(xiàn)時(shí)使用1/16的占空比，信號(hào)在控制時(shí)就要生成兩個(gè)時(shí)鐘周期的負(fù)脈沖，打開(kāi)顯示驅(qū)動(dòng)芯片輸出，其它30個(gè)時(shí)鐘周期為高電平，關(guān)閉驅(qū)動(dòng)芯片輸出。在顯示表現(xiàn)時(shí)使用1/32的占空比信號(hào)在控制時(shí)就要生成一個(gè)時(shí)鐘周期的負(fù)脈沖，打開(kāi)驅(qū)動(dòng)芯片輸出，其它31個(gè)時(shí)鐘周期為高電平，關(guān)閉驅(qū)動(dòng)芯片輸出。這樣就會(huì)在顯示周期中出現(xiàn)空閑時(shí)間，同時(shí)所需要的顯示周期數(shù)增加。如對(duì)使用1/32分割比的灰度等級(jí)數(shù)據(jù)表現(xiàn)，理論上只需要32個(gè)顯示周期數(shù)，但因空閑時(shí)間也要占用顯示周期，現(xiàn)其顯示周期數(shù)；顯示周期中會(huì)出現(xiàn)空閑時(shí)間，這也是PWM理論中為何稱(chēng)分割比為占空比的原因。對(duì)不同分割，使用PWM控制理論，其占用的空閑周期不同，分割比越小，占有的空閑周期越多，其顯示效率越低，屏體亮度越低。
[0003]新一代的恒流源驅(qū)動(dòng)芯片，通過(guò)內(nèi)建PffM控制功能，對(duì)刷新率、灰階數(shù)等一系列參數(shù)的滿(mǎn)足較好，能夠?qū)崿F(xiàn)優(yōu)美畫(huà)質(zhì)、直播無(wú)視覺(jué)閃爍、高LED利用率等需求。但是，這種內(nèi)建PWM驅(qū)動(dòng)芯片成本較高，較普通恒流源驅(qū)動(dòng)芯片成本高出若干倍，從而使得LED顯示驅(qū)動(dòng)裝置的成本增加不少。而當(dāng)前業(yè)內(nèi)主流的基于普通恒流源驅(qū)動(dòng)芯片的顯示控制裝置是無(wú)法解決高刷新率、低亮度損失、高灰階之間的矛盾。
[0004]同時(shí)，傳統(tǒng)的PffM模式的LED顯示驅(qū)動(dòng)顯示裝置及方法存在諸多缺點(diǎn)，例如不適合高階灰度的表現(xiàn)及應(yīng)用，使用占空比控制會(huì)損失亮度，對(duì)顯示驅(qū)動(dòng)芯片使能/OE反應(yīng)速度有要求，帶載面積有限。
[0005]針對(duì)上述缺點(diǎn)，發(fā)明進(jìn)行了改進(jìn)，提出了一種新的LED顯示驅(qū)動(dòng)顯示裝置及方法。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于克服了上述缺陷，提供一種LED顯示驅(qū)動(dòng)裝置。
[0007]本發(fā)明提供了一種LED顯示驅(qū)動(dòng)芯片，包括多個(gè)數(shù)據(jù)寄存器、多個(gè)延時(shí)器、多個(gè)觸發(fā)器、選擇器、邏輯與運(yùn)算器，所述多個(gè)數(shù)據(jù)寄存器順序連接。前一級(jí)數(shù)據(jù)寄存器的輸出端連接后一級(jí)寄存器的鎖存控制端；所述多個(gè)延時(shí)器并列連接，其中，第一延時(shí)器連接選擇器的選擇端，第二延時(shí)器分別連接觸發(fā)器的時(shí)鐘輸入端；所述多個(gè)觸發(fā)器器并列連接，其中，第二數(shù)據(jù)寄存器的一輸出端通過(guò)第二延時(shí)器后分別連接至并列的第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；所述選擇器根據(jù)邏輯與運(yùn)算器輸出的經(jīng)第一延時(shí)器延時(shí)后的信號(hào)的控制，選擇輸出第一觸發(fā)器或第二觸發(fā)器的顯示數(shù)據(jù)信號(hào)。
[0008]優(yōu)選地，在控制輸入時(shí)，第一數(shù)據(jù)寄存器的端口輸入的數(shù)據(jù)鎖存信號(hào)要比輸入數(shù)據(jù)有效起始點(diǎn)提前兩個(gè)時(shí)鐘沿。
[0009]優(yōu)選地，所述延時(shí)器將數(shù)據(jù)寄存器的輸出進(jìn)行延時(shí)。
[0010]優(yōu)選地，第一觸發(fā)器在數(shù)據(jù)鎖存信號(hào)高電平寬度小于個(gè)時(shí)鐘信號(hào)沿寬度時(shí)被選擇。
[0011]優(yōu)選地，所述選擇器在數(shù)據(jù)鎖存信號(hào)高電平寬度大于個(gè)時(shí)鐘信號(hào)沿寬度時(shí)，立即輸出顯示第二觸發(fā)器數(shù)據(jù)。
[0012]本發(fā)明的一個(gè)實(shí)施例，提供了一種LED顯示驅(qū)動(dòng)模塊，包括順序連接的第一數(shù)據(jù)寄存器和第二數(shù)據(jù)寄存器、并列的第一延時(shí)器及第二延時(shí)器、并列的第一觸發(fā)器及第二觸發(fā)器、選擇器、邏輯與運(yùn)算器，其特征在于:
[0013]順序連接的第一數(shù)據(jù)寄存器和第二數(shù)據(jù)寄存器中，第一數(shù)據(jù)寄存器的輸出端連接第二數(shù)據(jù)寄存器的鎖存控制端；
[0014]并列的第一延時(shí)器及第二延時(shí)器中，第一延時(shí)器連接選擇器的選擇端，第二延時(shí)器分別連接第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；
[0015]并列的第一觸發(fā)器及第二觸發(fā)器中，第二數(shù)據(jù)寄存器的一路輸出端通過(guò)第二延時(shí)器后分別連接至并列的第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；
[0016]所述選擇器根據(jù)邏輯與運(yùn)算器輸出的經(jīng)第一延時(shí)器延時(shí)后的信號(hào)的控制，選擇輸出第一觸發(fā)器或第二觸發(fā)器的顯示數(shù)據(jù)信號(hào)。
[0017]本發(fā)明的又一個(gè)實(shí)施例，提供了一種LED驅(qū)動(dòng)芯片，包括上述的驅(qū)動(dòng)模塊。
[0018]本發(fā)明的又一個(gè)實(shí)施例，提供了一種顯示裝置，包括上述的驅(qū)動(dòng)模塊。
[0019]本發(fā)明的又一個(gè)實(shí)施例，提供了一種電路，包括上述的驅(qū)動(dòng)模塊。
[0020]本發(fā)明的又一個(gè)實(shí)施例，提供了一種控制裝置，包括上述的驅(qū)動(dòng)模塊。
[0021]本發(fā)明的又一個(gè)實(shí)施例，提供了一種LED顯示驅(qū)動(dòng)裝置，包括上述的驅(qū)動(dòng)模塊。
【附圖說(shuō)明】
[0022]附圖用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說(shuō)明書(shū)的一部分，與本發(fā)明的實(shí)施例共同用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中:
[0023]圖1為本發(fā)明的LED顯示驅(qū)動(dòng)模塊的示意圖。
【具體實(shí)施方式】
[0024]以下將結(jié)合附圖及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。需要說(shuō)明的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。
[0025]為詳細(xì)說(shuō)明本發(fā)明的技術(shù)內(nèi)容、構(gòu)造特征、所實(shí)現(xiàn)目的及效果，以下結(jié)合實(shí)施方式并配合附圖詳予說(shuō)明。
[0026]本發(fā)明的實(shí)施方式提供了一種圖1所示的顯示驅(qū)動(dòng)裝置，包括順序連接的第一數(shù)據(jù)寄存器和第二數(shù)據(jù)寄存器、并列的第一延時(shí)器及第二延時(shí)器、并列的第一觸發(fā)器及第二觸發(fā)器、選擇器、邏輯與運(yùn)算器，其特征在于:順序連接的第一數(shù)據(jù)寄存器和第二數(shù)據(jù)寄存器中，第一數(shù)據(jù)寄存器的輸出端連接第二數(shù)據(jù)寄存器的鎖存控制端；并列的第一延時(shí)器及第二延時(shí)器中，第一延時(shí)器連接選擇器的選擇端，第二延時(shí)器分別連接第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；并列的第一觸發(fā)器及第二觸發(fā)器中，第二數(shù)據(jù)寄存器的一路輸出端通過(guò)第二延時(shí)器后分別連接至并列的第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；所述選擇器根據(jù)邏輯與運(yùn)算器輸出的經(jīng)第一延時(shí)器延時(shí)后的信號(hào)的控制，選擇輸出第一觸發(fā)器或第二觸發(fā)器的顯示數(shù)據(jù)信號(hào)。
[0027]其中，圖1中的各附圖標(biāo)記的含義如下:第一數(shù)據(jù)寄存器FD1、第二數(shù)據(jù)寄存器FD2、邏輯與運(yùn)算器AND、第一延時(shí)器B1、反相器B3、第一觸發(fā)器FDEO、第二觸發(fā)器FDE1、選擇器MUX及第二延時(shí)器B2，信號(hào)輸入為鎖存控制信號(hào)LE、時(shí)鐘信號(hào)CK和顯示數(shù)據(jù)信號(hào)q。
[0028]順序連接的第一數(shù)據(jù)寄存器和第二數(shù)據(jù)寄存器、并列的第一延時(shí)器及第二延時(shí)器以及并列的第一觸發(fā)器及第二觸發(fā)器這幾大功能模塊的功能實(shí)現(xiàn)是通過(guò)如下連接關(guān)系來(lái)實(shí)現(xiàn)的。
[0029]順序連接的第一數(shù)據(jù)寄存器和第二數(shù)據(jù)寄存器中，所述第一數(shù)據(jù)寄存器、第二數(shù)據(jù)寄存器的時(shí)鐘輸入端接入時(shí)鐘信號(hào)，第一數(shù)據(jù)寄存器的鎖存控制端接入鎖存控制信號(hào)、輸出端連接第二數(shù)據(jù)寄存器的鎖存控制端，第二數(shù)據(jù)寄存器的輸出端一路連接至邏輯與運(yùn)算器的其中一個(gè)信號(hào)輸入端，另一路通過(guò)第二延時(shí)器后分別連接第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；所述第一數(shù)據(jù)寄存器、第二數(shù)據(jù)寄存器根據(jù)輸入時(shí)鐘輸入端的時(shí)鐘信號(hào)電平不同而鎖存或輸出對(duì)應(yīng)輸入鎖存控制端的信號(hào)，即工作時(shí)，輸入的鎖存控制信號(hào)其中一路經(jīng)過(guò)兩個(gè)數(shù)據(jù)寄存器和，在使用外部輸入時(shí)鐘信號(hào)的控制下發(fā)生移位操作，生成信號(hào)第一次移位鎖存控制信號(hào)和第二次移位鎖存控制信號(hào)。
[0030]并列的第一延時(shí)器及第二延時(shí)器中，第一延時(shí)器連接選擇器的選擇端，第二延時(shí)器分別連接第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端。
[0031]并列的第一觸發(fā)器及第二觸發(fā)器中，第二數(shù)據(jù)寄存器的一路輸出端通過(guò)第二延時(shí)器后分別連接至并列的第一觸發(fā)器及第二觸發(fā)器的時(shí)鐘輸入端；所述第一觸發(fā)器、第二觸發(fā)器的數(shù)據(jù)輸入端接入顯示數(shù)據(jù)信號(hào)，兩者的使能端接入鎖存控制信號(hào)且于第一觸發(fā)器接入鎖存控制信號(hào)前設(shè)置有一反相器，兩者的數(shù)據(jù)輸出端分別連到選擇器的兩個(gè)信號(hào)輸入端上。第二觸發(fā)器以第二數(shù)據(jù)寄存器的輸出經(jīng)延時(shí)器延時(shí)后的第二次移位鎖存控制信號(hào)作為時(shí)鐘信號(hào)，根據(jù)其時(shí)鐘沿對(duì)寄存器數(shù)據(jù)進(jìn)行存儲(chǔ)，進(jìn)而隨著信號(hào)電平輪流將顯示數(shù)據(jù)信號(hào)輸出至選擇器。
[0032]邏輯與運(yùn)算器的另一個(gè)信號(hào)輸入端接入鎖存控制信號(hào)，邏輯與運(yùn)算器的信號(hào)輸出端輸出邏輯運(yùn)算后鎖存控制信號(hào)通過(guò)第一延時(shí)器后連接選擇器的選擇端；邏輯與運(yùn)算器則對(duì)第二數(shù)據(jù)寄存器輸出的第二次移位鎖存控制信號(hào)和移位前的鎖存控制信號(hào)的另一路進(jìn)行邏輯與運(yùn)算后輸出，經(jīng)第一延時(shí)器延時(shí)后作為選擇器的依據(jù)選擇對(duì)應(yīng)輸出第一觸發(fā)器或第二觸發(fā)器輸出的顯示數(shù)據(jù)信號(hào)。
[0033]具體的工作時(shí)序是這樣的，在控制輸入時(shí)，第一數(shù)據(jù)寄存器的端口輸入的數(shù)據(jù)鎖存信號(hào)要比輸入數(shù)據(jù)有效起始點(diǎn)提前，例如兩個(gè)時(shí)鐘沿；在數(shù)據(jù)鎖存信號(hào)高電平寬度小于個(gè)時(shí)鐘信號(hào)沿寬度時(shí)，選擇第一觸發(fā)器，內(nèi)部電路組合控制在輸入數(shù)據(jù)有效起始點(diǎn)時(shí)用第二次移位鎖存控制信號(hào)時(shí)鐘沿寫(xiě)入第一觸發(fā)器，且選擇器立即輸出顯示第一觸發(fā)器數(shù)據(jù)；在數(shù)據(jù)鎖存信號(hào)高電平寬度大于個(gè)時(shí)鐘信號(hào)沿寬度時(shí)，此時(shí)將超越數(shù)據(jù)有效起始點(diǎn)，選擇第二觸發(fā)器，內(nèi)部電路組合將控制在輸入數(shù)據(jù)有效起始點(diǎn)用時(shí)鐘沿寫(xiě)入第二觸發(fā)器，且選擇器立即輸出顯示第二觸發(fā)器數(shù)據(jù)，保持第二觸發(fā)器數(shù)據(jù)顯示到數(shù)據(jù)鎖存信號(hào)電平變低時(shí)，內(nèi)部電路組合將控制切換到第一觸發(fā)器，顯示第一觸發(fā)器數(shù)據(jù)。因此，根據(jù)控制數(shù)據(jù)鎖存信號(hào)輸入電平寬度，可實(shí)現(xiàn)輸入顯示數(shù)據(jù)信號(hào)進(jìn)行高速交替顯示。
[0034]以上所述僅為本發(fā)明的實(shí)施例，并非因此限制本發(fā)明的專(zhuān)利范圍，凡是利用本發(fā)明說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專(zhuān)利保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種LED顯示驅(qū)動(dòng)芯片，包括多個(gè)數(shù)據(jù)寄存器、多個(gè)延時(shí)器、多個(gè)觸發(fā)器、選擇器、邏輯與運(yùn)算器，其特征在于: 所述多個(gè)數(shù)據(jù)寄存器順序連接，前一級(jí)數(shù)據(jù)寄存器的輸出端連接后一級(jí)寄存器的鎖存控制端； 所述多個(gè)延時(shí)器并列連接，其中，第一延時(shí)器連接選擇器的選擇端，第二延時(shí)器分別連接觸發(fā)器的時(shí)鐘輸入端； 所述多個(gè)觸發(fā)器器并列連接，其中，第二數(shù)據(jù)寄存器的一輸出端通過(guò)第二延時(shí)器后分別連接至并列的第一觸發(fā)器及第二觸發(fā)器的時(shí)針輸入端； 所述選擇器根據(jù)邏輯與運(yùn)算器輸出的經(jīng)第一延時(shí)器延時(shí)后的信號(hào)的控制，選擇輸出第一觸發(fā)器或第二觸發(fā)器的顯示數(shù)據(jù)信號(hào)。2.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，在控制輸入時(shí)，第一數(shù)據(jù)寄存器的端口輸入的數(shù)據(jù)鎖存信號(hào)要比輸入數(shù)據(jù)有效起始點(diǎn)提前兩個(gè)時(shí)鐘沿。3.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，所述延時(shí)器將數(shù)據(jù)寄存器的輸出進(jìn)行延時(shí)。4.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，第一觸發(fā)器在數(shù)據(jù)鎖存信號(hào)高電平寬度小于個(gè)時(shí)鐘信號(hào)沿寬度時(shí)被選擇。5.根據(jù)權(quán)利要求1所述的LED顯示驅(qū)動(dòng)芯片，其特征在于，所述選擇器在數(shù)據(jù)鎖存信號(hào)高電平寬度大于個(gè)時(shí)鐘信號(hào)沿寬度時(shí)，立即輸出顯示第二觸發(fā)器數(shù)據(jù)。
【文檔編號(hào)】G09G3/32GK105895008SQ201510021175
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2015年1月16日
【發(fā)明人】饒世梁
【申請(qǐng)人】饒世梁