本發(fā)明涉及電阻元件的制造方法、壓力傳感器元件的制造方法、壓力傳感器元件、壓力傳感器、高度計、電子設備以及移動體。

背景技術：

在微機電系統(tǒng)(MEMS)(特別是傳感器裝置)中，廣泛采用通過向單晶硅摻雜雜質從而形成電阻元件(壓電電阻元件)的方式。

作為這種電阻元件的制造方法，例如已知有如專利文獻1所公開的那樣，通過將硼加速至1MeV的能量并打入到n型硅基板中，從而于在基板表面上殘留有n型層的狀態(tài)下，形成p型的電阻層(電阻區(qū)域)的方法。通過利用這種方法而將電阻層埋入所形成的電阻元件，能夠降低外部電場的影響。

然而，由于在專利文獻1所記載的方法中，電阻層被形成至比較深的位置，因此存在有如下問題，即，例如在將電阻元件用于極薄的隔膜的撓曲檢測的情況下，將電阻層以偏向隔膜的一面的狀態(tài)埋入，以便能夠實施效率的檢測是較為困難的。

專利文獻1：日本特開平7-131035號公報

技術實現(xiàn)要素：

本發(fā)明的目的在于，提供一種能夠將極薄的電阻區(qū)域以埋入到極淺的位置的狀態(tài)而形成的電阻元件的制造方法以及壓力傳感器元件的制造方法，此外，提供一種能夠實現(xiàn)小型化以及高精度化的壓力傳感器元件，而且提供具備所涉及的壓力傳感器元件的壓力傳感器、高度計、電子設備以及移動體。

此種目的通過下述的本發(fā)明來達成。

應用例1

本發(fā)明的電阻元件的制造方法的特征在于，包括：準備具有硅層的基板的工序，所述硅層具備n型或者p型的區(qū)域；通過向所述區(qū)域摻雜雜質從而形成電阻區(qū)域的工序；通過快速熱退火、閃光燈退火以及準分子激光退火中的任意一種退火來對所述電阻區(qū)域進行熱處理的工序；通過使硅在所述電阻區(qū)域上外延生長從而形成覆蓋層的工序。

根據(jù)這種電阻元件的制造方法，由于通過快速熱退火、閃光燈退火以及準分子激光退火之中的任意一種退火來對電阻區(qū)域進行熱處理，因此熱預算(熱過程)較低，從而能夠在減少雜質的擴散而將電阻區(qū)域留在較淺的位置的同時，使電阻區(qū)域活化。此外，由于在所獲得的電阻元件中，電阻區(qū)域通過覆蓋層而被覆蓋從而被埋設，因此能夠減少噪聲向電阻區(qū)域的混入。特別是，由于能夠將覆蓋層通過外延生長而形成，因此能夠在將電阻區(qū)域的厚度設置得極薄的同時，將電阻區(qū)域埋設在極淺的位置處。

應用例2

在本發(fā)明的電阻元件的制造方法中，優(yōu)選為，在形成所述覆蓋層的工序中，使用乙硅烷氣體來實施所述外延生長。

由此，能夠在較低的溫度下形成覆蓋層。因此，能夠在形成覆蓋層的工序中減少電阻區(qū)域擴散的情況。

應用例3

在本發(fā)明的電阻元件的制造方法中，優(yōu)選為，在進行所述熱處理的工序中，所述熱處理后的所述電阻區(qū)域的厚度處于0.1μm以上且2.0μm以下的范圍內。

由此，例如，在將電阻元件作為形變檢測元件而設置在通過受壓而撓曲變形的隔膜部中的情況下，即使將隔膜部設置得極薄，也能夠使電阻區(qū)域偏向隔膜部的表面附近，從而能夠使電阻元件的檢測精度較為優(yōu)異。

應用例4

在本發(fā)明的電阻元件的制造方法中，優(yōu)選為，在形成所述覆蓋層的工序中，所述覆蓋層的厚度處于0.05μm以上且0.4μm以下的范圍內。

由此，例如，在將電阻元件作為形變檢測元件而設置在通過受壓而撓曲變形的隔膜部中的情況下，即使將隔膜部設置得極薄，也能夠使電阻區(qū)域偏向隔膜部的表面附近，從而能夠使電阻元件的檢測精度較為優(yōu)異。

應用例5

本發(fā)明的壓力傳感器元件的制造方法的特征在于，包括：使用本發(fā)明的電阻元件的制造方法來形成電阻元件的工序；通過對所述基板的一面?zhèn)冗M行蝕刻從而形成設置有所述電阻元件的隔膜部的工序。

根據(jù)這種壓力傳感器元件的制造方法，在所獲得的壓力傳感器元件中，即使將隔膜部設置得極薄，也能夠使電阻區(qū)域偏向隔膜部的表面附近，從而能夠使電阻元件的檢測精度較為優(yōu)異。此外，由于在所獲得的壓力傳感器元件中，電阻區(qū)域通過覆蓋層而被覆蓋從而被埋設，因此能夠減少噪聲向電阻區(qū)域的混入。由此，能夠實現(xiàn)所獲得的壓力傳感器元件的小型化以及高精度化。

應用例6

本發(fā)明的壓力傳感器元件的特征在于，具有隔膜部，所述隔膜部具備：硅層；電阻元件，其具有在所述硅層內含有載流子的電阻區(qū)域，并產生對應于形變的電信號；所述電阻區(qū)域上的覆蓋層，所述電阻區(qū)域的厚度相對于所述隔膜部的厚度處于5％以上且30％以下的范圍內，所述隔膜部的所述覆蓋層一側的面和所述電阻區(qū)域的載流子濃度的峰值位置之間的距離相對于所述隔膜部的厚度處于2％以上且40％以下的范圍內。

根據(jù)這種壓力傳感器元件，即使將隔膜部設置得極薄，也能夠使電阻元件偏向隔膜部的表面附近，從而能夠使電阻元件的檢測精度較為優(yōu)異。此外，由于電阻區(qū)域通過覆蓋層而被覆蓋從而被埋設，因此能夠減少噪聲向電阻區(qū)域的混入。由此，能夠實現(xiàn)壓力傳感器元件的小型化以及高精度化。

應用例7

在本發(fā)明的壓力傳感器元件中，優(yōu)選為，具備被設置在所述覆蓋層一側的壓力基準室。

由此，能夠實現(xiàn)以壓力基準室的壓力為基準來對壓力進行檢測的壓力傳感器元件。

應用例8

在本發(fā)明的壓力傳感器元件中，優(yōu)選為，所述隔膜部的厚度處于0.5μm以上且15μm以下的范圍內。

由此，能夠實現(xiàn)小型的壓力傳感器元件。

應用例9

在本發(fā)明的壓力傳感器元件中，優(yōu)選為，所述電阻區(qū)域的厚度處于0.1μm以上且2.0μm以下的范圍內。

由此，即使將隔膜部設置得極薄，也能夠使電阻區(qū)域偏向隔膜部的表面附近，從而能夠使電阻元件的檢測精度較為優(yōu)異。

應用例10

在本發(fā)明的壓力傳感器元件中，優(yōu)選為，所述隔膜部的所述覆蓋層一側的面和所述電阻區(qū)域的載流子濃度的峰值位置之間的距離處于0.05μm以上且0.4μm以下的范圍內。

由此，即使將隔膜部設置得極薄，也能夠使電阻區(qū)域偏向隔膜部的表面附近，從而能夠使電阻元件的檢測精度較為優(yōu)異。

應用例11

在本發(fā)明的壓力傳感器元件中，優(yōu)選為，具備基板，所述基板具有所述隔膜部以及電路部。

由此，能夠實現(xiàn)將隔膜部與電路部集成在一個芯片上的壓力傳感器元件。

應用例12

本發(fā)明的壓力傳感器的特征在于，具備本發(fā)明的壓力傳感器元件。

根據(jù)這種壓力傳感器，能夠實現(xiàn)壓力傳感器元件的小型化以及高精度化。

應用例13

本發(fā)明的高度計的特征在于，具備本發(fā)明的壓力傳感器元件。

根據(jù)這種高度計，能夠實現(xiàn)壓力傳感器元件的小型化以及高精度化。

應用例14

本發(fā)明的電子設備的特征在于，具備本發(fā)明的壓力傳感器元件。

根據(jù)這種電子設備，能夠實現(xiàn)壓力傳感器元件的小型化以及高精度化。

應用例15

本發(fā)明的移動體的特征在于，具備本發(fā)明的壓力傳感器元件。

根據(jù)這種移動體，能夠實現(xiàn)壓力傳感器元件的小型化以及高精度化。

附圖說明

圖1為表示本發(fā)明的第一實施方式所涉及的壓力傳感器元件的剖視圖。

圖2為表示圖1所示的壓力傳感器元件所具備的電阻元件的配置的俯視圖。

圖3為表示圖2所示的電阻元件的電阻區(qū)域的載流子濃度分布的一個示例的曲線圖。

圖4為用于對圖1所示的壓力傳感器元件的作用進行說明的圖，(a)為表示加壓狀態(tài)的剖視圖，(b)為表示加壓狀態(tài)的俯視圖。

圖5為表示圖1所示的壓力傳感器元件的制造工序(電阻元件的形成工序)的圖。

圖6為表示圖5所示的退火后的電阻元件的載流子濃度分布的一個示例的曲線圖。

圖7為表示圖1所示的壓力傳感器元件的制造工序(絕緣層、電路部等的形成工序)的圖。

圖8為表示圖1所示的壓力傳感器元件的制造工序(壓力基準室、隔膜部等的形成工序)的圖。

圖9為表示本發(fā)明的第二實施方式所涉及的壓力傳感器元件的剖視圖。

圖10為本發(fā)明的壓力傳感器的一個示例的剖視圖。

圖11為表示本發(fā)明的高度計的一個示例的立體圖。

圖12為表示本發(fā)明的電子設備的一個示例的主視圖。

圖13為表示本發(fā)明的移動體的一個示例的立體圖。

具體實施方式

以下，根據(jù)附圖中所示的各實施方式來對本發(fā)明的壓力傳感器元件、壓力傳感器、高度計、電子設備以及移動體詳細地進行說明。

1.壓力傳感器元件

第一實施方式

圖1為表示本發(fā)明的第一實施方式所涉及的壓力傳感器元件的剖視圖，圖2為表示圖1所示的壓力傳感器元件所具備的電阻元件的配置的俯視圖。圖3為表示圖2所示的電阻元件的電阻區(qū)域的載流子濃度分布的一個示例的曲線圖。圖4為用于對圖1所示的壓力傳感器元件的作用進行說明的圖，圖4(a)為表示加壓狀態(tài)的剖視圖，圖4(b)為表示加壓狀態(tài)的俯視圖。另外，在以下，為了便于進行說明，將圖1中的上側稱為“上”，下側稱為“下”。

圖1所示的壓力傳感器元件1具備：具有隔膜部20的基板2；被設置在隔膜部20中的多個壓電電阻元件5(電阻元件)；與基板2一起形成了空洞部S(壓力基準室)的層壓結構體6；半導體電路9(電路部)。

以下，依次對構成壓力傳感器元件1的各部分進行說明。

基板

基板2具有：半導體基板21；被設置在半導體基板21的一面上的絕緣膜22；被設置在絕緣膜22的與半導體基板21相反的一側的面上的絕緣膜23。

半導體基板21為，依次層壓有由單晶硅構成的硅層211(處理層(handle layer))、由硅氧化膜構成的氧化硅層212(盒層(BOX layer))、由單晶硅構成的硅層213(裝置層(device layer))的SOI(Silicon On Insulator：絕緣體上硅)基板。另外，半導體基板21并不限定于SOI基板，例如，也可以為單晶硅基板等其他的半導體基板。

絕緣膜22例如為硅氧化膜，具有絕緣性。此外，絕緣膜23例如為硅氮化膜，具有絕緣性，并且還具有相對于含有氟酸的蝕刻液的耐性。在此，由于絕緣膜22(硅氧化膜)介于半導體基板21(硅層213)與絕緣膜23(硅氮化膜)之間，從而能夠通過絕緣膜22來緩和絕緣膜23的成膜時所產生的應力傳遞至半導體基板21的情況。此外，絕緣膜22能夠作為半導體電路9的元件間分離膜來使用。另外，絕緣膜22、23并不限定于前文所述的構成材料，此外，也可以根據(jù)需要而省略絕緣膜22、23中的任意一方。

在這種基板2上，設置有與周圍的部分相比為薄壁，并通過受壓而撓曲變形的隔膜部20。隔膜部20通過在半導體基板21的下表面設置有底的凹部24而形成。該隔膜部20的下表面成為受壓面25。在本實施方式中，如圖2所示，隔膜部20為正方形(矩形)的俯視形狀。

在本實施方式的基板2中，凹部24貫穿硅層211，隔膜部20通過氧化硅層212、硅層213、絕緣膜22以及絕緣膜23這四層而被構成。在此，如后文所述，氧化硅層212能夠在壓力傳感器元件1的制造工序中在通過蝕刻而形成凹部24時，作為蝕刻停止層而被利用，從而能夠減少隔膜部20的厚度在每個制品中的偏差。

另外，凹部24也可以不貫穿硅層211，從而隔膜部20通過硅層211的薄壁部、氧化硅層212、硅層213、絕緣膜22以及絕緣膜23這五層而構成。

壓電電阻元件(電阻元件)

如圖1所示，多個壓電電阻元件5分別被形成在隔膜部20的空洞部S側。在此，壓電電阻元件5被形成在半導體基板21的硅層213中。

如圖2所示，多個壓電電阻元件5通過被配置于隔膜部20的外周部的多個壓電電阻元件5a、5b、5c、5d而構成。

對應于在從基板2的厚度方向俯視觀察時(以下，僅稱為“俯視觀察”)時呈四邊形的隔膜部20的四個邊，而分別配置有壓電電阻元件5a、壓電電阻元件5b、壓電電阻元件5c、壓電電阻元件5d。

壓電電阻元件5a具有沿著與隔膜部20的對應的邊垂直的方向而延伸的電阻區(qū)域51a。在該電阻區(qū)域51a的兩端部上電連接有一對配線214a。同樣地，壓電電阻元件5b具有沿著與隔膜部20的對應的邊垂直的方向而延伸的電阻區(qū)域51b。在該電阻區(qū)域51b的兩端部上電連接有一對配線214b。

另一方面，壓電電阻元件5c具有沿著與隔膜部20的對應的邊平行的方向而延伸的電阻區(qū)域51c。在該電阻區(qū)域51c的兩端部上電連接有一對配線214c。同樣地，壓電電阻元件5d具有沿著與隔膜部20的對應的邊平行的方向而延伸的電阻區(qū)域51d。在該電阻區(qū)域51d的兩端部上電連接有一對配線214d。

雖然未圖示，但配線214a、214b、214c、214d分別具有在半導體基板21的上表面露出的部分，并且配線214a、214b、214c、214d經(jīng)由所涉及的部分而與半導體電路9電連接。

另外，在以下，也將電阻區(qū)域51a、51b、51c、51d統(tǒng)稱為“電阻區(qū)域51”，將配線214a、214b、214c、214d統(tǒng)稱為“配線214”。

這種壓電電阻元件5的電阻區(qū)域51以及配線214分別通過將例如磷(n型)、硼(p型)等的雜質作為載流子而向硅(單晶硅)摻雜(擴散或者注入)而被構成。在此，配線214中的雜質的摻雜濃度與電阻區(qū)域51中的雜質的摻雜濃度相比較高。另外，配線214的至少一部分也可以由金屬構成。

這種含有載流子的電阻區(qū)域51以及配線214被埋設在隔膜部20的硅層213中。即，電阻區(qū)域51以及配線214的上表面通過覆蓋層213a而被覆蓋，該覆蓋層213a由與電阻區(qū)域51以及配線214不同的導電型的單晶硅構成。

在此，電阻區(qū)域51以及配線214的導電型為，與硅層213的除電阻區(qū)域51以及配線214之外的部分不同的導電型。即，在電阻區(qū)域51以及配線214為p型的情況下，硅層213的除電阻區(qū)域51以及配線214之外的部分為n型，覆蓋層213a也為n型，而在電阻區(qū)域51以及配線214為n型的情況下，硅層213的除電阻區(qū)域51以及配線214之外的部分為p型，覆蓋層213a也為p型。如此，在電阻區(qū)域51以及配線214與硅層213的除電阻區(qū)域51以及配線214之外的部分之間形成有pn結。由此，能夠減少來自電阻區(qū)域51以及配線214的漏電流。

雖然電阻區(qū)域51以及配線214的導電型為p型、n型中的任意一型均可，但優(yōu)選為p型。由此，能夠使壓電電阻元件5的檢測靈敏度較為優(yōu)異。另外，在以下，對電阻區(qū)域51以及配線214為p型的情況進行說明。

此外，如圖3所示，電阻區(qū)域51的厚度t₂為p型區(qū)域的厚度，其相對于隔膜部20的厚度t₁處于5％以上且30％以下的范圍內，隔膜部20的覆蓋層213a一側的面和電阻區(qū)域51的載流子濃度的峰值位置之間的距離L相對于隔膜部20的厚度t₁處于2％以上且40％以下的范圍內。由此，能夠在將隔膜部20設置得極薄的同時，使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。此外，由于電阻區(qū)域51被埋設，因此能夠減少噪聲向電阻區(qū)域51的混入。由此，能夠實現(xiàn)壓力傳感器元件1的小型化以及高精度化。

在此，隔膜部20的厚度t₁優(yōu)選為處于0.5μm以上且15μm以下的范圍內，更優(yōu)選為處于0.5μm以上且5μm以下的范圍內，進一步優(yōu)選為處于0.5μm以上且4μm以下的范圍內。由此，即使將寬度設為較小也能夠使隔膜部20通過受壓而撓曲變形，其結果為，能夠實現(xiàn)小型的壓力傳感器元件1。

此外，隔膜部20的寬度w優(yōu)選為處于50μm以上且500μm以下的范圍內，更加優(yōu)選為處于50μm以上且200μm以下的范圍內，進一步優(yōu)選為處于80μm以上且200μm以下的范圍內。由此，能夠實現(xiàn)小型的壓力傳感元件1。

此外，電阻區(qū)域51的厚度t₂優(yōu)選為處于0.1μm以上且2.0μm以下的范圍內，更加優(yōu)選為處于0.1μm以上且1.0μm以下的范圍內，進一步優(yōu)選為處于0.1μm以上且0.5μm以下的范圍內。由此，能夠在將隔膜部20設置得極薄的同時，使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的精度較為優(yōu)異。

此外，隔膜部20的覆蓋層213a一側的面和電阻區(qū)域51的載流子濃度的峰值位置之間的距離L優(yōu)選為處于0.05μm以上且0.4μm以下的范圍內，更加優(yōu)選為處于0.1μm以上且0.4μm以下的范圍內，進一步優(yōu)選為處于0.1μm以上且0.3μm以下的范圍內。由此，即使將隔膜部20設置得極薄，也能夠使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。

此外，覆蓋層213a的厚度優(yōu)選為處于0.05μm以上且0.4μm以下的范圍內，更加優(yōu)選為處于0.05μm以上且0.20μm以下的范圍內，進一步優(yōu)選為處于0.05μm以上且0.10μm以下的范圍內。由此，即使將隔膜部20設置得極薄，也能夠使電阻區(qū)域51偏向隔膜部20的表面附近，并且能夠減少噪聲向電阻區(qū)域51的混入。

以上所說明的壓電電阻元件5經(jīng)由配線214等而構成了橋接電路(惠斯通橋接電路)。在該橋接電路上連接有供給驅動電壓的驅動電路(未圖示)。而且，該橋接電路輸出與壓電電阻元件5的電阻值對應的信號(電壓)。如此，壓電電阻元件5通過形變而產生電信號。

在此，多個壓電電阻元件5例如被構成為，自然狀態(tài)下的電阻值彼此相等。

層壓結構體

層壓結構體6被形成為，在其與前文所述的基板2之間劃分形成空洞部S。在此，層壓結構體6被配置在隔膜部20的壓電電阻元件5側，并且與隔膜部20(或者基板2)一起劃分形成(構成)空洞部S(內部空間)。

該層壓結構體6具有：以在俯視觀察時包圍壓電電阻元件5的方式而被形成在基板2上的層間絕緣膜61；被形成在層間絕緣膜61上的配線層62；被形成在配線層62以及層間絕緣膜61上的層間絕緣膜63；被形成在層間絕緣膜63上，并具有具備多個細孔642(開孔)的覆蓋層641的配線層64；被形成在配線層64以及層間絕緣膜63上的表面保護膜65；被設置在覆蓋層641上的密封層66。

層間絕緣膜61、63分別由例如硅氧化膜構成。此外，配線層62、64以及密封層66分別由鋁等金屬構成。此外，密封層66對覆蓋層641所具有的細孔642進行密封。此外，表面保護膜65例如為硅氮化膜。

此外，在半導體基板21上及其上方制造有半導體電路9。該半導體電路9具有：MOS晶體管67等有源元件；其他根據(jù)需要而形成的電容器、電感器、電阻、二極管、配線(包括與壓電電阻元件5連接的配線214、配線層62、64的一部分)等電路元件。在此，MOS晶體管67具有：通過向半導體基板21的上表面摻雜磷、硼等雜質而形成的源極以及漏極(未圖示)；在形成于該源極與漏極之間的溝道區(qū)域上所形成的柵絕緣膜(未圖示)；在該柵絕緣膜上所形成的柵電極671。

這種層壓結構體6以及半導體電路9能夠使用CMOS工藝之類的半導體制造工藝而形成。

如此，由于基板2具有隔膜部20以及半導體電路9，從而能夠實現(xiàn)將隔膜部20與半導體電路9集成在一個芯片上的壓力傳感器元件1。

通過基板2與層壓結構體6而被劃分形成的空洞部S為密閉的空間。該空洞部S被設置在隔膜部20的與受壓面25相反的一側，并作為壓力基準室而發(fā)揮功能，該壓力基準室成為壓力傳感器元件1進行檢測的壓力的基準值。在本實施方式中，空洞部S成為真空狀態(tài)(300Pa以下)。通過將空洞部S設為真空狀態(tài)，能夠將壓力傳感器元件1作為以真空狀態(tài)為基準而對壓力進行檢測的“絕對壓力傳感器”來使用，從而提高了其便利性。

不過，空洞部S也可以不為真空狀態(tài)，而是為大氣壓，也可以為與大氣壓相比氣壓較低的減壓狀態(tài)，還可以為與大氣壓相比氣壓較高的加壓狀態(tài)。此外，也可以在空洞部S中封入氮氣、稀有氣體等惰性氣體。

以上，對壓力傳感器元件1的結構簡單地進行了說明。在這種結構的壓力傳感器元件1中，如圖4(a)所示，隔膜部20根據(jù)隔膜部20的受壓面25所承受的壓力P而發(fā)生變形，由此，如圖4(b)所示，壓電電阻元件5a、5b、5c、5d發(fā)生變形，從而壓電電阻元件5a、5b、5c、5d的電阻值發(fā)生變化。伴隨于此，壓電電阻元件5a、5b、5c、5d所構成的橋接電路的輸出發(fā)生變化，根據(jù)該輸出，能夠求出受壓面25所承受的壓力的大小。

如果更加具體地進行說明則為，在產生前文所述那樣的隔膜部20的變形之前的自然狀態(tài)下，例如在壓電電阻元件5a、5b、5c、5d的電阻值彼此相等的情況下，壓電電阻元件5a、5b的電阻值的乘積與壓電電阻元件5c、5d的電阻值的乘積相等，從而橋接電路的輸出(電位差)成為零。

另一方面，當產生如前文所述那樣的隔膜部20的變形時，如圖4(b)所示，在壓電電阻元件5a、5b的電阻區(qū)域51a、51b會產生沿著其長度方向的壓縮變形以及沿著寬度方向的拉伸變形，并且在壓電電阻元件5c、5d的電阻區(qū)域51c、51d會產生沿著其長度方向的拉伸變形以及沿著其寬度方向的壓縮變形。因此，在產生了如前文所述的那樣的隔膜部20的變形時，壓電電阻元件5a、5b的電阻值與壓電電阻元件5c、5d的電阻值之中的一方的電阻值會增加，而另一方的電阻值會減少。

通過這樣的壓電電阻元件5a、5b、5c、5d的形變，將產生壓電電阻元件5a、5b的電阻值的乘積與壓電電阻元件5c、5d的電阻值的乘積之差，與該差相對應的輸出(電位差)將從橋接電路輸出。根據(jù)該來自橋接電路的輸出，能夠求出受壓面25所承受的壓力的大小(絕對壓力)。

在此，由于在產生了如前文所述的那樣的隔膜部20的變形時，壓電電阻元件5a、5b的電阻值與壓電電阻元件5c、5d的電阻值之中的一方的電阻值會增加，而另一方的電阻值會減小，因此能夠增大壓電電阻元件5a、5b的電阻值的乘積與壓電電阻元件5c、5d的電阻值的乘積之差的變化，伴隨于此，能夠增大來自橋接電路的輸出。其結果為，能夠提高壓力的檢測靈敏度。

通過以如上所說明的方式而被構成的壓力傳感器元件1，能夠在將隔膜部20設置得極薄的同時，使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。此外，由于電阻區(qū)域51通過覆蓋層213a而被覆蓋從而被埋設，因此能夠減少噪聲向電阻區(qū)域51的混入。由此，能夠實現(xiàn)壓力傳感器元件1的小型化以及高精度化。

此外，以如上所說明的方式而被構成的壓力傳感器元件1能夠使用以下所說明的制造方法來制造。

壓力傳感器元件的制造方法

接下來，以前文所述的壓力傳感器元件1的制造方法為一個示例來對本發(fā)明的壓力傳感器元件的制造方法進行說明。

圖5為表示圖1所示的壓力傳感器元件的制造工序(電阻元件的形成工序)的圖，圖6為表示圖5所示的退火后的電阻元件的載流子濃度分布的一個示例的曲線圖。圖7為表示圖1所示的壓力傳感器元件的制造工序(絕緣層、電路部等的形成工序)的圖。圖8為表示圖1所示的壓力傳感器元件的制造工序(壓力基準室、隔膜部等的形成工序)的圖。

壓力傳感器元件1的制造方法包括：[1]形成壓電電阻元件5的工序；[2]形成絕緣膜22、23的工序；[3]形成層壓結構體6以及半導體電路9的工序；[4]形成隔膜部20的工序。

以下，依次對各工序進行說明。

[1]形成壓電電阻元件的工序(電阻元件的制造方法)

1-1準備基板的工序

首先，如圖5(a)所示，準備半導體基板21，該半導體基板21為，依次層壓有由單晶硅構成的硅層211(處理層(handle layer))、由硅氧化膜構成的氧化硅層212(盒層(BOX layer))、由單晶硅構成的硅層213(裝置層(device layer))的SOI基板。

在本實施方式中，硅層213具有n型的導電型。

1-2形成電阻區(qū)域的工序

然后，通過向半導體基板21的硅層213(n型的區(qū)域)摻雜(離子注入)硼(p型)等雜質，從而如圖5(b)所示那樣，形成多個電阻區(qū)域51以及配線214。

例如，在以+80keV對硼實施離子注入的情況下，將對于壓電電阻元件5的離子注入濃度設為1×10¹⁴atoms/cm²左右。此外，將對于配線214的離子注入濃度設為與壓電電阻元件5相比較高。例如，在以10keV對硼實施離子注入的情況下，將對于配線214的離子注入濃度設為5×10¹⁵atoms/cm²左右。

1-3熱處理工序

接下來，如圖5(c)所示，通過退火來對電阻區(qū)域51以及配線214進行熱處理。由此，能夠使電阻區(qū)域51以及配線214活化，并使電阻區(qū)域51以及配線214的電特性較為優(yōu)異。

特別是，在本工序1-3中所使用的退火為快速熱退火(Rapid Thermal Anneal：RTA)，閃光燈退火(Flash Lamp Anneal：FLA)以及準分子激光退火(Excimer Laser Anneal：ELA)中的任意一種退火(短時間退火)。這些退火均為熱預算(熱過程)較低的退火。因此，通過使用其中任意一種退火，從而能夠減少雜質的擴散。因此，能夠減少熱處理后的電阻區(qū)域51的厚度變厚的情況或者電阻區(qū)域51的載流子濃度的峰值位置向較深的位置移動的情況。由此，例如能夠如圖6所示那樣，在將電阻區(qū)域51留在較淺的位置的同時，使電阻區(qū)域51活化。

與此相對，例如在使用通過爐子而實施的爐內退火來實施熱處理的情況下，由于熱預算(熱過程)較高，因此摻雜物容易擴散。因此，熱處理后的電阻區(qū)域51的厚度的增加、電阻區(qū)域51的載流子濃度的峰值位置向較深的位置的移動較大。因此，即使在前文所述的工序1-2中已將電阻區(qū)域51形成在較薄且較淺的位置處，也難以形成處于較薄且較淺的位置處的電阻區(qū)域51。由于在隔膜部20的厚度較厚的情況下，即使電阻區(qū)域51比較厚或處于較深的位置處，也能夠使電阻區(qū)域51偏向隔膜部20的表面?zhèn)?，因此不會成為問題，但在隔膜部20的厚度極薄的情況下，則無法使電阻區(qū)域51偏向隔膜部20的表面?zhèn)龋瑥亩y以通過壓電電阻元件5實施效率的檢測。

此外，在本工序1-3的熱處理中，將電阻區(qū)域51以及配線214加熱至1000℃左右。

此外，在本工序1-3中，熱處理后的電阻區(qū)域51的厚度t₂優(yōu)選為處于0.1μm以上且2.0μm以下的范圍內，更加優(yōu)選為處于0.1μm以上且1.0μm以下的范圍內，進一步優(yōu)選為處于0.1μm以上且0.5μm以下的范圍內。由此，即使將隔膜部20設置得極薄(例如4μm以下)，也能夠使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。

此外，在本工序1-3中，熱處理后的電阻區(qū)域51的載流子濃度的峰值位置與硅層213的表面之間的距離L₁優(yōu)選為處于0.05μm以上且1.0μm以下的范圍內，更加優(yōu)選為處于0.05μm以上且0.5μm以下的范圍內，進一步優(yōu)選為處于0.05μm以上且0.25μm以下的范圍內。由此，即使將隔膜部20設置得極薄(例如4μm以下)，也能夠使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。

1-4形成覆蓋層的工序

接下來，如圖5(d)所示，在電阻區(qū)域51以及配線214上形成覆蓋層213a。

覆蓋層213a的形成通過使硅進行外延生長而被實施。由此，能夠使電阻區(qū)域51以及配線214通過覆蓋層213a而被覆蓋從而被埋設。因此，能夠減少噪聲向電阻區(qū)域51以及配線214的混入。特別是，由于通過外延生長而形成覆蓋層213a，因此與專利文獻1中所記載的方法不同，能夠在將電阻區(qū)域51的厚度設置得極薄的同時，將電阻區(qū)域51埋設在極淺的位置處。

此外，作為在本工序1-4中實施的外延生長所使用的原料氣體，雖然未被特別限定，但可列舉出例如乙硅烷(Si₂H₆)氣體、二氯硅烷(SiH₂Cl₂)氣體等，優(yōu)選為使用乙硅烷氣體。通過使用乙硅烷氣體來實施外延生長，從而能夠在較低的溫度(450℃左右)下形成覆蓋層213a。因此，能夠在形成覆蓋層213a的工序1-4中，減少電阻區(qū)域51擴散的情況。

此外，在實施外延生長時，通過將例如磷等成為摻雜物的氣體適當?shù)鼗旌系皆蠚怏w中，從而能夠形成所需的導電型(n型)或導電率的覆蓋層213a。另外，在形成p型的覆蓋層213a的情況下，例如只需將硼等的氣體混合到原料氣體中即可。

此外，在本工序1-4中，覆蓋層213a的厚度優(yōu)選為處于0.05μm以上且0.4μm以下的范圍內，更加優(yōu)選為處于0.05μm以上且0.3μm以下的范圍內，進一步優(yōu)選為處于0.1μm以上且0.2μm以下的范圍內。由此，即使將隔膜部20設置得極薄，也能夠使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。

根據(jù)以上那樣的壓電電阻元件5的制造方法，由于通過快速熱退火、閃光燈退火以及準分子激光退火中的任意一種退火來對電阻區(qū)域51進行熱處理，因此熱預算(熱過程)較低，從而能夠在減少雜質的擴散而將電阻區(qū)域51留在較淺的位置的同時，使電阻區(qū)域51活化。此外，由于在所得到的壓電電阻元件5中，電阻區(qū)域51通過覆蓋層213a而被覆蓋從而被埋設，因此能夠減少噪聲向電阻區(qū)域51的混入。特別是，由于通過外延生長而形成覆蓋層213a，因此能夠在將電阻區(qū)域51的厚度設置得極薄的同時，將電阻區(qū)域51埋設在極淺的位置處。

[2]形成絕緣膜22、23的工序

接下來，如圖7(a)所示，在硅層213上依次形成絕緣膜22以及絕緣膜23。

絕緣膜22、23的形成能夠分別通過例如濺射法、CVD(Chemical Vapor Deposition：化學氣相沉積)法等來實施。

[3]形成層壓結構體6以及半導體電路9的工序

3-1MOS晶體管67的形成

接下來，如圖7(b)所示，在硅層213上形成MOS晶體管67。

在此，MOS晶體管67的形成能夠使用公知的半導體制造工藝來實施。

3-2層間絕緣膜與配線層形成工序

接下來，如圖7(c)所示，以對絕緣膜23以及MOS晶體管67等進行覆蓋的方式而依次形成犧牲層41、配線層62、犧牲層42、配線層64以及表面保護膜65。

該犧牲層41、42各自的一部分通過后文敘述的空洞部形成工序而被去除，殘留部分成為層間絕緣膜61、63。犧牲層41、42的形成分別通過如下方式而實施，即，利用濺射法、CVD法等形成硅氧化膜，并利用蝕刻而對該硅氧化膜進行圖案形成。

此外，犧牲層41、42各自的厚度不被特別地限定，例如設為1500nm以上且5000nm以下的程度。

此外，配線層62、64的形成分別通過如下方式而實施，即，在利用濺射法、CVD法等而形成了例如由鋁等構成的層之后，對該層進行圖案形成。

在此，配線層62、64各自的厚度不被特別地限定，例如設為300nm以上且900nm以下的程度。

由這種犧牲層41、42以及配線層62、64構成的層壓結構使用通常的CMOS工藝而形成，其層壓數(shù)根據(jù)需要而被適當?shù)卦O定。即，有時也會根據(jù)需要而層壓更多的犧牲層或配線層。

此外，表面保護膜65的形成例如能夠通過濺射法、CVD法等來實施。由此，在實施后文敘述的工序3-3中的蝕刻時，能夠對犧牲層41、42的成為層間絕緣膜61、63的部分進行保護。作為表面保護膜65的構成材料，可列舉出例如硅氧化膜、硅氮化膜、聚酰亞胺膜、環(huán)氧樹脂膜等具有用于從水分、灰塵、損傷等中保護元件的耐性的材料，特別優(yōu)選為硅氮化膜。雖然未進行圖示，但在形成具有前文所述的硅氧化膜以及硅氮化膜的表面保護膜65時，通過如下方式而形成，即，在以相同的方式而依次形成了硅氧化膜以及硅氮化膜之后，對這些層進行圖案形成。表面保護膜65的厚度不被特別限定，例如設為500nm以上且2000nm以下的程度。

3-3空洞部形成工序

接下來，通過去除犧牲層41、42的一部分，從而如圖8(a)所示那樣，在絕緣膜23與覆蓋層641之間形成空洞部S(空腔)。由此，形成了層間絕緣膜61、63。

空洞部S的形成通過如下的方式而實施，即，利用穿過被形成于覆蓋層641上的多個細孔642的蝕刻而將犧牲層41、42的一部分去除。在此，在作為所涉及的蝕刻而使用了濕蝕刻的情況下，從多個細孔642供給氟酸、緩沖氟酸等蝕刻液，而在使用了干蝕刻的情況下，從多個細孔642供給氫氟酸氣體等蝕刻氣體。在實施這種蝕刻時，絕緣膜23作為蝕刻停止層而發(fā)揮功能。此外，由于絕緣膜23具有相對于蝕刻液的耐性，因此還具有從蝕刻液中保護相對于絕緣膜23而靠下側的結構部(例如絕緣膜22、壓電電阻元件5、配線214等)的功能。

3-4密封工序

接下來，如圖8(b)所示，在覆蓋層641上，通過濺射法、CVD法等而形成由硅氧化膜、硅氮化膜、Al、Cu、W、Ti、TiN等的金屬膜等構成的密封層66，從而對各細孔642進行密封。由此，空洞部S通過密封層66而被密封，從而獲得了層壓結構體6。

在此，密封層66的厚度不被特別限定，例如設為1000nm以上且5000nm以下的程度。

[4]形成隔膜部20的工序

接下來，在根據(jù)需要而對硅層211的下表面進行了磨削之后，通過蝕刻而去除(加工)硅層211的下表面(一面?zhèn)?的一部分，從而如圖8(c)所示那樣，形成凹部24。由此形成了隔膜部20。

在此，在對硅層211的下表面的一部分進行去除時，氧化硅層212作為蝕刻停止層而發(fā)揮功能。由此，能夠較高精度地規(guī)定隔膜部20的厚度。

另外，作為對硅層211的下表面的一部分進行去除的方法，既可以為干蝕刻，也可以為濕蝕刻等。

通過以上那樣的工序，能夠制造出壓力傳感器元件1。

根據(jù)以上所說明的壓力傳感器元件1的制造方法，在所獲得的壓力傳感器元件1中，即使將隔膜部20設置得極薄，也能夠使電阻區(qū)域51偏向隔膜部20的表面附近，從而能夠使壓電電阻元件5的檢測精度較為優(yōu)異。此外，由于在所獲得的壓力傳感器元件1中，電阻區(qū)域51通過覆蓋層213a而被覆蓋從而被埋設，因此能夠減少噪聲向電阻區(qū)域51的混入。由此，能夠實現(xiàn)所獲得的壓力傳感器元件1的小型化以及高精度化。

第二實施方式

圖9為表示本發(fā)明的第二實施方式所涉及的壓力傳感器元件的剖視圖。

本實施方式的壓力傳感器元件除了壓力基準室的結構(配置)有所不同之外，均與前文所述的第一實施方式相同。

另外，在以下的說明中，關于第二實施方式，以與前文所述的實施方式的不同點為中心來進行說明，關于相同的事項則省略其說明。此外，在圖9中，對于與前文所述的實施方式相同的結構標注相同的符號。

在圖9所示的壓力傳感器元件1A中，代替第一實施方式的層壓結構體6而具備與基板2一起形成了空洞部S1(壓力基準室)的基板3。在此，基板3將基板2的開口堵塞并被接合在基板2的下表面(硅層211的表面)上。以此方式，通過利用基板3來對凹部24進行氣密性的密封而形成作為壓力基準室的空洞部S1。此外，作為基板3，只要能夠形成作為壓力基準室而發(fā)揮功能的空洞部S1，則其不會被特別限定，例如能夠使用硅基板、玻璃基板、陶瓷基板等。此外，基板3以其隔著空洞部S1而與隔膜部20對置的部分不會由于差壓而變形的方式，相對于隔膜部20而成為足夠厚。

在此，由于在本實施方式中，如前文所述，在基板2的硅層211側設置有作為壓力基準室而發(fā)揮功能的空洞部S1，因此隔膜部20的與空洞部S1相反的一側的面成為受壓面25A。

另外，在圖9中，雖然省略了電路部的圖示，但也可以設置與前文所述的第一實施方式的半導體電路9相同的電路部，也可以在壓力傳感器元件1A的外部設置電路部。

通過以上所說明的第二實施方式，也與第一實施方式同樣地能夠在將隔膜部20設置得極薄的同時，使電阻區(qū)域51偏向隔膜部20的表面附近，并能夠使壓電電阻元件5的檢測精度較為優(yōu)異。此外，由于電阻區(qū)域51通過覆蓋層213a而被覆蓋從而被埋設，因此能夠減少噪音向電阻區(qū)域51的混入。由此，能夠實現(xiàn)壓力傳感器元件1A的小型化以及高精度化。

2.壓力傳感器

接下來，對具備本發(fā)明的壓力傳感器元件的壓力傳感器(本發(fā)明的壓力傳感器)進行說明。圖10為表示本發(fā)明的壓力傳感器的一個示例的剖視圖。

如圖10所示，本發(fā)明的壓力傳感器100具備：壓力傳感器元件1；對壓力傳感元件1進行收納的框體101；將從壓力傳感器元件1所獲得的信號運算為壓力數(shù)據(jù)的運算部102。壓力傳感器元件1經(jīng)由配線103而與運算部102電連接。

壓力傳感器元件1通過未圖示的固定單元而被固定在框體101的內側。此外，在框體101中，具有用于使壓力傳感器元件1的隔膜部20與例如大氣(框體101的外側)連通的貫穿孔104。

根據(jù)這種壓力傳感器100，隔膜部20經(jīng)由貫穿孔104而承受壓力。將由于該受壓而從壓力傳感器元件1輸出的信號經(jīng)由配線103而向運算部102發(fā)送，并對壓力數(shù)據(jù)進行運算。該被運算出的壓力數(shù)據(jù)能夠經(jīng)由未圖示的顯示部(例如，個人計算機的顯示器等)而被顯示。

3.高度計

接下來，對具備本發(fā)明的壓力傳感器元件的高度計(本發(fā)明的高度計)的一個示例進行說明。圖11為表示本發(fā)明的高度計的一個示例的立體圖。

高度計200能夠像手表那樣佩戴在手腕上。此外，在高度計200的內部搭載有壓力傳感器元件1(壓力傳感器100)，在顯示部201上能夠顯示所在地的海拔高度或所在地的氣壓等。

另外，在該顯示部201上能夠顯示當前時刻、使用者的心搏數(shù)、天氣等各種信息。

4.電子設備

接下來，對應用了具備本發(fā)明的壓力傳感器元件的電子設備的導航系統(tǒng)進行說明。圖12為表示本發(fā)明的電子設備的一個示例的主視圖。

在導航系統(tǒng)300中具備：未圖示的地圖信息；從GPS(全球定位系統(tǒng)：Global Positioning System)取得位置信息的位置信息取得單元；基于陀螺傳感器、加速度傳感器與車速數(shù)據(jù)的自主導航單元；壓力傳感器元件1；對預定的位置信息或行進道路信息進行顯示的顯示部301。

根據(jù)該導航系統(tǒng)，不僅能夠取得位置信息，還能夠取得高度信息。例如，當行駛于與一般道路在位置信息上表示大致相同的位置的高架道路時，如果不具備高度信息，則無法通過導航系統(tǒng)而判斷出是行駛在一般道路上還是行駛在高架道路上，從而將一般道路的信息作為優(yōu)先信息而提供給使用者。因此，在本實施方式所涉及的導航系統(tǒng)300中，能夠通過壓力傳感器元件1而取得高度信息，從而能夠對由于從一般道路進入高架道路而產生的高度變化進行檢測，并將高架道路的行駛狀態(tài)下的導航信息提供給使用者。

另外，顯示部301成為例如液晶面板顯示器、有機EL(Organic Electro-Luminescence：有機電致發(fā)光)顯示器等能夠實現(xiàn)小型且薄型化的結構。

另外，具備本發(fā)明的壓力傳感器元件的電子設備并不限定于上述的設備，例如能夠應用于個人計算機、移動電話、醫(yī)療設備(例如電子體溫計、血壓計、血糖計、心電圖計測裝置、超聲波診斷裝置、電子內窺鏡)、各種測量設備、計量儀器類(例如車輛、飛機、船舶的計量儀器類)、飛行模擬器等中。

5.移動體

接下來，對應用了本發(fā)明的壓力傳感器元件的移動體(本發(fā)明的移動體)進行說明。圖13為表示本發(fā)明的移動體的一個示例的立體圖。

如圖13所示，移動體400具有車身401和四個車輪402，并被構成為通過被設置于車身401中的未圖示的動力源(發(fā)動機)而使車輪402進行旋轉。在這種移動體400中內置有導航系統(tǒng)300(壓力傳感器元件1)。

以上，雖然根據(jù)圖示的各實施方式而對本發(fā)明的壓力傳感器元件、壓力傳感器、高度計、電子設備以及移動體進行了說明，但本發(fā)明并不限定于此，各部分的結構能夠置換為具有相同的功能的任意的結構。此外，也可以附加其他任意的結構物。

此外，對于設置在一個隔膜部中的壓電電阻元件(功能元件)的數(shù)目，雖然在前文所述的實施方式中以四個的情況為例而進行了說明，但并不限定于此，例如，也可以為一個以上且三個以下，或者為五個以上。此外，壓電電阻元件的配置與形狀等也不限定于前文所述的實施方式，例如也可以在前文所述的實施方式中，將壓電電阻元件配置在隔膜部的中央部處。

符號說明

1：壓力傳感器元件；1A：壓力傳感器元件；2：基板；3：基板；5：壓電電阻元件；5a：壓電電阻元件；5b：壓電電阻元件；5c：壓電電阻元件；5d：壓電電阻元件；6：層壓結構體；9：半導體電路；20：隔膜部；21：半導體基板；22：絕緣膜；23：絕緣膜；24：凹部；25：受壓面；25A：受壓面；41：犧牲層；42：犧牲層；51：電阻區(qū)域；51a：電阻區(qū)域；51b：電阻區(qū)域；51c：電阻區(qū)域；51d：電阻區(qū)域；61：層間絕緣膜；62：配線層；63：層間絕緣膜；64：配線層；65：表面保護膜；66：密封層；67：MOS晶體管；100：壓力傳感器；101：框體；102：運算部；103：配線；104：貫穿孔；200：高度計；201：顯示部；211：硅層；212：氧化硅層；213：硅層；213a：覆蓋層；214：配線；214a：配線；214b：配線；214c：配線；214d：配線；300：導航系統(tǒng)；301：顯示部；400：移動體；401：車身；402：車輪；641：覆蓋層；642：細孔；671：柵電極；L：距離；L₁：距離；P：壓力；t₁：厚度；t₂：厚度；S：空洞部；S1：空洞部；w：寬度。