專利名稱：一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路的制作方法
技術領域：
本發(fā)明涉及傳感器技術領域，而更詳細地涉及一種采用斬波穩(wěn)定技術的電容連續(xù) 時間讀出電路，是高精度的適用于電容式微機電傳感器的讀出電路。
背景技術：
隨著微機電系統(tǒng)(MEMS)技術的不斷進步，電容式微機電傳感器應運而生，它具有 體積小、功耗低、響應快和易于集成等優(yōu)點，國際學術界和工業(yè)界對它的關注和研究日益升 溫。采用這種技術研發(fā)的壓力傳感器、加速度計和角速度計等產品在民用和軍用各領域均 得到廣泛應用。這種傳感器通?？傻刃橐粚Σ罘挚勺冸娙?，其電容的變化量直接反映了外界待 測的物理量的大小。但電容式微機電傳感器輸出的信號非常微弱，一般僅在10_18-10_12法拉 量級，這對讀出電路的設計提出了非?？量痰囊蟆Ｗx出電路的噪聲水平決定了其所能檢 測的最小信號幅度，低噪聲的讀出電路設計成了實現(xiàn)高精度的關鍵。目前國際上電容讀出電路的設計主要可分為連續(xù)時間電壓式、連續(xù)時間電流式 和開關電容式三種。其中開關電容式因其電路結構較為簡單，實現(xiàn)較為容易，從而被廣泛 采用，但其缺點在于電路中信號通過開關周期采樣與保持，在時間上離散，使得很大一部 分的高頻噪聲會折疊到信號通帶內，限制讀出精度([1]H. Kulah, J. Chae, N. Yazdi, and K. Najafi, "Noise analysis and characterization of a sigma-delta capacitive microaccelerometer，，，IEEE J. Solid-State Circuits, vol. 41, no. 2, pp. 352, Feb. 2006. [2]M. Lemkin and B.E.Boser,"A three-axis micromachined accelerometer with a CMOS position-sense interface and digital offset-trim electronics", IEEE J. Solid-State Circuits, vol. 34，no. 4，pp. 456-468，Apr. 1999.)。連續(xù)時間的讀出方式 噪聲性能相對要優(yōu)于開關電容方式接近一個數(shù)量級，通過各種噪聲消除技術，可以實現(xiàn)僅 有少量的熱噪聲與信號發(fā)生混疊。連續(xù)時間電流讀出方式的難點在于反饋電阻的實現(xiàn)，通 常該電阻要達到千兆歐姆量級以實現(xiàn)較理想的檢測靈敏度，這在集成電路中實現(xiàn)這樣一個 大的電阻并且具有一定的線形度是極其困難的，通常需要復雜的補償電路，增加了系統(tǒng)功 耗([3]J. Geen,S. Sherman,J. Chang,and S. Lewis,"Single-chip surface micromachined integrated gyroscope with 50/h allan deviation，，，IEEE J. Solid-State Circuits， vol. 37，no. 12，pp. 1860，Dec. 2002.)。而連續(xù)時間電壓式電容讀出電路的設計難點在于其 與待測電容連接端的偏置實現(xiàn)。該節(jié)點通常一端連接電容極板，另一端連接運放輸入MOS 管的柵極，是高阻節(jié)點，很難確立其直流電平。如果偏置不理想，將嚴重限制讀出電路的線 形范圍，甚至導致電路不能正常工作([4]J.Wu，G. Fedder, and L.Richard，“A low-noise low-offset capacitive sensing amplifier for a 50-ug/rtHz monolithic CMOS MEMSaccelerometer, "IEEE J. Sol id-State Circuits,vol. 39,no. 5,pp. 722,May. 2004.)。

發(fā)明內容
本發(fā)明的目的是公開一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路，通過對典 型電壓式電容讀出電路輸入節(jié)點設置偏置，并結合斬波消除低頻噪聲，實現(xiàn)高精度、寬線形 范圍的電容讀出，以提高采用本發(fā)明的電容式微機電傳感器的性能。為達到上述目的，本發(fā)明的技術解決方案是—種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路，包括全差分運放管、共模運放 管、濾波器、多個電容和開關器件；其包括三級，其中第一級全差分運放管的第一和第二輸入端，分別經第一和第二開關器件同第一 基準電平電相連，全差分運放管的第一和第二輸出端，分別經第三和第四開關器件同第二 基準電平電相連；在全差分運放管的第一輸入端和第二輸出端間跨接有第一電容，在全差 分運放管第二輸入端和第一輸出端間跨接有第二電容；在全差分運放管的第一和第二輸入端分別與共模運放管的第一和第二負輸入端 電連接，在共模運放管的第一負輸入端和輸出端跨接有第三電容，在共模運放管的第二負 輸入端和輸出端跨接有第四電容；共模運放管的正輸入端與第一基準電平電相連；第二級全差分運放管的第一和第二輸出端分別同兩兩相連的第五、第六、第七和 第八開關器件的兩輸入端電連接；第三級兩兩相連的第五、第六、第七和第八開關器件的兩輸出端于無源低通濾波 器的第一和第二輸入端電連接，無源低通濾波器的兩輸出端與后續(xù)電路電連接。所述的讀出電路，其使用時，待測的差分電容兩個測量極板與全差分運放管的輸 入端相連，而中間極板同驅動周期電壓信號相連。所述的讀出電路，其在驅動周期電壓與各開關器件之間設有數(shù)字電路，數(shù)字電路 控制所有開關器件的通斷，實現(xiàn)周期性導通。更詳細地說，將待測的差分電容兩個測量極板與全差分運放的輸入端相連，而中 間極板同驅動周期電壓信號相連，第一到第四開關器件周期性開啟，實現(xiàn)對全差分運放輸 入和輸出電平的置位，由第三、第四電容和共模運放構成的輸入共模反饋環(huán)路將全差分運 放的輸入共模電平穩(wěn)定在極小的振幅以內，待測電容中的轉移電荷在第一和第二電容上積 累，于是全差分運放輸出包絡同待測電容成正比的調幅信號，第五到第八開關每半個驅動 信號周期相繼開啟，實現(xiàn)對調幅信號的全波整形，無源低通濾波器輸出解調后的信號，即為 同待測電容成正比的電壓信號。本發(fā)明一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路，是對典型電壓式電容讀 出電路輸入節(jié)點，給出一種對該節(jié)點的偏置方法，同時結合斬波消除低頻噪聲技術，進一步 優(yōu)化了讀出電路的噪聲性能，使電容讀出電路具有高精度、寬線形范圍的特性，使用于電容 式微機電傳感器。


圖1為本發(fā)明一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路實施例的電路圖。
具體實施例方式本發(fā)明給出了一種對典型電壓式電容讀出電路輸入節(jié)點的偏置方法，同時由于采用這種偏置方法，使得斬波消除低頻噪聲的技術得以應用，進一步優(yōu)化了讀出電路的噪聲 性能，有助于提供高精度，并具有較寬線形范圍使用于電容式微機電傳感器的一種采用斬 波穩(wěn)定技術的電容連續(xù)時間讀出電路。
圖1為本發(fā)明一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路實施例的電路圖。 如圖所示，本發(fā)明的電容讀出電路分成四個部分，包括(1)第一級全差分運放1 ；將全差分 運放1的輸入端同第一基準電平相連的開關器件3、4 ；將全差分運放1的輸出端同第二基 準電平相連的開關器件5、6 ；跨接于全差分運放1第一輸入端和第二輸出端的電容7 ；跨接 于全差分運放1第二輸入端和第一輸出端的電容8 ；輸入端連接全差分運放1輸入端的共 模運放2 ；跨接于共模運放2第一輸入端和輸出端的電容9 ；跨接于共模運放2第二輸入端 和輸出端的電容10 ； (2)第二級將全差分運放1的輸出端同第三級濾波器15的輸入端兩兩 相連的開關器件11、12、13和14 ； (3)第三級無源低通濾波器15 ；以及(4)控制所有開關器 件的數(shù)字電路16。一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路，包括第一級全差分運放1、共模 運放2 ；第二級為兩兩相連的第五、第六、第七和第八開關器件11 14 ；第三級無源低通濾 波器15。第一級其中，全差分運放1的第一和第二輸入端，分別經第一和第二開關器件3、 4同第一基準電平電相連，全差分運放1第一和第二輸出端，分別經第三和第四開關器件5、 6同第二基準電平電相連。在全差分運放1的第一輸入端和第二輸出端間跨接有第一電容 7，在全差分運放1第二輸入端和第一輸出端間跨接有第二電容8。且在全差分運放1第一和第二輸入端分別與共模運放2的第一和第二負輸入端電 連接，在共模運放2第一負輸入端和輸出端跨接有第三電容9，在共模運放2第二負輸入端 和輸出端跨接有第四電容10。共模運放2的正輸入端與第一基準電平電相連。第二級全差分運放1第一和第二輸出端分別同兩兩相連的第五、第六、第七和第 八開關器件11 14的兩輸入端電連接。第三級兩兩相連的第五、第六、第七和第八開關器件11 14的兩輸出端于無源 低通濾波器15的第一和第二輸入端電連接，無源低通濾波器15的兩輸出端與后續(xù)電路電 連接。使用時，待測的差分電容兩個測量極板與全差分運放1的輸入端相連，而中間極 板同驅動周期電壓信號相連。在驅動周期電壓與各開關器件3 14之間設有數(shù)字電路16，數(shù)字電路16控制所 有開關器件的通斷。在實際應用中，待測的差分電容兩個測量極板與全差分運放(1)的輸入端相連， 而中間極板同驅動周期電壓信號相連，第一到第四開關器件3 6周期性開啟，實現(xiàn)對全差 分運放1輸入和輸出電平的置位，由第三、第四電容9、10和共模運放2構成的輸入共模反 饋環(huán)路將全差分運放1的輸入共模電平穩(wěn)定在極小的振幅以內，待測電容中的轉移電荷在 第一和第二電容7、8上積累，于是全差分運放1輸出包絡同待測電容成正比的調幅信號，第 五到第八開關11 14每半個驅動信號周期相繼開啟，實現(xiàn)對調幅信號的全波整形，無源低 通濾波器15輸出解調后的信號，即為同待測電容成正比的電壓信號。在實際應用中，待測的差分電容兩個測量極板與全差分運放1的輸入端相連，而中間極板同驅動周期電壓信號相連，開關器件3、4、5和6周期性開啟，實現(xiàn)對全差分運放1 輸入和輸出電平的置位，由電容9、10和共模運放2構成的輸入共模反饋環(huán)路將全差分運放 1的輸入共模電平穩(wěn)定在極小的振幅以內，該振幅可由下面公式確定 C 1<formula>formula see original document page 6</formula>
公式中Vian是全差分運放1的輸入共模電平振幅，￥_ 是驅動周期信號振幅，Cs是待 測電容絕對容值，Ciem是電容9、10的容值，Aiem是共模運放2的開環(huán)增益。由于Aiem通常在 幾百到幾千量級，Vian則可以被穩(wěn)定在很小的幅度以內，將有助于實現(xiàn)電容到電壓的寬線形 范圍的轉換。同時由于全差分運放1的輸入共模電平不再受待測電容中間極板電壓的影響，我 們可以在中間極板上施加周期的電壓，進而實現(xiàn)斬波消除低頻噪聲的功能。由于傳感信號 的頻率往往是位于低頻段，所以降低讀出電路低頻的噪聲，是提高精度的最直接手段。低頻 噪聲以晶體管閃爍噪聲為主，斬波技術是最為有效的消除閃爍噪聲的方式之一。但是通過 復雜電路實現(xiàn)斬波往往會引入過多的熱噪聲，顯然不可取，而本發(fā)明提供的斬波調制與解 調方法均非常簡單，結合運放的低噪聲設計和解調電路的無源設計，可以將整個讀出電路 的噪聲水平降至最低。在待測電容中間極板施加驅動周期電壓，使得待測電容中產生轉移 電荷，該轉移電荷在電容7、8上積分，產生包絡振幅同待測差分電容成正比的調幅信號，該 包絡振幅可由下面公式確定
<formula>formula see original document page 6</formula>公式中Vmrel。p是全差分運放1輸出的調幅信號包絡的振幅，ACs是待測電容的差 分值，Cin是積分電容7、8的容值。隨后該調幅信號被第二級的開關器件11、12、13和14全 波整形，即前半個驅動信號周期開關器件11、14導通，使全差分運放的輸出端同第三級低 通濾波器的輸入端正相導通，而后半個驅動信號周期開關器件12、13導通，使全差分運放 的輸出端同第三級低通濾波器的輸入端反相導通。整形后的調幅信號經過第三級無源低通 濾波器后得到最終輸出，即為同待測差分電容成正比的電壓信號。由于在全波整形時存在 衰減，該信號的大小可由下面公式確定
<formula>formula see original document page 6</formula>數(shù)字電路提供所有開關器件的控制信號。對于開關器件3、4、5和6，控制信號是相 同的，為周期性窄脈沖信號；對于開關器件11和14，控制信號是相同的，為占空比50%和驅 動信號同相的方波信號；對于開關器件12和13，控制信號是相同的，為占空比50%和驅動 信號反相的方波信號。具體實施可以通過簡單的同步數(shù)字電路實現(xiàn)。以上是對本發(fā)明一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路實施方式的描 述，對本領域的技術人員來說，已經獲得該電路的某些優(yōu)點是顯而易見的。也應當理解，在 本發(fā)明的范圍和精神內可以進行各種變更、修改及替換實施例，完全在權利要求書保護的 范圍之內。
權利要求
一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路，包括全差分運放管、共模運放管、濾波器、多個電容和開關器件；其特征在于，包括三級，其中第一級全差分運放管的第一和第二輸入端，分別經第一和第二開關器件同第一基準電平電相連，全差分運放管的第一和第二輸出端，分別經第三和第四開關器件同第二基準電平電相連；在全差分運放管的第一輸入端和第二輸出端間跨接有第一電容，在全差分運放管第二輸入端和第一輸出端間跨接有第二電容；在全差分運放管的第一和第二輸入端分別與共模運放管的第一和第二負輸入端電連接，在共模運放管的第一負輸入端和輸出端跨接有第三電容，在共模運放管的第二負輸入端和輸出端跨接有第四電容；共模運放管的正輸入端與第一基準電平電相連；第二級全差分運放管的第一和第二輸出端分別同兩兩相連的第五、第六、第七和第八開關器件的兩輸入端電連接；第三級兩兩相連的第五、第六、第七和第八開關器件的兩輸出端于無源低通濾波器的第一和第二輸入端電連接，無源低通濾波器的兩輸出端與后續(xù)電路電連接。
2.如權利要求1所述的讀出電路，其特征在于，使用時，待測的差分電容兩個測量極板 與全差分運放管的輸入端相連，而中間極板同驅動周期電壓信號相連。
3.如權利要求1或2所述的讀出電路，其特征在于，在驅動周期電壓與各開關器件之間 設有數(shù)字電路，數(shù)字電路控制所有開關器件的通斷，實現(xiàn)周期性導通。
全文摘要
一種采用斬波穩(wěn)定技術的電容連續(xù)時間讀出電路，涉及傳感器技術，將待測的差分電容兩個測量極板與全差分運放的輸入端相連，而中間極板同驅動周期電壓信號相連，第一到第四開關器件周期性開啟，實現(xiàn)對全差分運放輸入和輸出電平的置位，由第三、第四電容和共模運放構成的輸入共模反饋環(huán)路將全差分運放的輸入共模電平穩(wěn)定在極小的振幅以內，待測電容中的轉移電荷在第一和第二電容上積累，于是全差分運放輸出包絡同待測電容成正比的調幅信號，第五到第八開關每半個驅動信號周期相繼開啟，實現(xiàn)對調幅信號的全波整形，無源低通濾波器輸出解調后的信號，即為同待測電容成正比的電壓信號。本發(fā)明實現(xiàn)了高精度、寬線形范圍的電容讀出，提高了傳感器的性能。
文檔編號G01D5/24GK101832788SQ20091007979
公開日2010年9月15日 申請日期2009年3月11日 優(yōu)先權日2009年3月11日
發(fā)明者吳其松, 尹韜, 張翀, 楊海鋼 申請人:中國科學院電子學研究所