專利名稱：一種存儲式信號發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于半導(dǎo)體測試技術(shù)領(lǐng)域，具體涉及一種存儲式信號發(fā)生器。
背景技術(shù)：
現(xiàn)有技術(shù)中，信號發(fā)生器有純硬件形式、軟硬件結(jié)合形式。純硬件形式是指僅由硬 件線路構(gòu)成的信號發(fā)生器，沒有軟件功能，因此一般信號周期、幅度不能隨意選擇，信號頻 率也不能隨軟件控制而改變。此外，純硬件形式信號發(fā)生器難以同時保證線路簡潔、失真度小和性能穩(wěn)定等特 征。發(fā)明內(nèi)容為了滿足測試系統(tǒng)對于模擬信號源要求，本專利克服了現(xiàn)有純硬件形式技術(shù)中 的缺點，提供了一種結(jié)構(gòu)簡單，使用方便、性能穩(wěn)定的存儲式信號發(fā)生器形式。采用的技術(shù) 方案是一種存儲式信號發(fā)生器，其特征在于所述存儲式信號發(fā)生器包括數(shù)據(jù)發(fā)生電路、 數(shù)模轉(zhuǎn)換和放大濾波電路和輸出選擇通道電路，所述數(shù)據(jù)發(fā)生電路的輸出端接數(shù)據(jù)轉(zhuǎn)化和 放大濾波電路的輸入端，數(shù)據(jù)轉(zhuǎn)化和放大濾波電路的輸出端連接輸出選擇通道電路的輸入端。所述數(shù)據(jù)發(fā)生電路由外部時鐘、控制邏輯電路、尋址電路、存儲器EPROM組成，所 述控制邏輯電路的輸出端和時鐘分別連接尋址電路的兩個輸入端，尋址電路的輸出端連接 存儲器EPROM的輸入端，存儲器EPROM的輸出端和時鐘連接數(shù)模轉(zhuǎn)換和放大濾波電路。所述數(shù)模轉(zhuǎn)換和放大濾波電路由采樣保持器、DAC單元、跟隨器、放大/濾波器構(gòu) 成，所述DAC單元的輸入端連接存儲器EPROM的輸出端和時鐘，DAC單元的輸出端經(jīng)過積分 器連接放大/濾波器的輸入端，另一個采樣保持器的輸出端連接放大/濾波器的另一輸入 端。所述輸出選擇通道電路由模擬開關(guān)陣列構(gòu)成，所述模擬開關(guān)陣列連接放大/濾波 器的輸出端。相對于現(xiàn)有技術(shù)，本專利采用了軟硬件結(jié)合形式，將模擬信號寫入儲存器EPROM 中，通過控制讀出并經(jīng)過放大和濾波得到波形信號，結(jié)構(gòu)簡單，使用方便。其信號的周期數(shù)、 幅度和頻率都可以通過軟件來實現(xiàn)控制。

圖1為本實用新型結(jié)構(gòu)圖。
具體實施方式
參見圖1，一種存儲式信號發(fā)生器，包括數(shù)據(jù)發(fā)生電路、數(shù)模轉(zhuǎn)換電路、放大/濾波 電路和輸出選擇通道電路。所述數(shù)據(jù)發(fā)生電路與數(shù)據(jù)轉(zhuǎn)換電路、放大濾波電路、輸出選擇通道電路依次連接。其中，數(shù)據(jù)發(fā)生電路由外部時鐘、控制邏輯電路、尋址電路、存儲器EPROM 組成，所述控制邏輯電路的輸出端和時鐘分別連接尋址電路的兩個輸入端，尋址電路的輸 出端連接存儲器EPROM的輸入端，存儲器EPROM的輸出端和時鐘連接數(shù)模轉(zhuǎn)換電路的輸入。 所述數(shù)模轉(zhuǎn)換和放大濾波電路由采樣保持器、DAC單元、跟隨器、放大/濾波器構(gòu)成，DAC單 元的輸入端連接存儲器EPROM的輸出端和時鐘，DAC單元的輸出端經(jīng)過積分器連接放大/濾 波器的輸入端，而DAC的參考電壓端和采樣保持器的輸出端連接，同時接到放大/濾波器的 另一輸入端；放大濾波器的輸出與選擇通道電路輸入連接。選擇通道電路由模擬開關(guān)陣列 構(gòu)成，所述模擬開關(guān)陣列的通斷由系統(tǒng)總線控制。本實用新型發(fā)生一種周期模擬信號，其原始形式被逐點存儲在EPROM中。在生成 時，其頻率由外部時鐘頻率確定，輸出的周期數(shù)通過控制邏輯選定，輸出幅度通過基準(zhǔn)DAC 輸出信號驅(qū)動的采樣保持器輸出確定。輸出路徑由模擬開關(guān)陣列組成的輸出選擇通道電路 在軟件控制下，從而得到參數(shù)測試需要的模擬信號。其中，信號的存儲和輸出由控制邏輯、尋址電路、時鐘和EPROM實現(xiàn)，數(shù)模變換和 信號濾波由DAC單元、積分器、放大/濾波器、采樣保持、時鐘完成，輸出路徑由模擬開關(guān)陣 列實現(xiàn)。其工作過程如下模擬信號的數(shù)據(jù)寫在EPROM儲存器中。當(dāng)需要模擬信號時，控制 邏輯輸入控制信號，控制尋址電路產(chǎn)生數(shù)據(jù)地址，同時選擇存儲器對應(yīng)地址的數(shù)據(jù)輸出，輸 出的數(shù)據(jù)信號加到DAC轉(zhuǎn)換器輸入，并從DAC輸出對應(yīng)的模擬信號。輸出的模擬信號經(jīng)過 跟隨器接到放大/濾波電路進行放大和濾波，形成平滑的模擬信號，模擬信號的幅度可以 通過放大/濾波電路的增益進行調(diào)整，同時是受采樣保持器的輸出電平確定的。模擬信號 的頻率是由尋址頻率確定的。輸出信號幅度可以通過采樣保持器輸出電平和放大/濾波電路的放大倍數(shù)調(diào)整 來確定。
權(quán)利要求1.一種存儲式信號發(fā)生器，其特征在于所述存儲式信號發(fā)生器包括數(shù)據(jù)發(fā)生電路、 數(shù)模轉(zhuǎn)換和放大濾波電路和輸出選擇通道電路，所述數(shù)據(jù)發(fā)生電路的輸出端接數(shù)據(jù)轉(zhuǎn)化和 放大濾波電路的輸入端，數(shù)據(jù)轉(zhuǎn)化和放大濾波電路的輸出端連接輸出選擇通道電路的輸入端。
2.根據(jù)權(quán)利要求1所述的存儲式信號發(fā)生器，其特征在于所述數(shù)據(jù)發(fā)生電路由外 部時鐘、控制邏輯電路、尋址電路、存儲器EPROM組成，所述控制邏輯電路的輸出端和時鐘 分別連接尋址電路的兩個輸入端，尋址電路的輸出端連接存儲器EPROM的輸入端，存儲器 EPROM的輸出端和時鐘連接數(shù)模轉(zhuǎn)換和放大濾波電路。
3.根據(jù)權(quán)利要求2所述的存儲式信號發(fā)生器，其特征在于所述數(shù)模轉(zhuǎn)換和放大濾波 電路由采樣保持器、DAC單元、跟隨器、放大/濾波器構(gòu)成，所述DAC單元的輸入端連接存儲 器EPROM的輸出端和時鐘，DAC單元的輸出端經(jīng)過積分器連接放大/濾波器的輸入端，另一 個采樣保持器的輸出端連接放大/濾波器的另一輸入端。
4.根據(jù)權(quán)利要求3所述的存儲式信號發(fā)生器，其特征在于所述輸出選擇通道電路由 模擬開關(guān)陣列構(gòu)成，所述模擬開關(guān)陣列連接放大/濾波器的輸出端。
專利摘要本實用新型涉及一種存儲式信號發(fā)生器。現(xiàn)有技術(shù)中的信號發(fā)生器一般采用純硬件形式，難以同時達到線路簡潔，波形不失真等特征。同時波形幅度、頻率、輸出周期不能通過軟件來控制。本實用新型采用將存儲式信號發(fā)生器包括數(shù)據(jù)發(fā)生電路、數(shù)模轉(zhuǎn)換和放大濾波電路和輸出選擇通道電路，所述數(shù)據(jù)發(fā)生電路的輸出端接數(shù)據(jù)轉(zhuǎn)化和放大濾波電路的輸入端，數(shù)據(jù)轉(zhuǎn)化和放大濾波電路的輸出端連接輸出選擇通道電路的輸入端。本實用新型將模擬信號幅度和頻率利用存儲方法，通過定時選址控制存儲器數(shù)據(jù)輸出給DAC，產(chǎn)生的模擬信號經(jīng)過放大和濾波，最后輸出給需要的路徑，從而實現(xiàn)參數(shù)測試。
文檔編號G01R1/28GK201867434SQ20102064490
公開日2011年6月15日 申請日期2010年12月7日 優(yōu)先權(quán)日2010年12月7日
發(fā)明者杜忠勤 申請人:西安華澳電子科技有限公司