用于存儲器時(shí)序測試的掃描鏈、掃描鏈構(gòu)建方法和相應(yīng)裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路測試，特別是存儲器時(shí)序測試，更具體地，涉及一種構(gòu)建用于存儲器時(shí)序測試的掃描鏈的方法和裝置以及如此構(gòu)建的掃描鏈。
【背景技術(shù)】
[0002]在集成電路的設(shè)計(jì)和生產(chǎn)過程中，為了保證產(chǎn)品的正確性，需要對集成電路進(jìn)行多種測試。對于包含有存儲器的集成電路，通常需要對其進(jìn)行至少以下三種測試，即邏輯測試、存儲器內(nèi)建測試以及存儲器接口測試。
[0003]圖1示意性示出包含存儲器的集成電路以及有關(guān)的幾種測試。在圖1中，集成電路包括存儲器，該存儲器典型地由隨機(jī)存取存儲器RAM陣列構(gòu)成。在該存儲器之外，集成電路還包括由多種電路設(shè)計(jì)元件構(gòu)成的外部邏輯，例如觸發(fā)器，寄存器，復(fù)用選擇器(MUX)，以及由橢圓形示出的組合邏輯群，該組合邏輯群中可能包含大量的組合邏輯器件。此外，集成電路還可能包含BIST測試模塊，該測試模塊用于存儲器的內(nèi)建自測(Built-1n-Self-Test)。一般地，BIST測試模塊和存儲器外部邏輯均連接到多路開關(guān)，經(jīng)由多路開關(guān)的選擇，連接到存儲器的輸入端。
[0004]在圖1中，虛線箭頭(dash-line arrow)指示邏輯測試的路徑。邏輯測試主要針對存儲器外部的故障(例如，延遲故障或轉(zhuǎn)換故障)進(jìn)行測試，因此，邏輯測試的測試路徑主要覆蓋存儲器外部(存儲器輸入端和輸出端之外)的各種元件，包括圖1中示出的寄存器、觸發(fā)器和組合邏輯群。
[0005]點(diǎn)劃線箭頭(dot-dash-line arrow)示出存儲器內(nèi)建測試的路徑。存儲器內(nèi)建測試主要針對存儲器內(nèi)部的故障進(jìn)行測試，因此，對應(yīng)的測試路徑是從BIST測試模塊到存儲器內(nèi)部。在存儲器內(nèi)建測試模式下，通過BIST測試模塊產(chǎn)生施加到存儲器的測試向量。
[0006]雙點(diǎn)劃線箭頭(double-dot-dash-line arrow)示出存儲器接口測試,又稱為存儲器時(shí)序測試。該測試主要針對存儲器接口處(輸入端和輸出端)的轉(zhuǎn)換故障，因此，存儲器時(shí)序測試的測試路徑是從存儲器的外部邏輯經(jīng)由輸入端到達(dá)存儲器內(nèi)部，以及從存儲器內(nèi)部經(jīng)由輸出端到達(dá)外部邏輯。
[0007]本文主要討論存儲器時(shí)序測試。
[0008]通過圖1可以看到，在存儲器時(shí)序測試中，測試向量經(jīng)由測試路徑加載到存儲器。然而，通常，存儲器時(shí)序測試的測試路徑中包含大量的組合邏輯群(如圖1中橢圓所示)。這些組合邏輯使得測試向量的產(chǎn)生、加載過程都更加復(fù)雜化。并且，時(shí)序測試的故障覆蓋率也依賴于存儲器接口和組合邏輯的復(fù)雜度。在組合邏輯較為復(fù)雜的情況下，測試的故障覆蓋率相應(yīng)地較低。此外，現(xiàn)有技術(shù)中的測試方法在可控性和可觀測性上也存在不足。因此，希望提出新的方法，能夠?qū)σ陨喜蛔阌兴倪M(jìn)。

【發(fā)明內(nèi)容】

[0009]為了對現(xiàn)有技術(shù)中的不足有所改進(jìn)，提出本發(fā)明的各個(gè)實(shí)施例。
[0010]根據(jù)本發(fā)明的第一方面的實(shí)施例，提供了一種構(gòu)建用于存儲器時(shí)序測試的掃描鏈的方法，包括:確定存儲器的輸入邊界寄存器，所述輸入邊界寄存器是存儲器的輸入引腳所連接到的第一級寄存器；根據(jù)所述輸入邊界寄存器所連接到的存儲器輸入引腳的類型，確定所述輸入邊界寄存器所需的測試向量的數(shù)目N;基于所述數(shù)目N，布置掃描鏈，使得在所述掃描鏈中，在所述輸入邊界寄存器的上游且緊鄰所述輸入邊界寄存器，存在至少(N-1)個(gè)連續(xù)的非邊界寄存器；以及設(shè)置所述輸入邊界寄存器以及所述(N-1)個(gè)非邊界寄存器的控制信號，使其在存儲器時(shí)序測試模式下接收掃描測試輸入作為測試向量。
[0011]根據(jù)本發(fā)明第二方面的實(shí)施例，提供了一種用于存儲器時(shí)序測試的掃描鏈，包括:輸入邊界寄存器，其是存儲器的輸入引腳所連接到的第一級寄存器；在所述輸入邊界寄存器的上游且緊鄰所述輸入邊界寄存器，存在至少(N-1)個(gè)連續(xù)的非邊界寄存器，其中N是所述輸入邊界寄存器所需的測試向量的數(shù)目；并且，所述輸入邊界寄存器以及所述(N-1)個(gè)非邊界寄存器被設(shè)置為，在存儲器時(shí)序測試模式下接收掃描測試輸入作為測試向量。
[0012]根據(jù)本發(fā)明第三方面的實(shí)施例，提供了一種構(gòu)建用于存儲器時(shí)序測試的掃描鏈的裝置，包括:邊界寄存器確定模塊，配置為確定存儲器的輸入邊界寄存器，所述輸入邊界寄存器是存儲器的輸入引腳所連接到的第一級寄存器；向量數(shù)目確定模塊，配置為根據(jù)所述輸入邊界寄存器所連接到的存儲器輸入引腳的類型，確定所述輸入邊界寄存器所需的測試向量的數(shù)目N ;掃描鏈布置模塊，配置為基于所述數(shù)目N，布置掃描鏈，使得在所述掃描鏈中，在所述輸入邊界寄存器的上游且緊鄰所述輸入邊界寄存器，存在至少(N-1)個(gè)連續(xù)的非邊界寄存器；以及控制設(shè)置模塊，配置為設(shè)置所述輸入邊界寄存器以及所述(N-1)個(gè)非邊界寄存器的控制信號，使其在存儲器時(shí)序測試模式下接收掃描測試輸入作為測試向量。
[0013]利用本發(fā)明的實(shí)施例，存儲器時(shí)序測試中測試向量的產(chǎn)生和加載得到簡化和優(yōu)化，測試效率得到提高。
【附圖說明】
[0014]通過結(jié)合附圖對本公開示例性實(shí)施方式進(jìn)行更詳細(xì)的描述，本公開的上述以及其它目的、特征和優(yōu)勢將變得更加明顯，其中，在本公開示例性實(shí)施方式中，相同的參考標(biāo)號通常代表相同部件。
[0015]圖1示意性示出包含存儲器的集成電路以及有關(guān)的幾種測試；
[0016]圖2示出根據(jù)一個(gè)實(shí)施例的構(gòu)建掃描鏈的方法的流程圖；
[0017]圖3示出現(xiàn)有技術(shù)的掃描鏈中的寄存器單元；
[0018]圖4示出根據(jù)一個(gè)實(shí)施例的掃描鏈片段；
[0019]圖5示出根據(jù)一個(gè)實(shí)施例的寄存器單元；
[0020]圖6示出根據(jù)一個(gè)實(shí)施例的前級寄存器的單元；
[0021]圖7示出根據(jù)一個(gè)實(shí)施例利用掃描鏈進(jìn)行存儲器時(shí)序測試的方法的流程圖；
[0022]圖8示意性示出測試向量的加載；
[0023]圖9示出根據(jù)一個(gè)實(shí)施例的構(gòu)建掃描鏈的裝置；以及
[0024]圖10示出根據(jù)一個(gè)實(shí)施例的利用掃描鏈進(jìn)行時(shí)序測試的裝置。
[0025]圖11示出了適于用來實(shí)現(xiàn)本發(fā)明實(shí)施方式的示例性計(jì)算機(jī)系統(tǒng)/服務(wù)器12的框圖。
【具體實(shí)施方式】
[0026]下面將參照附圖更詳細(xì)地描述本公開的優(yōu)選實(shí)施方式。雖然附圖中顯示了本公開的優(yōu)選實(shí)施方式，然而應(yīng)該理解，可以以各種形式實(shí)現(xiàn)本公開而不應(yīng)被這里闡述的實(shí)施方式所限制。相反，提供這些實(shí)施方式是為了使本公開更加透徹和完整，并且能夠?qū)⒈竟_的范圍完整地傳達(dá)給本領(lǐng)域的技術(shù)人員。
[0027]在本發(fā)明的實(shí)施例中，通過重新構(gòu)建掃描鏈來改善存儲器的時(shí)序測試。具體地，在構(gòu)建掃描鏈的過程中，考慮存儲器的邊界寄存器所需要的測試向量的數(shù)目，使得邊界寄存器上游存在相應(yīng)數(shù)目的非邊界寄存器?；谌绱藰?gòu)建的掃描鏈，在后續(xù)進(jìn)行時(shí)序測試時(shí)，就可以將所需要的多個(gè)測試向量一次性地直接加載到邊界寄存器及其上游的非邊界寄存器，從而減小常規(guī)測試路徑中組合邏輯的影響，簡化測試向量產(chǎn)生和加載的過程，并提高故障覆蓋率。
[0028]根據(jù)本發(fā)明第一方面的實(shí)施例，提供了一種構(gòu)建掃描鏈用于存儲器時(shí)序測試的方法。圖2示出根據(jù)一個(gè)實(shí)施例的構(gòu)建掃描鏈的方法的流程圖。如圖2所示，該實(shí)施例的方法包括:步驟201，確定存儲器的輸入邊界寄存器，所述輸入邊界寄存器是存儲器的輸入引腳所連接到的第一級寄存器；步驟202，根據(jù)所述輸入邊界寄存器所連接到的存儲器輸入引腳的類型，確定所述輸入邊界寄存器所需的測試向量的數(shù)目N;步驟203，基于所述數(shù)目N，布置掃描鏈，使得在所述掃描鏈中，在所述輸入邊界寄存器的上游且緊鄰所述輸入邊界寄存器，存在至少(N-1)個(gè)連續(xù)的非邊界寄存器；以及步驟204，設(shè)置所述輸入邊界寄存器以及所述N-1個(gè)非邊界寄存器的控制信號，使其在存儲器時(shí)序測試模式下接收掃描測試輸入作為測試向量。下面結(jié)合具體例子描述上述各個(gè)步驟的具體執(zhí)行方式。
[0029]首先，在步驟201，確定存儲器的輸入邊界寄存器。如本領(lǐng)域技術(shù)人員所理解的，集成電路設(shè)計(jì)中包含大量的寄存器。根據(jù)這些寄存器是否與存儲器直接相連，可以將其劃分為邊界寄存器和非邊界寄存器，其中邊界寄存器即是存儲器的引腳所連接到的第一級寄存器，其他寄存器即可稱為非邊界寄存器。進(jìn)一步地，根據(jù)所連接到的存儲器引腳的不同，邊界寄存器又可劃分為輸入邊界寄存器和輸出邊界寄存器，其中輸入邊界寄存器是存儲器的輸入引腳所連接到的第一級寄存器，位于存儲器的輸入接口側(cè)；而輸出邊界寄存器是存儲器的輸出引腳所連接到的第一級寄存器，位于存儲器的輸出接口側(cè)。在以上步驟201中，從集成電路設(shè)計(jì)包含的諸多寄存器中確定出輸入邊界寄存器。
[0030]在一個(gè)實(shí)施例中，在步驟201，可以通過分析網(wǎng)表來確定出電路中的輸入邊界寄存器和輸出邊界寄存器。如本領(lǐng)域技術(shù)人員所知，在電子設(shè)計(jì)自動(dòng)化中，通常利用網(wǎng)表來描述電路連接的信息。在網(wǎng)表中，用基礎(chǔ)的邏輯門來描述電路中元件的連接情況。由于網(wǎng)表記錄了電路中元件的連接關(guān)系，因此，通過分析網(wǎng)表，就可以容易地確定出存儲器的引腳依次連接了哪些元件，進(jìn)而確定出上述的輸入邊界寄存器和輸出邊界寄存器。在其他實(shí)施例中，本領(lǐng)域技術(shù)人員可能采用其他方式記錄集成電路中的連接信息。不管采用何種記錄方式，通過對所記錄的連接信息進(jìn)行分析，就可以確定出電路中的輸入邊界寄存器，從而執(zhí)行步驟 201。
[0031]接著，在步驟202，根據(jù)所述輸入邊界寄存器所連接到的存儲器輸入引腳的類型，確定所述輸入邊界寄存器所需的測試向量的數(shù)目N。
[0032]如本領(lǐng)域技術(shù)人員所知，存儲器具有多個(gè)不同類型的輸入引腳，包括用于接