光纖傳感器的信號采集與處理方法以及裝置的制造方法
【專利摘要】本發(fā)明公開了一種光纖傳感器的信號采集與處理方法以及裝置，所述信號采集與處理方法包括：現(xiàn)場可編程門陣列FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)；對所述干擾信號數(shù)據(jù)進行量化處理；統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號；將所述頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。通過上述方式，能夠有效提高提高光纖傳感系統(tǒng)對干擾信號的識別準確率。
【專利說明】
光纖傳感器的信號采集與處理方法以及裝置
技術領域
[0001]本發(fā)明涉及光纖傳感器技術領域，特別是涉及一種光纖傳感器的信號采集與處理方法以及裝置。
【背景技術】
[0002]隨著光纖技術的不斷發(fā)展，光纖的使用越來越廣泛，又由于光纖具有傳輸損耗小、抗電磁干擾等優(yōu)點，在傳感器領域得到了廣泛應用，如光纖微振動傳感器，光纖微振動傳感器是利用光纖是傳感介質(zhì)的一種分布式光纖傳感系統(tǒng)，其中，光纖技術傳感介質(zhì)，也是光傳輸介質(zhì)，其可以在傳感光纖布設長度內(nèi)，對一定準確度范圍內(nèi)的突發(fā)事件進行遠程和實時的檢測。即將測量的狀態(tài)轉(zhuǎn)換成可測量的電信號的裝置。光纖微振動傳感器廣泛應用于周界安防、石油、天然氣管道以及通信線路監(jiān)測等系統(tǒng)中。
[0003]現(xiàn)在國內(nèi)各大科研單位先后對光纖微振動傳感器都做出了大量的相關研究工作，雖然也取得了一部分成果，但是現(xiàn)有技術下，在對光纖微振動傳感器的輸出的干擾信號進行識別時，一般采用的是對采集到的干擾信號通過調(diào)節(jié)相位信息的方式而達到提取振動特征，再根據(jù)振動特征確定干擾信號的類型。
[0004]常用的相位調(diào)節(jié)方法有3X3光纖耦合器干涉技術和相位生成戴波技術等。以戴波技術為例，由于在戴波技術中濾波器的使用頻率過高，導致數(shù)據(jù)嚴重失真，且對雙路信號一致性要求很高，難以保證調(diào)節(jié)結果的準確性，甚至會造成調(diào)節(jié)結果嚴重失真。且，如果采用有限的載波頻率，使得相位生成載波技術動態(tài)范圍受到抑制，如果采用外調(diào)制載波，會導致光路更加復雜，也會影響調(diào)節(jié)結果的準確性，最終使得干擾信號的識別準備率并不高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明主要解決的技術問題是提供一種光纖傳感器的信號采集與處理方法以及裝置，能夠有效提高提高光纖傳感系統(tǒng)對干擾信號的識別準確率。
[0006]為解決上述技術問題，本發(fā)明采用的一個技術方案是:提供一種光纖傳感器的信號采集與處理方法，所述信號采集與處理方法包括:
[0007]現(xiàn)場可編程門陣列FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)；
[0008]對所述干擾信號數(shù)據(jù)進行量化處理；
[0009]統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號；
[0010]將所述頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0011]其中，所述統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號的步驟具體包括:
[0012]在設定時間長度內(nèi)，統(tǒng)計并保存經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的上升沿次數(shù)，并將各個所述設定時間長度內(nèi)的上升沿次數(shù)組成一組數(shù)據(jù)，根據(jù)所述一組數(shù)據(jù)表示所述干擾信號數(shù)據(jù)的頻率變化信號。
[0013]其中，所述FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)的步驟具體包括:
[0014]所述FPGA在設定頻率內(nèi)控制模數(shù)轉(zhuǎn)換器采集所述光纖傳感器輸出的干擾信號數(shù)據(jù)；
[0015]保存所述干擾信號數(shù)據(jù)，并在等待預定周期后進行下一次數(shù)據(jù)采集。
[0016]其中，所述設定頻率為250kbs，所述預定周期為4個時鐘周期。
[0017]其中，所述將所述頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理的步驟具體包括:
[0018]所述FPGA判斷所述頻率變化信號的數(shù)據(jù)量是否達到預先設定值；
[0019]如果所述數(shù)據(jù)量達到所述預先設定值，將所述頻率變化信號從所述FPGA的第一存儲器切換至所述FPGA的第二存儲器進行存儲，并向所述DSP發(fā)送觸發(fā)信號，以使所述DSP響應所述觸發(fā)信號并對所述頻率變化信號進行處理，確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0020]其中，所述第一存儲器為雙口隨機存取存儲器，所述第二存儲器為同步動態(tài)隨機存儲器SDRAM。
[0021 ]其中，所述DSP對所述頻率變化信號的處理具體包括:濾波、小波變換以及功率譜分析中的至少一種。
[0022]其中，所述現(xiàn)場可編程門陣列FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)的步驟包括如下步驟:
[0023]將所述光纖傳感器采集到的振動信號調(diào)節(jié)成光纖干涉信號；
[0024]將所述光纖干涉信號轉(zhuǎn)換成電壓模擬信號；
[0025]所述現(xiàn)場可編程門陣列FPGA采集所述電壓模擬信號，并將所述電壓模擬信號轉(zhuǎn)換成數(shù)字信號后進行存儲。
[0026]為解決上述技術問題，本發(fā)明采，用的另一個技術方案是:提供一種光纖傳感器的信號采集與處理裝置，所述裝置包括FPGA以及與其電連接的DSP，F(xiàn)PGA控制單元采集并存儲所述光纖傳感器輸出的數(shù)據(jù)，并判斷存儲的所述數(shù)據(jù)的數(shù)據(jù)量是否達到預先設定值；
[0027]所述FPGA用于采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù);還用于對所述干擾信號數(shù)據(jù)進行量化處理，統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號；并在將所述頻率變化信號發(fā)送至所述DSP ；
[0028]所述DSP用于對所述頻率變化信號進行處理，并確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0029]其中，所述FPGA具體用于在設定時間長度內(nèi)，統(tǒng)計并保存經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的上升沿次數(shù)，并將各個所述設定時間長度內(nèi)的上升沿次數(shù)組成一組數(shù)據(jù)，根據(jù)所述一組數(shù)據(jù)表示所述干擾信號數(shù)據(jù)的頻率變化信號。
[0030]本發(fā)明的有益效果是:區(qū)別于現(xiàn)有技術的情況，本實施方式的FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)后，對所述干擾信號數(shù)據(jù)進行量化處理，統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號，并將頻率變化信號發(fā)送至DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。上述通過對頻率變化信號進行提取以確定干擾信號類型的方式，干擾類型確定的準確率提高到了 95%。相較于現(xiàn)有的光纖耦合器干涉技術和相位生成載波技術，準確率得到了大幅度提升，而且，在整個過程中，無需載波的額外參與，處理過程得到了大幅度簡化，節(jié)省了干擾類型確定時間，進一步提高了光纖傳感系統(tǒng)的安全穩(wěn)定性。
【附圖說明】
[0031]圖1是本發(fā)明光纖傳感器的信號采集與處理方法一實施方式的流程示意圖；
[0032]圖2是本發(fā)明FPGA—實施方式的結構示意圖；
[0033]圖3是本發(fā)明光纖傳感器的信號采集與處理裝置一實施方式的結構示意圖；
[0034]圖4是本發(fā)明光纖傳感器的信號采集與處理裝置另一實施方式的結構示意圖。
【具體實施方式】
[0035]參閱圖1，圖1是本發(fā)明光纖傳感器的信號采集與處理方法一實施方式的流程示意圖。本實施方式信號采集與處理的方法適用于各種光纖傳感器的信號的采集和處理，尤其是光纖微振動傳感器。
[0036]如圖1所示，本實施方式的光纖傳感器的信號采集與處理方法包括如下步驟:
[0037]101:現(xiàn)場可編程門陣列FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)。
[0038]其中，為了描述方便，本申請中的現(xiàn)場可編程門陣列FPGA都描述為FPGA。本實施方式的數(shù)字信號處理器DSP都描述為DSP。
[0039]參閱圖2，圖2為本發(fā)明FPGA—實施方式的結構示意圖。該FPGA采用Xilinx公司成本低、功耗低、密度高的FPGA芯片。如圖2所示，本實施方式的FPGA包括主控單元201、數(shù)據(jù)處理單元202、雙口隨機存取存儲器控制單元即雙口 RAM控制單元203、雙口隨機存取存儲器即雙口 RAM單元204、外部隨機存取存儲器控制單元即外部RAM控制單元205、DSP接口單元206以及采樣控制單元207。其中，主控單元201控制FPGA的其他單元正常工作;雙口RAM控制單元203控制雙口 RAM單元204進行工作;采樣控制單元207控制制模數(shù)轉(zhuǎn)換器采集干擾信號數(shù)據(jù);DSP接口單元206用于將FPGA處理后的數(shù)據(jù)發(fā)送至DSP進行處理。
[0040]具體地，為了獲取光纖傳感器采集到的遠程數(shù)據(jù)，并根據(jù)該遠程數(shù)據(jù)確定當前對光纖產(chǎn)生干擾的干擾信號的類型，并以此為依據(jù)進行光纖的保護，本實施方式的FPGA首先對該光纖傳感器輸出的干擾信號數(shù)據(jù)進行采集和存儲。
[0041 ]為了簡化FPGA的工作量加快判斷速率，本實施方式在FPGA對該干擾信號數(shù)據(jù)進行采集前，先對該干擾信號數(shù)據(jù)進行處理。先將該光纖傳感器采集到的振動信號調(diào)節(jié)成電流的光纖干擾信號，再通過信號調(diào)理單元將該光纖干擾信號轉(zhuǎn)換成電壓模擬信號。FPGA再通過控制制模數(shù)轉(zhuǎn)換器采集該電壓模擬信號類型的干擾信號數(shù)據(jù)，并將所述電壓模擬信號轉(zhuǎn)換成數(shù)字信號后進行存儲。
[0042]在一個具體的實施方式中，F(xiàn)PGA的采樣控制單元207在設定頻率內(nèi)控制模數(shù)轉(zhuǎn)換器采集所述光纖傳感器輸出的干擾信號數(shù)據(jù)，保存所述干擾信號數(shù)據(jù)，并在等待預定周期后進行下一次數(shù)據(jù)采集。其中，所述設定頻率為250kbs，所述預定周期為4個時鐘周期。
[0043]其中，該模數(shù)轉(zhuǎn)換器為高速、低功耗的雙通道AD采樣芯片。FPGA通過一計時器來控制其采集頻率，該計時器每4us發(fā)出一個開始采樣指令，模數(shù)轉(zhuǎn)換器在該4us內(nèi)完成一個周期的數(shù)據(jù)采集，并將采集到的數(shù)據(jù)傳輸至FPGA。為了保證FPGA有充足的時間對該數(shù)據(jù)進行存儲和處理，在一個可選的實施方式中，模數(shù)轉(zhuǎn)換器在等待4個時鐘周期后重新恢復初始狀態(tài)，進行下一次的數(shù)據(jù)采集周期。
[0044]102:對所述干擾信號數(shù)據(jù)進行量化處理。
[0045]FPGA在獲取到干擾信號數(shù)據(jù)后，進一步地對該干擾信號進行量化處理。具體地，本實施過程通過FPGA的數(shù)據(jù)處理單元202來實現(xiàn)。
[0046]具體地，數(shù)據(jù)處理單元202將上述干擾信號數(shù)據(jù)量化成由O和I組成的字符串。并將該字符串進行存儲。
[0047]103:統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號。
[0048]其中，本實施方式統(tǒng)計該由O和I組成的字符串的上升沿數(shù)量，在其他實施方式中，也可以統(tǒng)計下降沿數(shù)量，在此不做限定。
[0049]為了使整個統(tǒng)計時間的窗口可調(diào)，本實施方式中，根據(jù)實際需要確定該統(tǒng)計窗口的時間，即設定統(tǒng)計窗口的設定時間，在完成該設定時間的上升沿數(shù)量統(tǒng)計后，用于統(tǒng)計上升沿數(shù)量的計數(shù)器清零。
[0050]具體地，數(shù)據(jù)處理單元202在設定時間內(nèi)，統(tǒng)計并保存該設定時間即當前統(tǒng)計窗口采集到的所述干擾信號數(shù)據(jù)的上升沿次數(shù)，記錄下該上升沿次數(shù)，在進行下一個統(tǒng)計窗口的上升沿次數(shù)的統(tǒng)計。全部統(tǒng)計完成后，將各個所述設定時間長度內(nèi)的上升沿次數(shù)組成一組數(shù)據(jù)，通過該上升沿次數(shù)組成一組數(shù)據(jù)表示所述干擾信號數(shù)據(jù)的頻率變化信號。保存該頻率變化信號。
[0051]104:將所述頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0052]為了進一步根據(jù)該頻率變化信號確定干擾信號數(shù)據(jù)對應的干擾類型，F(xiàn)PGA將該發(fā)送至DSP進行信號處理。
[0053]在一個可選的實施方式中，為了提高傳輸速率，F(xiàn)PGA將其存儲的頻率變化信號保存到其雙口RAM單元204中，再通過DSP接口 206將該雙口 RAM單元中的頻率變化信號發(fā)送至DSP進行處理。
[0054]在一個可選的實施方式中，為了保證數(shù)據(jù)傳輸?shù)目煽啃?，F(xiàn)PGA首先判斷該頻率變化信號的數(shù)據(jù)量是否達到預先設定值，即上升沿次數(shù)組成一組數(shù)據(jù)是否達到了預先設定值，如果數(shù)據(jù)量達到所述預先設定值，將所述頻率變化信號從FPGA的第一存儲器切換至所述FPGA的第二存儲器進行存儲，并向所述DSP發(fā)送觸發(fā)信號，以使所述DSP響應所述觸發(fā)信號并對所述頻率變化信號進行處理，確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0055]其中，該第一存儲器即為雙口RAM單元204，即雙口隨機存取存儲器，第二存儲器為同步動態(tài)隨機存儲器SDRAM。
[0056]DSP在接收到該觸發(fā)信號后，接收該觸發(fā)信號，并通過DSP接口 206從FPGA獲取上述頻率變化信號，對該頻率變化信號進行一系列處理后，根據(jù)該頻率變化信號確定采集的干擾信號數(shù)據(jù)對應的干擾類型。如敲擊、攀爬以及割據(jù)中的哪一種等，在此不做限定，以確定是否周界是否有入侵即為何種入侵。
[0057]其中，該一系列處理包括濾波、小波變換以及功率譜分析中的至少一種。在此不做限定。
[0058]區(qū)別于現(xiàn)有技術，本實施方式的FPGA米集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)后，對所述干擾信號數(shù)據(jù)進行量化處理，統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號，并將頻率變化信號發(fā)送至DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。上述通過對頻率變化信號進行提取以確定干擾信號類型的方式，干擾類型確定的準確率提高到了 95%。相較于現(xiàn)有的光纖耦合器干涉技術和相位生成載波技術，準確率得到了大幅度提升，而且，在整個過程中，無需載波的額外參與，處理過程得到了大幅度簡化，節(jié)省了干擾類型確定時間，進一步提高了光纖傳感系統(tǒng)的安全穩(wěn)定性。
[0059]參閱圖3，圖3是本發(fā)明光纖傳感器的信號采集與處理裝置一實施方式的結構示意圖。
[0060]如圖3所示，本實施方式的光纖傳感器的信號采集與處理裝置包括FPGA301以及與其電連接的DSP 302。
[0061]為了獲取光纖傳感器采集到的遠程數(shù)據(jù)，并根據(jù)該遠程數(shù)據(jù)確定當前對光纖產(chǎn)生干擾的干擾信號的類型，并以此為依據(jù)進行光纖的保護，本實施方式的FPGA 301首先對該光纖傳感器輸出的干擾信號數(shù)據(jù)進行采集和存儲。
[0062]其中，該FPGA 301采用Xilinx公司成本低、功耗低、密度高的FPGA芯片。本實施方式的FPGA 301包括主控單元、數(shù)據(jù)處理單元、雙口 RAM控制單元、雙口 RAM單元、外部RAM控制單元、DSP接口單元以及采樣控制單元。其中，主控單元控制FPGA的其他單元正常工作;雙口RAM控制單元控制雙口 RAM單元進行工作;采樣控制單元控制制模數(shù)轉(zhuǎn)換器采集干擾信號數(shù)據(jù);DSP接口單元用于將FPGA處理后的數(shù)據(jù)發(fā)送至DSP進行處理。
[0063]為了簡化FPGA301的工作量加快判斷速率，本實施方式在FPGA301對該干擾信號數(shù)據(jù)進行采集前，先對該干擾信號數(shù)據(jù)進行處理。
[0064]具體地，進一步參閱圖4，圖4是本發(fā)明光纖傳感器的信號采集與處理裝置另一實施方式的結構示意圖。其中圖4的信號采集與處理裝置是圖3的信號采集與處理裝置一【具體實施方式】的結構示意圖。本實施方式的裝置除了包括FPGA控制單元401以及DSP 402，還包括光電轉(zhuǎn)換單元403以及模數(shù)轉(zhuǎn)換器404，模數(shù)轉(zhuǎn)換器404分別與光電轉(zhuǎn)換單元403和FPGA401電連接，另外，光電轉(zhuǎn)換單元403還與帶采集信號的光纖傳感器相連接。
[0065]光電轉(zhuǎn)換單元403先將該光纖傳感器采集到的振動信號調(diào)節(jié)成電流的光纖干擾信號，再將該光纖干擾信號轉(zhuǎn)換成電壓模擬信號。FPGA 401再通過控制制模數(shù)轉(zhuǎn)換器404采集該電壓模擬信號類型的干擾信號數(shù)據(jù)，并將所述電壓模擬信號轉(zhuǎn)換成數(shù)字信號后進行存儲。
[0066]在一個具體的實施方式中，F(xiàn)PGA401的采樣控制單元在設定頻率內(nèi)控制模數(shù)轉(zhuǎn)換器404采集所述光纖傳感器輸出的干擾信號數(shù)據(jù)，保存所述干擾信號數(shù)據(jù)，并在等待預定周期后進行下一次數(shù)據(jù)采集。其中，所述設定頻率為250kbs，所述預定周期為4個時鐘周期。
[0067]其中，該模數(shù)轉(zhuǎn)換器404為高速、低功耗的雙通道AD采樣芯片。FPGA401通過一計時器來控制其采集頻率，該計時器每4us發(fā)出一個開始采樣指令，模數(shù)轉(zhuǎn)換器404在該4us內(nèi)完成一個周期的數(shù)據(jù)采集，并將采集到的數(shù)據(jù)傳輸至FPGA 401。為了保證FPGA 401有充足的時間對該數(shù)據(jù)進行存儲和處理，在一個可選的實施方式中，模數(shù)轉(zhuǎn)換器在等待4個時鐘周期后重新恢復初始狀態(tài)，進行下一次的數(shù)據(jù)采集周期。
[0068]FPGA 401還用于對所述干擾信號數(shù)據(jù)進行量化處理，統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號。
[0069]具體地，F(xiàn)PGA401在獲取到干擾信號數(shù)據(jù)后，進一步地對該干擾信號進行量化處理。其中，本實施過程通過FPGA 401的數(shù)據(jù)處理單元來實現(xiàn)。在一個具體的實施方式中，數(shù)據(jù)處理單元將上述干擾信號數(shù)據(jù)量化成由O和I組成的字符串，并將該字符串進行存儲，然后對干擾信號數(shù)據(jù)的設定電平的次數(shù)進行統(tǒng)計。
[0070]其中，本實施方式統(tǒng)計該由O和I組成的字符串的上升沿數(shù)量，在其他實施方式中，也可以統(tǒng)計下降沿數(shù)量，在此不做限定。
[0071]為了使整個統(tǒng)計時間的窗口可調(diào)，本實施方式中，根據(jù)實際需要確定該統(tǒng)計窗口的時間，即設定統(tǒng)計窗口的設定時間，在完成該設定時間的上升沿數(shù)量統(tǒng)計后，用于統(tǒng)計上升沿數(shù)量的計數(shù)器清零。
[0072]具體地，數(shù)據(jù)處理單元在設定時間內(nèi)，統(tǒng)計并保存該設定時間即當前統(tǒng)計窗口采集到的所述干擾信號數(shù)據(jù)的上升沿次數(shù)，記錄下該上升沿次數(shù)，在進行下一個統(tǒng)計窗口的上升沿次數(shù)的統(tǒng)計。全部統(tǒng)計完成后，將各個所述設定時間長度內(nèi)的上升沿次數(shù)組成一組數(shù)據(jù)，通過該上升沿次數(shù)組成一組數(shù)據(jù)表示所述干擾信號數(shù)據(jù)的頻率變化信號。保存該頻率變化信號。
[0073]FPGA 401還用于將所述頻率變化信號發(fā)送至所述DSP。
[0074]在一個可選的實施方式中，為了提高傳輸速率，F(xiàn)PGA401將其存儲的頻率變化信號保存到其雙口RAM單元中，再通過DSP接口將該雙口RAM單元中的頻率變化信號發(fā)送至DSP402進行處理。
[0075]在一個可選的實施方式中，為了保證數(shù)據(jù)傳輸?shù)目煽啃?，F(xiàn)PGA401首先判斷該頻率變化信號的數(shù)據(jù)量是否達到預先設定值，即上升沿次數(shù)組成一組數(shù)據(jù)是否達到了預先設定值，如果數(shù)據(jù)量達到所述預先設定值，將所述頻率變化信號從FPGA 401的第一存儲器切換至所述FPGA的第二存儲器進行存儲，并向所述DSP 402發(fā)送觸發(fā)信號，以使所述DSP 402響應所述觸發(fā)信號并對所述頻率變化信號進行處理，確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0076]其中，該第一存儲器即為雙口 RAM單元，即雙口隨機存取存儲器，第二存儲器為同步動態(tài)隨機存儲器SDRAM。
[0077]DSP 402用于對所述頻率變化信號進行處理，并確定所述干擾信號數(shù)據(jù)對應的干擾類型。
[0078]DSP 402在接收到該觸發(fā)信號后，接收該觸發(fā)信號，并通過FPGA401的DSP接口從FPGA 401獲取上述頻率變化信號，對該頻率變化信號進行一系列處理后，根據(jù)該頻率變化信號確定采集的干擾信號數(shù)據(jù)對應的干擾類型。如敲擊、攀爬以及割據(jù)中的哪一種等，在此不做限定，以確定是否周界是否有入侵即為何種入侵。
[0079]其中，該一系列處理包括濾波、小波變換以及功率譜分析中的至少一種。在此不做限定。
[0080]區(qū)別于現(xiàn)有技術，本實施方式的現(xiàn)場可編程門陣列FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)后，對所述干擾信號數(shù)據(jù)進行量化處理，統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號，并將頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。上述通過對頻率變化信號進行提取以確定干擾信號類型的方式，干擾類型確定的準確率提高到了 95%。相較于現(xiàn)有的光纖耦合器干涉技術和相位生成載波技術，準確率得到了大幅度提升，而且，在整個過程中，無需載波的額外參與，處理過程得到了大幅度簡化，節(jié)省了干擾類型確定時間，進一步提高了光纖傳感系統(tǒng)的安全穩(wěn)定性。
[0081]以上所述僅為本發(fā)明的實施方式，并非因此限制本發(fā)明的專利范圍，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結構或等效流程變換，或直接或間接運用在其他相關的技術領域，均同理包括在本發(fā)明的專利保護范圍內(nèi)。
【主權項】
1.一種光纖傳感器的信號采集與處理方法，其特征在于，所述信號采集與處理方法包括: 現(xiàn)場可編程門陣列FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)； 對所述干擾信號數(shù)據(jù)進行量化處理； 統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號； 將所述頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理，以確定所述干擾信號數(shù)據(jù)對應的干擾類型。2.根據(jù)權利要求1所述的信號采集與處理方法，其特征在于，所述統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號的步驟具體包括: 在設定時間長度內(nèi)，統(tǒng)計并保存經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的上升沿次數(shù)，并將各個所述設定時間長度內(nèi)的上升沿次數(shù)組成一組數(shù)據(jù)，根據(jù)所述一組數(shù)據(jù)表示所述干擾信號數(shù)據(jù)的頻率變化信號。3.根據(jù)權利要求1所述的信號采集與處理方法，其特征在于，所述FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)的步驟具體包括: 所述FPGA在設定頻率內(nèi)控制模數(shù)轉(zhuǎn)換器采集所述光纖傳感器輸出的干擾信號數(shù)據(jù)； 保存所述干擾信號數(shù)據(jù)，并在等待預定周期后進行下一次數(shù)據(jù)采集。4.根據(jù)權利要求3所述的信號采集與處理方法，其特征在于，所述設定頻率為250kbs，所述預定周期為4個時鐘周期。5.根據(jù)權利要求1所述的信號采集與處理方法，其特征在于，所述將所述頻率變化信號發(fā)送至數(shù)字信號處理器DSP進行處理的步驟具體包括: 所述FPGA判斷所述頻率變化信號的數(shù)據(jù)量是否達到預先設定值； 如果所述數(shù)據(jù)量達到所述預先設定值，將所述頻率變化信號從所述FPGA的第一存儲器切換至所述FPGA的第二存儲器進行存儲，并向所述DSP發(fā)送觸發(fā)信號，以使所述DSP響應所述觸發(fā)信號并對所述頻率變化信號進行處理，確定所述干擾信號數(shù)據(jù)對應的干擾類型。6.根據(jù)權利要求3所述的信號采集與處理方法，其特征在于，所述第一存儲器為雙口隨機存取存儲器，所述第二存儲器為同步動態(tài)隨機存儲器SDRAM。7.根據(jù)權利要求5所述的信號采集與處理方法，其特征在于，所述DSP對所述頻率變化信號的處理具體包括:濾波、小波變換以及功率譜分析中的至少一種。8.根據(jù)權利要求1所述的信號采集與處理方法，其特征在于，所述FPGA采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù)的步驟包括如下步驟: 將所述光纖傳感器到的振動信號調(diào)節(jié)成光纖干涉信號； 將所述光纖干涉信號轉(zhuǎn)換成電壓模擬信號； 所述FPGA采集所述電壓模擬信號，并將所述電壓模擬信號轉(zhuǎn)換成數(shù)字信號后進行存儲。9.一種光纖傳感器的信號采集與處理裝置，其特征在于，所述裝置包括FPGA以及與其電連接的DSP， 所述FPGA用于采集并存儲所述光纖傳感器輸出的干擾信號數(shù)據(jù);還用于對所述干擾信號數(shù)據(jù)進行量化處理，統(tǒng)計并存儲經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的設定電平的次數(shù)，以確定所述干擾信號數(shù)據(jù)的頻率變化信號;并在將所述頻率變化信號發(fā)送至所述DSP;所述DSP用于對所述頻率變化信號進行處理，并確定所述干擾信號數(shù)據(jù)對應的干擾類型。10.根據(jù)權利要求9所述的信號采集與處理裝置，其特征在于，所述FPGA具體用于在設定時間長度內(nèi)，統(tǒng)計并保存經(jīng)過量化處理后的所述干擾信號數(shù)據(jù)的上升沿次數(shù)，并將各個所述設定時間長度內(nèi)的上升沿次數(shù)組成一組數(shù)據(jù)，根據(jù)所述一組數(shù)據(jù)表示所述干擾信號數(shù)據(jù)的頻率變化信號。
【文檔編號】G05B19/042GK105928604SQ201610363936
【公開日】2016年9月7日
【申請日】2016年5月27日
【發(fā)明人】劉博宇, 聶鑫, 劉本剛, 魏照, 宋善德, 李建彬, 魏嘉
【申請人】深圳艾瑞斯通技術有限公司