可改善工作性能的單晶硅壓力傳感器芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其是一種可改善工作性能的單晶硅壓力傳感器芯片。
【背景技術(shù)】
[0002]壓力傳感器已成為工業(yè)生產(chǎn)、智能家居、環(huán)境保護等諸多領(lǐng)域必不可少的電子元器件之一，而在壓力傳感器中，壓力傳感器的芯片直接決定了壓力傳感器的工作性能。現(xiàn)有的壓力傳感器芯片通常通過測量壓力對芯片中的電阻阻值的影響進而實現(xiàn)壓力的檢測，但現(xiàn)有的芯片結(jié)構(gòu)難以滿足極端環(huán)境下的工作需求，即其過壓性能并不理想。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種單晶硅壓力傳感器芯片，其可顯著改善傳感器芯片的過壓特性與靜壓特性。
[0004]為解決上述技術(shù)問題，本發(fā)明涉及一種可改善工作性能的單晶硅壓力傳感器芯片，其包括有襯底，襯底之上設(shè)置有單晶硅層；所述單晶硅層由設(shè)置在襯底上方的單晶硅薄膜，以及于單晶硅薄膜與襯底之間形成的真空腔構(gòu)成。所述真空腔在任意位置的豎直方向上的截面均為梯形結(jié)構(gòu)，真空腔的側(cè)端面與上端面之間設(shè)置有弧形連接段。
[0005]作為本發(fā)明的一種改進，所述單晶硅薄膜的上端面設(shè)置有包括第一壓敏電阻、第二壓敏電阻、第三壓敏電阻以及第四壓敏電阻在內(nèi)的惠斯通電橋；多個壓敏電阻均包括有壓敏端，以及兩個由壓敏端延伸而出的連接端；多個壓敏電阻之間通過連接至連接端的金屬引線彼此進行連接，所述第一壓敏電阻、第二壓敏電阻、第三壓敏電阻以及第四壓敏電阻關(guān)于單晶硅薄膜的中心位置成旋轉(zhuǎn)對稱。
[0006]采用上述設(shè)計，其可通過多個壓敏電阻之間的旋轉(zhuǎn)對稱設(shè)計，使得其所構(gòu)成的惠斯通電橋中的電阻分布的對稱性得以改善，從而使得惠斯通電橋的有效阻值得以升高，進而使得單晶硅壓力傳感器芯片的穩(wěn)定性與靜壓性能得以改善。
[0007]作為本發(fā)明的一種改進，所述單晶硅薄膜中，第一壓敏電阻、第二壓敏電阻、第三壓敏電阻以及第四壓敏電阻的壓敏端依次設(shè)置于單晶硅薄膜上端面的端角位置，每一個壓敏電阻中的兩個連接端的延伸方向均平行于單晶硅薄膜的對角線，且其均朝向單晶硅薄膜的中心區(qū)域延伸。采用上述設(shè)計，其可通過多個壓敏電阻中的連接端的結(jié)構(gòu)設(shè)置，使得其在實現(xiàn)彼此對稱設(shè)計的同時，使得多個壓敏電阻在單晶硅薄膜上端面形成“X”形的鏡像布局，從而使得電阻相對于單晶硅薄膜的對稱性得以進一步的改善，從而使得單晶硅壓力傳感器芯片的穩(wěn)定性與靜壓性能亦可得以改善。
[0008]作為本發(fā)明的一種改進，任意兩個相鄰的壓敏電阻之間通過分別連接至上述兩個壓敏電阻彼此相鄰的連接端之間的金屬引線進行連通，其使得多個壓敏電阻之間的連接線路亦滿足其對稱布局，并使得連接線路得以簡化，以使得傳感器芯片的工作穩(wěn)定性能得以提升。
[0009]采用上述技術(shù)方案的可改善工作性能的單晶硅壓力傳感器芯片，其可通過真空腔中的弧形連接段，使得上述單晶硅壓力傳感器芯片內(nèi)部形成弧角梯形結(jié)構(gòu)，從而使得傳感器芯片的抗過壓能力得以改善，以使得相同量程下，傳感器芯片在高壓狀態(tài)下的過壓性能較于常規(guī)芯片具有顯著改善。
【附圖說明】
[0010]圖1為本發(fā)明示意圖；
[0011]圖2為本發(fā)明中惠斯通電橋示意圖；
[0012]附圖標(biāo)記列表:
[0013]I —襯底、2—單晶硅薄膜、3—真空腔、4 一弧形連接段、51—第一壓敏電阻、52—第二壓敏電阻、53—第三壓敏電阻、54—第四壓敏電阻、6—壓敏端、7—連接端、8—金屬引線。
【具體實施方式】
[0014]下面結(jié)合【具體實施方式】，進一步闡明本發(fā)明，應(yīng)理解下述【具體實施方式】僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍。需要說明的是，下面描述中使用的詞語“前”、“后”、“左”、“右”、“上”和“下”指的是附圖中的方向，詞語“內(nèi)”和“外”分別指的是朝向或遠離特定部件幾何中心的方向。
[0015]實施例1
[0016]如圖1所示的一種可改善工作性能的單晶硅壓力傳感器芯片，其包括有襯底1，襯底之上設(shè)置有單晶硅層；所述單晶硅層由設(shè)置在襯底上方的單晶硅薄膜2，以及于單晶硅薄膜2與襯底I之間形成的真空腔3構(gòu)成。所述真空腔3在任意位置的豎直方向上的截面均為梯形結(jié)構(gòu)，真空腔3的側(cè)端面與上端面之間設(shè)置有弧形連接段4。
[0017]作為本發(fā)明的一種改進，如圖2所示，所述單晶硅薄膜2的上端面設(shè)置有包括第一壓敏電阻51、第二壓敏電阻52、第三壓敏電阻53以及第四壓敏電阻54在內(nèi)的惠斯通電橋；多個壓敏電阻均包括有壓敏端6，以及兩個由壓敏端6延伸而出的連接端7 ;多個壓敏電阻之間通過連接至連接端7的金屬引線8彼此進行連接，所述第一壓敏電阻51、第二壓敏電阻52、第三壓敏電阻53以及第四壓敏電阻54關(guān)于單晶硅薄膜2的中心位置成旋轉(zhuǎn)對稱。
[0018]采用上述設(shè)計，其可通過多個壓敏電阻之間的旋轉(zhuǎn)對稱設(shè)計，使得其所構(gòu)成的惠斯通電橋中的電阻分布的對稱性得以改善，從而使得惠斯通電橋的有效阻值得以升高，進而使得單晶硅壓力傳感器芯片的穩(wěn)定性與靜壓性能得以改善。
[0019]采用上述技術(shù)方案的可改善工作性能的單晶硅壓力傳感器芯片，其可通過真空腔中的弧形連接段，使得上述單晶硅壓力傳感器芯片內(nèi)部形成弧角梯形結(jié)構(gòu)，從而使得傳感器芯片的抗過壓能力得以改善，以使得相同量程下，傳感器芯片在高壓狀態(tài)下的過壓性能較于常規(guī)芯片具有顯著改善。
[0020]實施例2
[0021]作為本發(fā)明的一種改進，所述單晶硅薄膜2中，第一壓敏電阻51、第二壓敏電阻52、第三壓敏電阻53以及第四壓敏電阻54的壓敏端6依次設(shè)置于單晶硅薄膜2上端面的端角位置，每一個壓敏電阻中的兩個連接端7的延伸方向均平行于單晶硅薄膜2的對角線，且其均朝向單晶硅薄膜2的中心區(qū)域延伸。采用上述設(shè)計，其可通過多個壓敏電阻中的連接端的結(jié)構(gòu)設(shè)置，使得其在實現(xiàn)彼此對稱設(shè)計的同時，使得多個壓敏電阻在單晶硅薄膜上端面形成“X”形的鏡像布局，從而使得電阻相對于單晶硅薄膜的對稱性得以進一步的改善，從而使得單晶硅壓力傳感器芯片的穩(wěn)定性與靜壓性能亦可得以改善。
[0022]本實施例其余特征與優(yōu)點均與實施例1相同。
[0023]實施例3
[0024]作為本發(fā)明的一種改進，任意兩個相鄰的壓敏電阻之間通過分別連接至上述兩個壓敏電阻彼此相鄰的連接端7之間的金屬引線8進行連通，其使得多個壓敏電阻之間的連接線路亦滿足其對稱布局，并使得連接線路得以簡化，以使得傳感器芯片的工作穩(wěn)定性能得以提升。
[0025]本實施例其余特征與優(yōu)點均與實施例2相同。
【主權(quán)項】
1.一種可改善工作性能的單晶硅壓力傳感器芯片，其包括有襯底，襯底之上設(shè)置有單晶硅層；所述單晶硅層由設(shè)置在襯底上方的單晶硅薄膜，以及于單晶硅薄膜與襯底之間形成的真空腔構(gòu)成；其特征在于，所述真空腔在任意位置的豎直方向上的截面均為梯形結(jié)構(gòu)，真空腔的側(cè)端面與上端面之間設(shè)置有弧形連接段。2.按照權(quán)利要求1所述的可改善工作性能的單晶硅壓力傳感器芯片，其特征在于，所述單晶硅薄膜的上端面設(shè)置有包括第一壓敏電阻、第二壓敏電阻、第三壓敏電阻以及第四壓敏電阻在內(nèi)的惠斯通電橋； 多個壓敏電阻均包括有壓敏端，以及兩個由壓敏端延伸而出的連接端；多個壓敏電阻之間通過連接至連接端的金屬引線彼此進行連接，所述第一壓敏電阻、第二壓敏電阻、第三壓敏電阻以及第四壓敏電阻關(guān)于單晶硅薄膜的中心位置成旋轉(zhuǎn)對稱。3.按照權(quán)利要求2所述的可改善工作性能的單晶硅壓力傳感器芯片，其特征在于，所述單晶硅薄膜中，第一壓敏電阻、第二壓敏電阻、第三壓敏電阻以及第四壓敏電阻的壓敏端依次設(shè)置于單晶硅薄膜上端面的端角位置，每一個壓敏電阻中的兩個連接端的延伸方向均平行于單晶硅薄膜的對角線，且其均朝向單晶硅薄膜的中心區(qū)域延伸。4.按照權(quán)利要求3所述的可改善工作性能的單晶硅壓力傳感器芯片，其特征在于，任意兩個相鄰的壓敏電阻之間通過分別連接至上述兩個壓敏電阻彼此相鄰的連接端之間的金屬引線進行連通。
【專利摘要】本實用新型公開了一種可改善工作性能的單晶硅壓力傳感器芯片，其包括有襯底，襯底之上設(shè)置有單晶硅層；所述單晶硅層由設(shè)置在襯底上方的單晶硅薄膜，以及于單晶硅薄膜與襯底之間形成的真空腔構(gòu)成。所述真空腔在任意位置的豎直方向上的截面均為梯形結(jié)構(gòu)，真空腔的側(cè)端面與上端面之間設(shè)置有弧形連接段；采用上述技術(shù)方案的可改善工作性能的單晶硅壓力傳感器芯片，其可通過真空腔中的弧形連接段，使得上述單晶硅壓力傳感器芯片內(nèi)部形成弧角梯形結(jié)構(gòu)，從而使得傳感器芯片的抗過壓能力得以改善，以使得相同量程下，傳感器芯片在高壓狀態(tài)下的過壓性能較于常規(guī)芯片具有顯著改善。
【IPC分類】G01L1/22, G01L9/04
【公開號】CN204831655
【申請?zhí)枴緾N201520521299
【發(fā)明人】牟恒
【申請人】江蘇德爾森傳感器科技有限公司
【公開日】2015年12月2日
【申請日】2015年7月19日