專利名稱：基于cpld的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電腦橫織機(jī)領(lǐng)域，特指是電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷的方法，具體是一種基于CPLD的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷的方法。
背景技術(shù)：
在現(xiàn)有的技術(shù)中，電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷方法通常是基于單片機(jī)或者ARM為核心，用軟件實(shí)現(xiàn)算法，過(guò)多的使用延時(shí)使得控制器的速度受到限制，不能滿足電腦橫織機(jī)高速運(yùn)行的要求。其次，修改單片機(jī)或者ARM的軟件算法中電磁鐵延時(shí)復(fù)雜，易受到其他任務(wù)的干擾，一旦電磁鐵沒(méi)有在指定的延時(shí)關(guān)斷將會(huì)導(dǎo)致電磁鐵燒毀。

發(fā)明內(nèi)容
本發(fā)明的目的就是克服現(xiàn)有技術(shù)的不足，提出一種基于CPLD的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷的方法，解決了現(xiàn)有的電腦橫織機(jī)控制中電磁鐵延時(shí)關(guān)斷方法中速度受限的缺點(diǎn)。本發(fā)明的基于CPLD的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷的方法，依賴于如下硬件裝置單片機(jī)控制電路、自定義總線緩沖器、CPLD控制電路、譯碼電路、光電耦合器電路、電磁鐵驅(qū)動(dòng)電路，單片機(jī)控制電路的輸出端輸出數(shù)據(jù)到自定義總線緩沖器上，CPLD接收來(lái)自自定義總線緩沖器上的數(shù)據(jù)，CPLD控制電路的輸出端與譯碼電路的輸入端連接，譯碼電路的輸出端與光電耦合器的輸入連接，光電耦合器的輸出端連接電磁鐵驅(qū)動(dòng)電路。單片機(jī)控制方法具體步驟如下
Al 單片機(jī)將自定義總線緩沖器上的最高三位置為100并向自定義總線以右對(duì)齊的方式填充電磁鐵延時(shí)關(guān)斷時(shí)間的二進(jìn)制數(shù)值；
A2 如果單片機(jī)內(nèi)部存儲(chǔ)數(shù)據(jù)是要控制動(dòng)作三角電磁鐵，則執(zhí)行A3，否則執(zhí)行A4 ； A3 單片機(jī)將自定義總線緩沖器上的最高三位置為011并向自定義總線緩沖器以右對(duì)齊的方式填充所要控制的動(dòng)作三角電磁鐵的地址的二進(jìn)制數(shù)值；
A4 單片機(jī)將自定義總線緩沖器上的最高三位置為010并向自定義總線緩沖器以右對(duì)齊的方式填充所要控制的選針電磁鐵的地址的二進(jìn)制數(shù)值。CPLD控制電路包括延時(shí)保存電路、第一數(shù)據(jù)存儲(chǔ)隊(duì)列、第二數(shù)據(jù)存儲(chǔ)隊(duì)列、第一數(shù)據(jù)輸出電路和第二數(shù)據(jù)輸出電路，所述隊(duì)列延時(shí)保存電路控制方法具體包括以下步驟
Bl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為100，則執(zhí)行B2，否則繼續(xù)執(zhí)行Bl ；
B2 =CPLD將自定義總線緩沖器上的除高三位外的數(shù)據(jù)以右對(duì)齊的方式保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器中。所述第一數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法具體包括以下步驟
Cl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為010，則執(zhí)行C2，否則繼續(xù)執(zhí)行Cl ；C2 把當(dāng)前高速計(jì)數(shù)器的數(shù)值減去保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器的數(shù)值作為第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端，把保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器作為第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端的高位，同時(shí)導(dǎo)通保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器對(duì)應(yīng)的選針電磁鐵； C3 如果第一數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1，則繼續(xù)執(zhí)行C3，否則執(zhí)行C4 ； C4 將第一數(shù)據(jù)存儲(chǔ)隊(duì)列輸入端的數(shù)據(jù)存入索引A所對(duì)應(yīng)的地址中，索引A+1 ； C5 如果索引A=索引B-1，則輸出第一數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1。所述第二數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法具體包括以下步驟
Dl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為011，則執(zhí)行D2，否則繼續(xù)執(zhí)行Dl ；
D2 把當(dāng)前低速計(jì)數(shù)器的數(shù)值減去保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器的數(shù)值作為第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端，把保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器作為第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端的高位，同時(shí)導(dǎo)通保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器對(duì)應(yīng)的動(dòng)作三角電磁鐵； D3 如果第二數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1，則繼續(xù)執(zhí)行D3，否則執(zhí)行D4 ； D4 將第二數(shù)據(jù)存儲(chǔ)隊(duì)列輸入端的數(shù)據(jù)存入索引C所對(duì)應(yīng)的地址中，索引C+1 ； D5 如果索引C=索引D-1，則輸出第二數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1。所述第一數(shù)據(jù)輸出實(shí)現(xiàn)方法具體包括以下步驟
El 檢測(cè)第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端低位的數(shù)據(jù)，如果等于當(dāng)前高速計(jì)數(shù)器的數(shù)值且第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)為0，則執(zhí)行E2，否則繼續(xù)執(zhí)行El ； E2 關(guān)斷第一數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端高位所對(duì)應(yīng)選針電磁鐵； E3 索引 B-I ；
E4 如果索引B=索引A，則第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出1，否則第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出0。所述第二數(shù)據(jù)輸出實(shí)現(xiàn)方法具體包括以下步驟
Fl 檢測(cè)第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端低位的數(shù)據(jù)，如果等于當(dāng)前低速計(jì)數(shù)器的數(shù)值且第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)為0，則執(zhí)行F2，否則繼續(xù)執(zhí)行Fl ；
F2 關(guān)斷第二數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端高位所對(duì)應(yīng)動(dòng)作三角電磁鐵； F3 索引 D-I ；
F4 如果索引D=索引C，則第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出1，否則第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出0。本發(fā)明的有益效果本發(fā)明提高了電腦橫織機(jī)的運(yùn)行速度，并且杜絕了電磁鐵燒毀的現(xiàn)象，電腦橫織機(jī)的穩(wěn)定性大大提高，降低了電腦橫織機(jī)后期維護(hù)成本。


圖1是本發(fā)明的硬件連接圖。圖2是本發(fā)明的單片機(jī)控制方法具體步驟圖。圖3是CPLD控制電路控制方法具體步驟圖。
具體實(shí)施例方式本發(fā)明的基于CPLD的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷的方法，依賴于如下硬件裝置單片機(jī)控制電路、自定義總線緩沖器、CPLD控制電路、譯碼電路、光電耦合器電路、電磁鐵驅(qū)動(dòng)電路。本發(fā)明采用CPLD做硬件延時(shí)，準(zhǔn)確可靠，能有效的降低單片機(jī)或者
ARM的CPU占用率，延時(shí)時(shí)間準(zhǔn)確可靠，同時(shí)延時(shí)時(shí)間可控，準(zhǔn)確的關(guān)斷電磁鐵，防止電磁鐵
；Bsaa AmsX。如圖1所示，單片機(jī)控制電路與自定義總線緩沖器連接，自定義總線緩沖器與 CPLD控制電路連接，CPLD的一個(gè)輸出端與譯碼電路的輸入端連接，譯碼電路的輸出端與光電耦合電路的輸入端連接，光電耦合電路的輸出端與電磁鐵驅(qū)動(dòng)電路輸入端連接。如圖2所示，單片機(jī)控制方法具體步驟如下
Al 單片機(jī)將自定義總線緩沖器上的最高三位置為100并向自定義總線以右對(duì)齊的方式填充電磁鐵延時(shí)關(guān)斷時(shí)間的二進(jìn)制數(shù)值；
A2 如果單片機(jī)內(nèi)部存儲(chǔ)數(shù)據(jù)是要控制動(dòng)作三角電磁鐵，則執(zhí)行A3，否則執(zhí)行A4 ； A3 單片機(jī)將自定義總線緩沖器上的最高三位置為011并向自定義總線緩沖器以右對(duì)齊的方式填充所要控制的動(dòng)作三角電磁鐵的地址的二進(jìn)制數(shù)值；
A4 單片機(jī)將自定義總線緩沖器上的最高三位置為010并向自定義總線緩沖器以右對(duì)齊的方式填充所要控制的選針電磁鐵的地址的二進(jìn)制數(shù)值。如圖3所示，CPLD控制電路包括延時(shí)保存電路、第一數(shù)據(jù)存儲(chǔ)隊(duì)列、第二數(shù)據(jù)存儲(chǔ)隊(duì)列、第一數(shù)據(jù)輸出電路和第二數(shù)據(jù)輸出電路，所述隊(duì)列延時(shí)保存電路控制方法具體包括以下步驟
Bl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為100，則執(zhí)行B2，否則繼續(xù)執(zhí)行Bl ；
B2:CPLD將自定義總線緩沖器上的除高三位外的數(shù)據(jù)以右對(duì)齊的方式保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器中。所述第一數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法具體包括以下步驟
Cl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為010，則執(zhí)行C2，否則繼續(xù)執(zhí)行Cl ；
C2 把當(dāng)前高速計(jì)數(shù)器的數(shù)值減去保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器的數(shù)值作為第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端，把保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器作為第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端的高位，同時(shí)導(dǎo)通保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器對(duì)應(yīng)的選針電磁鐵； C3 如果第一數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1，則繼續(xù)執(zhí)行C3，否則執(zhí)行C4 ； C4 將第一數(shù)據(jù)存儲(chǔ)隊(duì)列輸入端的數(shù)據(jù)存入索引A所對(duì)應(yīng)的地址中，索引A+1 ； C5 如果索引A=索引B-1，則輸出第一數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1。所述第二數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法具體包括以下步驟
Dl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為011，則執(zhí)行D2，否則繼續(xù)執(zhí)行Dl ；
D2 把當(dāng)前低速計(jì)數(shù)器的數(shù)值減去保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器的數(shù)值作為第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端，把保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器作為第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端的高位，同時(shí)導(dǎo)通保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器對(duì)應(yīng)的動(dòng)作三角電磁鐵； D3 如果第二數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1，則繼續(xù)執(zhí)行D3，否則執(zhí)行D4 ； D4 將第二數(shù)據(jù)存儲(chǔ)隊(duì)列輸入端的數(shù)據(jù)存入索引C所對(duì)應(yīng)的地址中，索引C+1 ； D5 如果索引C=索引D-1，則輸出第二數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1。所述第一數(shù)據(jù)輸出實(shí)現(xiàn)方法具體包括以下步驟
El 檢測(cè)第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端低位的數(shù)據(jù)，如果等于當(dāng)前高速計(jì)數(shù)器的數(shù)值且第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)為0，則執(zhí)行E2，否則繼續(xù)執(zhí)行El ； E2 關(guān)斷第一數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端高位所對(duì)應(yīng)選針電磁鐵； E3 索引 B-I ；
E4 如果索引B=索引A，則第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出1，否則第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出0。所述第二數(shù)據(jù)輸出實(shí)現(xiàn)方法具體包括以下步驟
Fl 檢測(cè)第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端低位的數(shù)據(jù)，如果等于當(dāng)前低速計(jì)數(shù)器的數(shù)值且第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)為0，則執(zhí)行F2，否則繼續(xù)執(zhí)行Fl ；
F2 關(guān)斷第二數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端高位所對(duì)應(yīng)動(dòng)作三角電磁鐵； F3 索引 D-I ；
F4 如果索引D=索引C，則第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出1，否則第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出0。
權(quán)利要求
1.基于CPLD的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷方法，其特征在于該方法由單片機(jī)控制方法和CPLD控制方法組成；所述的單片機(jī)控制方法具體包括以下步驟Al 單片機(jī)將自定義總線緩沖器上的最高三位置為100并向自定義總線以右對(duì)齊的方式填充電磁鐵延時(shí)關(guān)斷時(shí)間的二進(jìn)制數(shù)值；A2 如果單片機(jī)內(nèi)部存儲(chǔ)數(shù)據(jù)是要控制動(dòng)作三角電磁鐵，則執(zhí)行A3，否則執(zhí)行A4 ； A3 單片機(jī)將自定義總線緩沖器上的最高三位置為011并向自定義總線緩沖器以右對(duì)齊的方式填充所要控制的動(dòng)作三角電磁鐵的地址的二進(jìn)制數(shù)值；A4 單片機(jī)將自定義總線緩沖器上的最高三位置為010并向自定義總線緩沖器以右對(duì)齊的方式填充所要控制的選針電磁鐵的地址的二進(jìn)制數(shù)值；所述的CPLD控制方法包括延時(shí)保存電路控制方法、第一數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法、第二數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法、第一數(shù)據(jù)輸出電路控制方法和第二數(shù)據(jù)輸出電路控制方法； 所述的延時(shí)保存電路控制方法具體包括以下步驟Bl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為100，則執(zhí)行B2，否則繼續(xù)執(zhí)行Bl ；B2 =CPLD將自定義總線緩沖器上的除高三位外的數(shù)據(jù)以右對(duì)齊的方式保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器中；所述的第一數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法具體包括以下步驟Cl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為010，則執(zhí)行C2，否則繼續(xù)執(zhí)行Cl ；C2 把當(dāng)前高速計(jì)數(shù)器的數(shù)值減去保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器的數(shù)值作為第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端，把保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器作為第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端的高位，同時(shí)導(dǎo)通保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器對(duì)應(yīng)的選針電磁鐵； C3 如果第一數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1，則繼續(xù)執(zhí)行C3，否則執(zhí)行C4 ； C4 將第一數(shù)據(jù)存儲(chǔ)隊(duì)列輸入端的數(shù)據(jù)存入索引A所對(duì)應(yīng)的地址中，索引A+1 ； C5 如果索引A=索引B-1，則輸出第一數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1 ； 所述的第二數(shù)據(jù)存儲(chǔ)隊(duì)列實(shí)現(xiàn)方法具體包括以下步驟Dl 檢測(cè)自定義總線緩沖器上的數(shù)據(jù)，如果自定義總線緩沖器上的高三位為011，則執(zhí)行D2，否則繼續(xù)執(zhí)行Dl ；D2 把當(dāng)前低速計(jì)數(shù)器的數(shù)值減去保存在保存自定義總線緩沖器上電磁鐵延時(shí)關(guān)斷時(shí)間的寄存器的數(shù)值作為第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端，把保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器作為第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸入端的高位，同時(shí)導(dǎo)通保存自定義總線緩沖器上所要控制電磁鐵對(duì)應(yīng)的地址的寄存器對(duì)應(yīng)的動(dòng)作三角電磁鐵； D3 如果第二數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1，則繼續(xù)執(zhí)行D3，否則執(zhí)行D4 ； D4 將第二數(shù)據(jù)存儲(chǔ)隊(duì)列輸入端的數(shù)據(jù)存入索引C所對(duì)應(yīng)的地址中，索引C+1 ； D5 如果索引C=索引D-1，則輸出第二數(shù)據(jù)存儲(chǔ)隊(duì)列滿信號(hào)為1 ； 所述的第一數(shù)據(jù)輸出電路控制方法具體包括以下步驟El 檢測(cè)第一數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端低位的數(shù)據(jù)，如果等于當(dāng)前高速計(jì)數(shù)器的數(shù)值且第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)為0，則執(zhí)行E2，否則繼續(xù)執(zhí)行El ； E2 關(guān)斷第一數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端高位所對(duì)應(yīng)選針電磁鐵； E3 索引 B-I ；E4 如果索引B=索引A，則第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出1，否則第一數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出0 ；所述的第二數(shù)據(jù)輸出電路控制方法具體包括以下步驟Fl 檢測(cè)第二數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端低位的數(shù)據(jù)，如果等于當(dāng)前低速計(jì)數(shù)器的數(shù)值且第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)為0，則執(zhí)行F2，否則繼續(xù)執(zhí)行Fl ；F2 關(guān)斷第二數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端高位所對(duì)應(yīng)動(dòng)作三角電磁鐵； F3 索引 D-I ；F4 如果索引D=索引C，則第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出1，否則第二數(shù)據(jù)存儲(chǔ)隊(duì)列為空信號(hào)輸出0。
全文摘要
本發(fā)明公布了一種基于CPLD的電腦橫織機(jī)控制器中電磁鐵延時(shí)關(guān)斷方法?，F(xiàn)有技術(shù)中電磁鐵延時(shí)關(guān)斷時(shí)間由ARM等芯片來(lái)處理，關(guān)斷速度收到ARM芯片效率和頻率的限制，無(wú)法做到高速，且關(guān)斷延時(shí)時(shí)間的修改受到其他任務(wù)的影響，關(guān)斷時(shí)間不精確。本發(fā)明方法中單片機(jī)發(fā)送電磁鐵延時(shí)關(guān)斷時(shí)間，CPLD接收到時(shí)間后將延時(shí)和所要控制的電磁鐵地址保存到數(shù)據(jù)存儲(chǔ)隊(duì)列中同時(shí)導(dǎo)通對(duì)應(yīng)地址的電磁鐵，CPLD比對(duì)內(nèi)部計(jì)數(shù)器的數(shù)值和數(shù)據(jù)存儲(chǔ)隊(duì)列的輸出端數(shù)值，當(dāng)兩者數(shù)值相等時(shí)CPLD關(guān)斷相對(duì)應(yīng)的電磁鐵同時(shí)刪除數(shù)據(jù)存儲(chǔ)隊(duì)列輸出端的數(shù)值。本發(fā)明縮短程序修改周期，提高電磁鐵延時(shí)關(guān)斷的速度，杜絕了燒毀電磁鐵的現(xiàn)象。
文檔編號(hào)G05B19/042GK102508451SQ20111034780
公開(kāi)日2012年6月20日 申請(qǐng)日期2011年11月7日 優(yōu)先權(quán)日2011年11月7日
發(fā)明者何志偉, 曾毓, 高明煜, 黃健, 黃繼業(yè) 申請(qǐng)人:杭州電子科技大學(xué)