電流偏置電路的制作方法
【技術領域】
[0001]本發(fā)明涉及一種半導體集成電路，特別是涉及一種電流偏置電路。
【背景技術】
[0002]電流偏置電路在集成電路中被廣泛應用，如圖1所示，是現(xiàn)有第一種電流偏置電路圖；圖1中PM0S管MP1和MP2互為鏡像組成頂端電流鏡，NM0S管MN1和MN2互為鏡像組成底端電流鏡，頂端電流鏡和底端電流鏡的PM0S管和NM0S管分別連接形成2條電流路徑，其中NM0S管麗2的源極和地之間連接電阻Rl，NM0S管麗1的源極接地；NM0S管麗1的漏極和柵極連接NM0S管麗2的柵極，連接點為節(jié)點NBIAS。PM0S管MP1的柵極連接PM0S管MP2的柵極和漏極，連接點為節(jié)點PBIAS，PM0S管MP1和MP2的源極連接電源電壓VDDA。
[0003]由PM0S管MP1和MP2和NM0S管麗1和麗2組成環(huán)路，環(huán)路說明如下:如果從節(jié)點PBIAS處斷開即PM0S管MP2的柵極和漏極斷開，設PM0S管MP1的柵極為輸入，PM0S管MP2和NM0S管的麗2的漏極為輸出，則路徑:輸入到PM0S管MP1到NM0S管麗1到NM0S管麗2和電阻R1到輸出(即In_MPl_MNl_(MN2+Rl)_out)形成正反饋，而路徑:輸入到PM0S管MP2到輸出(即In_MP2_out)形成負反饋；環(huán)路的總體是正反饋還是負反饋，由上述兩條路徑決定，環(huán)路要實現(xiàn)穩(wěn)定輸出，則要求環(huán)路為負反饋，這需要通過調節(jié)NM0S管MN1和NM0S管MN2溝道的寬長比的比例即1:K和電阻R1的值實現(xiàn)。
[0004]電源電壓VDDA上電后，由PM0S管ΡΜ1和NM0S管麗1組成的電流路徑的電流和由PM0S管ΡΜ2和NM0S管麗2組成的電流路徑的電流成比例，而NM0S管麗1的柵源電壓和NM0S管麗2的柵源電壓不相等，利用成比例的電流和柵源電壓差能使由PM0S管ΡΜ1和NM0S管麗1組成的電流路徑的電流和電源電壓無關，也即形成基準電流，由于鏡像關系可知由PM0S管ΡΜ2和NM0S管麗2組成的電流路徑的電流也和電源電壓無關。
[0005]如圖1所示的現(xiàn)有第一種電流偏置電路的缺點是，由PM0S管ΡΜ1和NM0S管麗1組成的電流路徑的電流和由PM0S管ΡΜ2和NM0S管麗2組成的電流路徑的電流都不是很穩(wěn)定，也即實際值相對于所要設定的值會有較大的偏差。為了提高兩條電流路徑中的電流的穩(wěn)定性，現(xiàn)有技術中采用了如圖2所示的現(xiàn)有第二種電流偏置電路，在圖1的基礎上，第二種電流偏置電路在PM0S管ΜΡ1和NM0S管ΜΝ1的路徑上增加了 PM0S管MP4，而在PM0S管ΜΡ2和NM0S管ΜΝ2的路徑上增加了 NM0S管ΜΝ4，由PM0S管ΜΡ1和MP4組成共源共柵結構(Cascode)，其中PM0S管MP4的柵極即節(jié)點PB2的偏置電壓由偏置路徑提供，偏置路徑由PM0S管MP3和NM0S管MN3串聯(lián)而成；由NM0S管MN2和NM0S管MN4組成共源共柵結構，其中NM0S管MN4直接選用native NMOS管；native NMOS管直接形成于外延層中的NM0S管，不需要制作阱區(qū)，故native NMOS管的閾值電壓為零或負值，也即native NMOS在接近0的柵極偏壓就能導通，所以選用native NM0S管后，NM0S管MN4不需要單獨設置偏置路徑，將NM0S管MN4的柵極直接和NM0S管麗1的柵極連接即可。由圖2可知，PM0S管MP1和MP4組成的共源共柵結構能使PM0S管MP1的漏極電壓穩(wěn)定，原因為PM0S管MP1的漏極電壓等于PM0S管MP4的源極電壓，而PM0S管MP4的源極電壓約等于柵極電壓(相差一個閾值電壓)，而PMOS管MP4的柵極電壓直接連接比較恒定的偏置電壓，故最終能使PM0S管MP1的漏極電壓穩(wěn)定；同理，NM0S管MN2和MN4組成的共源共柵結構能使NM0S管MN2的漏極電壓穩(wěn)定。PM0S管MP1的漏極電壓和NM0S管麗2的漏極電壓穩(wěn)定能提高兩個電流路徑的穩(wěn)定性，最終使實際輸出電流和設定的輸出電流一致性好。
[0006]圖2中由PM0S管MP3和NM0S管麗3組成得到偏置路徑直接連接在電源電壓和地GNDA之間。其中采用的電阻R1比較大，大電阻的R1會消耗電路的面積，增加成本。

【發(fā)明內容】

[0007]本發(fā)明所要解決的技術問題是提供一種電流偏置電路，能節(jié)約電阻面積，降低成本。
[0008]為解決上述技術問題，本發(fā)明提供的電流偏置電路包括:第一電流鏡、第二電流鏡和偏置路徑。
[0009]所述第一電流鏡包括互為鏡像的第一 PM0S管和第二 PM0S管。
[0010]所述第二電流鏡包括互為鏡像的第一 NM0S管和第二 NM0S管。
[0011]所述第一 PM0S管的漏極電流通過第三PM0S管和所述第一 NM0S管的漏極電流連接形成第一電流路徑。
[0012]所述第二 PM0S管的漏極電流通過第三NM0S管和所述第二 NM0S管的漏極電流連接形成第二電流路徑。
[0013]所述第一 NM0S管的源極接地，所述第二 NM0S管的源極和地之間連接有第一電阻；所述第一 NM0S管的漏極和柵極都連接所述第二 NM0S管的柵極。
[0014]所述第一 PM0S管的源極和所述第二 PM0S管的源極都接電源電壓，所述第一 PM0S管的柵極連接所述第二 PM0S管的柵極和漏極。
[0015]所述第三PM0S管的源極連接所述第一 PM0S管的漏極，所述第三PM0S管的漏極連接所述第一 NM0S管的漏極電流，所述第三PM0S管的柵極連接第一偏置電壓。
[0016]所述第三NM0S管的源極連接所述第二 NM0S管的漏極，所述第三NM0S管的漏極連接所述第二 PM0S管的漏極電流，所述第三NM0S管的柵極連接第二偏置電壓。
[0017]所述第一電阻使所述第一 NM0S管的柵源電壓和所述第二 NM0S管的柵源電壓不相等，利用所述第一 NM0S管和所述第二 NM0S管之間的柵源電壓差以及所述第一電流路徑和所述第二電流路徑的電流成比例的關系使所述第一電流鏡和所述第二電流鏡形成一個穩(wěn)定的負反饋環(huán)路并輸出和電源電壓無關的基準電流。
[0018]所述第一 PM0S管和所述第三PM0S管組成第一共源共柵結構，所述第一共源共柵結構使所述第一 PM0S管的漏極電壓穩(wěn)定；所述第二 NM0S管和所述第三NM0S管組成第二共源共柵結構，所述第二共源共柵結構使所述第二 NM0S管的漏極電壓穩(wěn)定；通過使所述第一PM0S管的漏極電壓和所述第二 NM0S管的漏極電壓穩(wěn)定來提高所述第一電流路徑和所述第二電流路徑的電流穩(wěn)定性。
[0019]所述偏置路徑提供所述第一偏置電壓到所述第三PM0S管的柵極，所述偏置路徑的電流輸出端通過所述第一電阻接地，用以增加所述第一電阻通過的電流，從而使所述第一電阻取更小的值就能得到所述基準電流所需的所述第一 NM0S管和所述第二 NM0S管之間的柵源電壓差。
[0020]進一步的改進是，所述第三NM0S管選用native NMOS管，所述第三NM0S管的柵極直接連接所述第一 NM0S管的柵極。
[0021]進一步的改進是，所述偏置路徑包括第四PM0S管和第四NM0S管，所述第四PM0S管的源極連接電源電壓，所述第四PM0S管的柵極和漏極、所述第三PM0S管的柵極以及所述第四NM0S管的漏極連接在一起；所述第四NM0S管的源極連接所述第二 NM0S管的源極，所述第四NM0S管的柵極連接所述第一 NM0S管的柵極。
[0022]本發(fā)明通過現(xiàn)有第二種具有共源共柵的電流路徑的基礎上，通過將偏置路徑的電流通過第一電阻接地，相對于于將偏置路徑的電流直接接地，本發(fā)明增加了第一電阻的電流，使得為了在第一電阻兩端獲得相等電壓時所需要的第一電阻的值會變小，第一電阻的變小能使得電阻面積得到節(jié)約，所以本發(fā)明能節(jié)約電阻面積，降低成本。
[0023]同時，本發(fā)明僅是將偏置路徑的電流通過第一電阻接地即可實現(xiàn)節(jié)約電阻面積，不會對組成環(huán)路的兩條電流路徑產生任何影響，所以不會增加額外的功耗。
【附圖說明】
[0024]下面結合附圖和【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0025]圖1是現(xiàn)有第一種電流偏置電路圖；
[0026]圖2是現(xiàn)有第二種電流偏置電路圖；
[0027]圖3是本發(fā)明實施例電流偏置電路圖。
【具體實施方式】
[0028]如圖3所示，是本發(fā)明實施例電流偏置電路圖。本發(fā)明實施例電流偏置電路包括:第一電流鏡、第二電流鏡和偏