專利名稱：混合信號電路模擬器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種混合信號電路模擬器，更具體地說，涉及一種在設(shè)計含有大量電路元件的半導(dǎo)體電路時分析電路元件的電特征并反饋給設(shè)計數(shù)據(jù)的混合信號電路模擬器。
背景技術(shù)：
在近幾年的半導(dǎo)體設(shè)計中，隨著在同一芯片上混合設(shè)計數(shù)字電路、模擬電路、存儲器電路和RF電路的SOC(芯片上系統(tǒng))的進(jìn)步，由于半導(dǎo)體元件的尺寸縮小和低電壓，漏電流、線路寄生電容以及工藝波動可靠性等問題已經(jīng)變得越來越重要了。
對于被要求進(jìn)行復(fù)雜而高級設(shè)計的電路設(shè)計者而言，模擬所設(shè)計的電路是不可避免的。
另一方面，在傳統(tǒng)的設(shè)計流程中，模擬電路和數(shù)字電路是在完全不同的環(huán)境中分別開發(fā)的。在創(chuàng)建物理布圖的階段之前，并沒有把它們一起集合在單個電路上。然而，在當(dāng)前的SOC設(shè)計中，這樣的方法不能事先避免系統(tǒng)級別的故障，在當(dāng)前的SOC設(shè)計中，由于模擬電路和數(shù)字電路具有復(fù)雜的相互作用，因此，需要頻繁地要求相當(dāng)?shù)膭诹蜁r間來進(jìn)行修改。
為了避免這樣的情況，必須在設(shè)計的可能的早期階段進(jìn)行系統(tǒng)級別的檢驗并發(fā)現(xiàn)問題，從而采取措施進(jìn)行改進(jìn)。因此，要求當(dāng)前的電路模擬器具有高級功能，不僅為了“后布圖檢驗(Post Layout Verification)”，而且也為了能夠在“前布圖檢驗”中執(zhí)行系統(tǒng)級別的檢驗。已開發(fā)出了廣泛的電路模擬器，其能夠處置作為模擬電路主流的SPICE(帶有集成電路重點的模擬程序)、作為數(shù)字電路主流的VHDL(甚高速集成電路硬件描述語言)、以及包含Verilog的晶體管級別或高頻電路。
然而，與數(shù)字電路相比，模擬電路常常不能準(zhǔn)確地產(chǎn)生波形，因此，難以實現(xiàn)其模擬自動化。實際上，在常規(guī)的模擬電路模擬器中，對所設(shè)計的電路進(jìn)行檢驗和修改也大部分是人工進(jìn)行的。下面將要說明常規(guī)技術(shù)的例子。
常規(guī)上，已經(jīng)提出了各種不同的電路模擬系統(tǒng)。圖19示出了電路模擬系統(tǒng)的例子的配置(見JP-A-8-63507(第7頁，圖1))。由圖19可知，在此系統(tǒng)中，通過使用由設(shè)計者創(chuàng)建并存儲在文件E1中的輸入數(shù)據(jù)E101，輸入處理裝置E2創(chuàng)建網(wǎng)表數(shù)據(jù)E102的存儲文件E3和圖形定義數(shù)據(jù)E103的存儲文件E4。然后，電路模擬器E5創(chuàng)建分析結(jié)果數(shù)據(jù)的存儲文件E6。根據(jù)文件E4和文件E6，一組數(shù)據(jù)E110產(chǎn)生并存儲在文件E8之中。通過波形顯示裝置E9將文件E8顯示在顯示設(shè)備E11上。此外，使用圖形選擇裝置E10，僅僅能夠選擇或重新安排希望的圖形。
現(xiàn)在參照圖20，說明電路模擬器E5的操作過程。圖20是電路模擬器SPICE的暫態(tài)分析的執(zhí)行流程圖，在諸如EWS(工程工作站)或PC(個人計算機)之類的計算機中廣泛地采用了電路模擬器SPICE。在步驟F1中，進(jìn)行初始化。通過此初始化，讀入網(wǎng)表數(shù)據(jù)(net list data)，從而獲得存儲在計算機存儲器內(nèi)的、初始狀態(tài)下每個電路元件的所有端子上的電壓和電流。然后，在步驟F2中，用“0”來代替模擬時間“T”。模擬時間“T”隨著模擬處理的進(jìn)行而增加。
在完成一系列的處理操作之后，處理就轉(zhuǎn)移到在步驟F3和其后的循環(huán)處理部分之中。首先，在步驟F3，將存儲在計算機存儲器中的每個節(jié)點上的電壓值和電流值輸出到文件中。在此情況下，如果指定特定節(jié)點而不限于所有節(jié)點，則僅為此指定的節(jié)點執(zhí)行輸出。
然后，在步驟F4中，確定當(dāng)前模擬時間T是否是模擬終止時間。如果是模擬終止時間，則處理結(jié)束。如果不是，則繼續(xù)進(jìn)行處理并進(jìn)入步驟F5。在步驟F5，用步進(jìn)值的初始恒定值T0來代替時間步進(jìn)值T0。將步進(jìn)值Td和模擬時間T的和(T+Td)設(shè)置為臨時的新模擬時間，從而計算在每個節(jié)點上的電壓值和電流值。
此后，在步驟F7，確定所有的計算結(jié)果是否收斂，以便能夠得到所述值。如果收斂，在步驟F8，將模擬時間T更新為T+Td。然后，處理過程回到循環(huán)開始處的步驟F3。電路模擬器重復(fù)這些系列的操作，直到達(dá)到模擬終止時間。
另一方面，在步驟F7，如果計算結(jié)果沒有收斂，那么，在步驟F9中，減少步進(jìn)值Td。在步驟F10中，將減少的Td與預(yù)定值Tf相比較。如果步進(jìn)值Td較大，處理過程回到步驟F6，并由此進(jìn)行計算。然而，如果步進(jìn)值Td小于預(yù)定值Tf，則強制終止模擬處理。
模擬處理的強制終止相當(dāng)于這樣的一種情況，在此情況下，存在有過多的影響模擬準(zhǔn)確性的計算誤差，或者計算結(jié)果沒有完全收斂，以致不能得到值。
在上述的常規(guī)技術(shù)中，通過輸出網(wǎng)表數(shù)據(jù)和圖形定義數(shù)據(jù)，并將這些數(shù)據(jù)輸入到波形顯示裝置中，則能夠在顯示設(shè)備上顯示自動處理的波形圖形。然而，波形仍然是由設(shè)計者來確認(rèn)、檢驗并反映在所設(shè)計的電路上的。尚未實現(xiàn)它們的完全自動化。
然而，在設(shè)計對象的電路規(guī)模增大并且復(fù)雜的今日，采用這樣的技術(shù)則大大增加設(shè)計者的工作量，并使得難以有效進(jìn)行大規(guī)模集成電路的設(shè)計。
此外，在設(shè)計模擬電路的情況下，電路元件的特征會顯著地影響整個電路。而且，由于不能容易地改變電路元件的尺寸，因此，難以實現(xiàn)減小電路面積并節(jié)省功率。
此外，混合信號電路模擬器與數(shù)字電路模擬器相比，操作速度慢，并且開發(fā)效率也顯著劣化。

發(fā)明內(nèi)容
鑒于上述的情況，完成了本發(fā)明。本發(fā)明的目的在于，在使用電路模擬器來設(shè)計電路時，提供一種混合信號電路模擬器，通過由設(shè)計者對顯示在顯示設(shè)備上的波形進(jìn)行直接操作，其能夠容易地修改或變更電路，并實現(xiàn)所希望的電路設(shè)計。
此外，除了上述的目的以外，本發(fā)明的另一個目的是提供一種混合信號電路模擬器，其能夠設(shè)計面積更小、功率消耗低的電路。
除了這些目的以外，本發(fā)明的另一個目的是提供一種電路模擬器，其能夠容易地創(chuàng)建硬件描述語言，并以較高的速度進(jìn)行模擬。
為了達(dá)到上述的目的，根據(jù)本發(fā)明的混合信號模擬器的特征在于包括網(wǎng)表(net list)輸出裝置，用于從所創(chuàng)建的電路圖的電路信息數(shù)據(jù)中輸出網(wǎng)表數(shù)據(jù)；電路模擬器，用于根據(jù)網(wǎng)表數(shù)據(jù)和輸入信號數(shù)據(jù)來輸出波形數(shù)據(jù)；輸入裝置，用于輸入具有所希望的值的數(shù)據(jù)；以及波形分析裝置，用于分析波形數(shù)據(jù)、和由輸入裝置產(chǎn)生的輸入數(shù)據(jù)，以產(chǎn)生電路參數(shù)更新信息。
根據(jù)此配置，在不直接修改電路圖上的電路參數(shù)的情況下，設(shè)計者就能夠創(chuàng)建生成波形的電路，該波形經(jīng)過所希望的輸入值的附近，因此，能夠容易地修改此電路，從而迅速地創(chuàng)建最優(yōu)的電路。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，波形分析裝置在從波形數(shù)據(jù)選擇的波形上選擇點，以便分析輸入數(shù)據(jù)和波形數(shù)據(jù)，從而產(chǎn)生電路參數(shù)更新信息。
根據(jù)此配置，波形分析裝置在從波形數(shù)據(jù)選擇的波形上選擇點，以便分析輸入數(shù)據(jù)和波形數(shù)據(jù)，從而產(chǎn)生電路參數(shù)更新信息。因此，在不直接在電路圖上修改電路參數(shù)的情況下，設(shè)計者能夠創(chuàng)建生成波形的電路，該波形經(jīng)過所希望的輸入值附近，因此，能夠容易地修改該電路，從而迅速地生成最優(yōu)的電路。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，波形分析裝置包括波形編輯裝置，用于編輯從波形數(shù)據(jù)中選擇的波形；波形編輯結(jié)果分析裝置，用于分析由波形編輯裝置產(chǎn)生的波形編輯數(shù)據(jù)，以產(chǎn)生電路參數(shù)更新信息。
根據(jù)此配置，在不直接在電路圖上修改電路參數(shù)的情況下，設(shè)計者就能夠創(chuàng)建具有所希望的波形的電路，因此，能夠通過更為直觀的操作并且容易地修改電路，從而能夠迅速地生成最優(yōu)的電路。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于包括網(wǎng)表變更裝置，用于根據(jù)電路參數(shù)更新信息來改變網(wǎng)表數(shù)據(jù)；電路信息變更裝置，用于根據(jù)電路參數(shù)更新信息來改變電路信息數(shù)據(jù)。
根據(jù)此配置，在不直接在電路圖上修改電路參數(shù)的情況下，設(shè)計者能夠改變網(wǎng)表數(shù)據(jù)來創(chuàng)建具有所希望的波形的電路，因此，能夠通過更為直觀的操作并且容易地修改電路，從而迅速地創(chuàng)建最優(yōu)的電路。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，包括波形顯示裝置，用于在預(yù)定的顯示設(shè)備上顯示從波形數(shù)據(jù)中選擇的波形，并且其中，波形分析裝置根據(jù)顯示在波形顯示裝置上的波形來執(zhí)行分析。
根據(jù)此配置，不直接修改電路圖上的電路參數(shù)，設(shè)計者就能通過更為直觀的操作容易地修改電路，從而，迅速地創(chuàng)建最優(yōu)的電路。
根據(jù)本發(fā)明的混合信號電路模擬器，其中，電路信息變更裝置根據(jù)電路參數(shù)更新信息并基于設(shè)計規(guī)則將電路信息數(shù)據(jù)改變?yōu)楣潭ㄖ怠?br> 根據(jù)此配置，設(shè)計者能夠在沒有感覺到設(shè)計規(guī)則的情況下更新電路參數(shù)。此外，限制所創(chuàng)建的電路參數(shù)更新信息的項目組，以便能夠縮短電路模擬的重復(fù)時間。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，如果存在能夠創(chuàng)建經(jīng)過由輸入裝置產(chǎn)生的輸入數(shù)據(jù)附近的波形、或由波形編輯裝置編輯的波形的多個項目的電路參數(shù)更新信息，那么，最好能選擇電路面積最小或電路功率消耗最少的電路參數(shù)更新信息。
根據(jù)此配置，能夠抑制由輸入裝置或波形編輯裝置造成的電路面積和功率消耗的過度增加，從而減少整個半導(dǎo)體集成電路的生產(chǎn)成本和功率消耗。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，波形編輯裝置適合于顯示正常情況下的波形以及在最好和最壞情況下的波形；以及對于從上述波形中選擇的波形，輸入裝置或波形編輯裝置可接受，并且，根據(jù)電路參數(shù)更新信息，將所有的波形都作為候選，以供重新顯示或重新編輯。
根據(jù)此配置，可以使設(shè)計容限達(dá)到最優(yōu)化，從而，可以設(shè)計出具有高質(zhì)量的半導(dǎo)體集成電路。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，如果沒有由波形分析裝置或波形編輯結(jié)果分析裝置創(chuàng)建的電路參數(shù)更新信息的項目組，并且，通過改變輸入信號數(shù)據(jù)，電路參數(shù)能夠存在，則此輸入信號數(shù)據(jù)的著重強調(diào)的相關(guān)部分顯示在顯示設(shè)備上。
根據(jù)此配置，如果沒有生成所希望的波形，則能夠縮短搜索不能生成的部分所需的時間。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，如果從輸入數(shù)據(jù)輸入的波形部分、或從波形編輯數(shù)據(jù)編輯的波形部分是接連重復(fù)的波形的一部分或全部，那么，能從波形數(shù)據(jù)中得到在重復(fù)中的重復(fù)的最初模擬時間，并且，在網(wǎng)表變更裝置改變了網(wǎng)表之后的電路模擬中，從重復(fù)的最初模擬時間或其先前的模擬時間，執(zhí)行電路模擬。
根據(jù)此配置，能夠縮短在數(shù)值輸入之后和波形編輯之后的電路模擬時間，從而可以迅速地重新設(shè)計電路。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，還包括網(wǎng)表置換裝置，用于使用輸入信號數(shù)據(jù)和庫數(shù)據(jù)從網(wǎng)表數(shù)據(jù)中輸出網(wǎng)表置換數(shù)據(jù)。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，該電路模擬器包括波形顯示裝置，用于在預(yù)定的顯示設(shè)備上顯示從波形數(shù)據(jù)中選擇的波形；波形選擇裝置，用于選擇顯示在顯示設(shè)備上的波形；波形語言轉(zhuǎn)換裝置，用于將由波形選擇裝置選擇的波形轉(zhuǎn)換成硬件描述語言以及庫注冊裝置，用于把由波形語言轉(zhuǎn)換裝置產(chǎn)生的硬件描述語言注冊在庫數(shù)據(jù)。
根據(jù)此配置，可以通過簡單操作來產(chǎn)生硬件描述語言，從而能夠高速執(zhí)行重新模擬。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，給出了依賴于硬件描述語言的輸出信號作為輸入信號映像。
根據(jù)此技術(shù)，能夠創(chuàng)建能夠為輸入信號產(chǎn)生高質(zhì)量輸出信號的硬件描述語言。
根據(jù)權(quán)利要求12的混合信號電路模擬器，其中，給出了依賴于硬件描述語言的輸出信號作為模擬時間的映像。
根據(jù)此技術(shù)，能夠創(chuàng)建能夠為模擬時間產(chǎn)生高質(zhì)量輸出信號的硬件描述語言。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，根據(jù)輸入信號的上升和下降二者來描述依賴于硬件描述語言的輸出信號。
根據(jù)此配置，即使輸出信號在其上升和下降時的變化程度不同，也能夠創(chuàng)建高質(zhì)量的硬件描述語言。
根據(jù)本發(fā)明的混合信號電路模擬器的特征在于，通過網(wǎng)表置換裝置的置換來注冊和使用在正常情況下的硬件描述語言以及在最好和最壞情況下的硬件描述語言。
根據(jù)此配置，不僅在正常情況下而且在最好和最壞的情況下，都能實現(xiàn)加速電路模擬，從而縮短電路設(shè)計周期。
根據(jù)本發(fā)明，不直接修改電路圖上的電路參數(shù)，設(shè)計者即能夠創(chuàng)建生成經(jīng)過所希望的輸入值附近的波形的電路，使得能夠容易地修改電路，從而迅速地創(chuàng)建最優(yōu)的電路。
此外，能夠減少所創(chuàng)建的電路的面積和功率消耗，并進(jìn)而使設(shè)計容限達(dá)到最優(yōu)化。
此外，能夠通過簡單操作來創(chuàng)建硬件描述語言，從而能夠高速地進(jìn)行重新模擬。


圖1是方塊圖，該圖示出了本發(fā)明的第一實施例的配置。
圖2是波形圖，該圖示出了模擬時間和Y-G電壓。
圖3是示意圖，該圖示出了由設(shè)計者輸入的顯示。
圖4是方塊圖，該圖示出了本發(fā)明的第二實施例的配置。
圖5是用于說明具體例子的恒壓產(chǎn)生電路圖。
圖6是波形圖，該圖說明了恒壓產(chǎn)生電路中的響應(yīng)方式。
圖7是波形圖，該圖說明了恒壓產(chǎn)生電路中的響應(yīng)方式(此圖示出了由電路模擬器進(jìn)行的收斂處理)。
圖8示出了在實際電路設(shè)計中的配置，向該電路設(shè)計中加入了根據(jù)本發(fā)明第二實施例的配置(在圖4中加入了電路圖編輯器、設(shè)計規(guī)則定義數(shù)據(jù)和設(shè)備庫)。
圖9是示意圖，該圖示出了設(shè)計規(guī)則定義數(shù)據(jù)的內(nèi)容。
圖10是在波形編輯前后和在電路參數(shù)更新后的波形圖。
圖11是方塊圖，該圖示出了根據(jù)本發(fā)明第三實施例的配置。
圖12說明了電路和網(wǎng)表數(shù)據(jù)的分級結(jié)構(gòu)。
圖13示出了本發(fā)明第三實施例中的波形選擇方式。
圖14示出了通過波形選擇得到的數(shù)據(jù)。
圖15示出了從圖14所示的數(shù)據(jù)轉(zhuǎn)換的數(shù)據(jù)。
圖16示出了作為輸入電壓的映像而注冊在庫中的程序代碼。
圖17示出了作為模擬時間的映像而注冊在庫中的程序代碼。
圖18是流程圖，該圖示出了在本發(fā)明第三實施例中的庫注冊過程。
圖19示出了模擬電路模擬的現(xiàn)有技術(shù)。
圖20示出了在模擬電路模擬中的操作處理的執(zhí)行流程。
具體實施例方式
以下，參照附圖來詳細(xì)說明本發(fā)明的各實施例。
實施例1圖1是方塊圖，該圖示出了本發(fā)明的第一實施例的配置。此實施例的特征在于包括網(wǎng)表輸出裝置，用于從所創(chuàng)建的電路圖的電路信息數(shù)據(jù)中輸出網(wǎng)表數(shù)據(jù)；電路模擬器，用于根據(jù)網(wǎng)表數(shù)據(jù)和輸入信號數(shù)據(jù)輸出波形數(shù)據(jù)；輸入裝置，用于輸入所希望的值；波形分析裝置，用于分析波形數(shù)據(jù)和由輸入裝置產(chǎn)生的輸入數(shù)據(jù)，以產(chǎn)生電路參數(shù)更新信息。根據(jù)此配置，不直接修改電路圖上的電路參數(shù)，設(shè)計者就能創(chuàng)建生成通過所希望的輸入值附近的波形的電路，因此能夠容易地修改電路，從而迅速地創(chuàng)建最優(yōu)的電路。
具體地說，如圖1所示，根據(jù)本實施例的混合信號電路模擬器包括網(wǎng)表輸出裝置2，用于從保持所設(shè)計的電路的信息的電路信息數(shù)據(jù)1的輸入數(shù)據(jù)中輸出網(wǎng)表數(shù)據(jù)3；電路模擬器5，用于根據(jù)網(wǎng)表數(shù)據(jù)3和輸入信號數(shù)據(jù)4來產(chǎn)生波形數(shù)據(jù)6；波形顯示裝置7，用于在顯示設(shè)備上圖形顯示波形數(shù)據(jù)6和由圖形選擇裝置9選擇的波形；輸入裝置10，用于選擇顯示在顯示設(shè)備8上的波形的點，輸入所希望的值，并向輸入數(shù)據(jù)11輸出其結(jié)果；波形分析裝置12，用于分析輸入數(shù)據(jù)11和波形數(shù)據(jù)6，以產(chǎn)生電路參數(shù)更新信息13；網(wǎng)表變更裝置14，用于根據(jù)電路參數(shù)更新信息13來改變網(wǎng)表數(shù)據(jù)；以及電路信息數(shù)據(jù)變更裝置15，用于根據(jù)電路參數(shù)更新信息13來改變電路信息數(shù)據(jù)1。
由網(wǎng)表輸出裝置2處理含有由設(shè)計者創(chuàng)建的電路信息的電路信息數(shù)據(jù)1，從而產(chǎn)生含有電路元件信息和電路元件的連接信息的網(wǎng)表數(shù)據(jù)。根據(jù)描述了電路模擬所需的施加電壓和施加電流的網(wǎng)表數(shù)據(jù)3和輸入信號數(shù)據(jù)4、以及模擬條件等來操作電路模擬器5。從而，進(jìn)行實際電路模擬，以便分析要分析的集成電路。將電路模擬結(jié)果輸出給波形數(shù)據(jù)6。將波形數(shù)據(jù)6輸入到波形顯示裝置7中。波形顯示裝置7給波形數(shù)據(jù)6繪圖，并將由圖形選擇裝置9選擇的圖形顯示在諸如顯示器之類的顯示設(shè)備上。利用輸入裝置10，設(shè)計者能夠選擇所選擇的圖形的波形的點，并將選擇的結(jié)果存儲在輸入數(shù)據(jù)中。利用波形分析裝置12來分析輸入數(shù)據(jù)11和波形數(shù)據(jù)6，以產(chǎn)生電路參數(shù)更新信息13。網(wǎng)表變更裝置14利用電路參數(shù)更新信息13來改變網(wǎng)表數(shù)據(jù)3的電路參數(shù)分量，并進(jìn)而操作電路模擬器5。用波形分析裝置12來分析由此操作產(chǎn)生的波形數(shù)據(jù)，以便與由設(shè)計者輸入的輸入數(shù)據(jù)相比較。如果誤差在可允許的誤差范圍內(nèi)，就用電路信息數(shù)據(jù)變更裝置15來改變電路信息數(shù)據(jù)1。然而，如果誤差不在可允許的誤差范圍內(nèi)，就創(chuàng)建與先前模擬中的電路更新信息不同的新的電路更新信息13，并更新網(wǎng)表數(shù)據(jù)。重復(fù)這樣的一系列操作。繼續(xù)此重復(fù)，直到誤差停留在可允許的誤差范圍內(nèi)并且不再能產(chǎn)生電路參數(shù)更新信息時。
下面將要說明上述的一系列的操作。
現(xiàn)將參照圖2來說明輸入裝置。圖2是波形圖，X軸是某塊中的模擬時間T，Y軸是輸出端子Y-G電壓。當(dāng)輸入裝置使用指示設(shè)備(pointing device)或其替代設(shè)備在圖2的波形上選擇點時，顯示圖3所示的輸入指定屏幕Z1。在此輸入指定屏幕上，用t0和V0(分別為實數(shù))來表示在波形上選擇的X軸和Y軸上的值。分別為兩個軸輸入諸如圖3中的Z2和Z3的值。應(yīng)當(dāng)注意的是，并不需要輸入兩個值，前述波形上的值用作不輸入的值。現(xiàn)在，如果將“V1”(實數(shù))作為Y軸上的值輸入，那么，將t0、V1和在t0的波形W2的梯度記錄在輸入數(shù)據(jù)中。
如上所述，電路模擬器進(jìn)行離散模擬，因此，代表波形的數(shù)據(jù)是離散值。通過使用諸如線性最小二乘方法或增強的(robust)最小二乘方法之類的參數(shù)擬合方法、以及諸如插值或平滑樣條之類的非參數(shù)方法來推導(dǎo)曲線擬合函數(shù)，就能夠知道在t0的波形梯度?；蛘?，從t0附近經(jīng)受電路模擬的兩個點簡單得到該波形梯度?？捎扇缦率聦崄泶_定根據(jù)電路參數(shù)更新信息通過電路模擬而得到的波形(圖2中的W5)逼近輸入值，上述事實是，輸入數(shù)據(jù)的點(t0，V1)在距離上接近于波形W5，并且波形W5的梯度接近于在t0的波形W2的梯度。通過上面的確定，如果多個項目的電路參數(shù)更新信息是候選，那么，在這些候選中，所要選擇的是具有最小電路面積和最小功率消耗的候選，其中，最小電路面積通過電路參數(shù)計算，最小功率消耗通過電路模擬推導(dǎo)。
實施例2圖4是方塊圖，該圖示出了本發(fā)明的第二實施例的配置。該實施例的特征在于，在第一實施例中，電壓V是作為點的信息由輸入裝置10輸入的，而在此實施例中，由波形編輯裝置19輸入波形，并由波形編輯結(jié)果分析裝置21來編輯這樣輸入的波形。在此實施例中，由于編輯的是波形而不是一個點，因此有利于實現(xiàn)最優(yōu)化。具體地說，由圖4可見，根據(jù)本實施例的混合信號電路模擬器包括網(wǎng)表輸出裝置2，用于從保持所設(shè)計電路的信息的電路信息數(shù)據(jù)1的輸入數(shù)據(jù)中輸出網(wǎng)表數(shù)據(jù)3；電路模擬器5，用于根據(jù)網(wǎng)表數(shù)據(jù)3和輸入信號數(shù)據(jù)4產(chǎn)生波形數(shù)據(jù)6；波形顯示裝置7，用于在顯示設(shè)備8上用圖形顯示波形數(shù)據(jù)6和由圖形選擇裝置9選擇的波形；波形編輯裝置19，用于編輯顯示在顯示設(shè)備8上的波形，并向波形編輯數(shù)據(jù)20輸出結(jié)果；波形編輯結(jié)果分析裝置21，用于分析波形編輯數(shù)據(jù)20和波形數(shù)據(jù)6，以產(chǎn)生電路參數(shù)更新信息13；網(wǎng)表變更裝置14，用于根據(jù)電路參數(shù)更新信息13來改變網(wǎng)表數(shù)據(jù)；以及電路信息數(shù)據(jù)變更裝置15，用于根據(jù)電路參數(shù)更新信息13來改變電路信息數(shù)據(jù)1。
用網(wǎng)表輸出裝置2來處理含有由設(shè)計者創(chuàng)建的電路的信息的電路信息數(shù)據(jù)1，并由此產(chǎn)生含有電路元件信息和電路元件的連接信息的網(wǎng)表數(shù)據(jù)。根據(jù)描述電路模擬所需的施加電壓和施加電流的網(wǎng)表數(shù)據(jù)3和輸入信號數(shù)據(jù)4、以及模擬條件等，來操作電路模擬器5。從而，進(jìn)行實際的電路模擬，以分析要分析的集成電路。并將電路模擬結(jié)果輸出到波形數(shù)據(jù)6中。
將波形數(shù)據(jù)6輸入到波形顯示裝置7中。該波形顯示裝置7對波形數(shù)據(jù)6繪圖，并在顯示器之類的顯示設(shè)備上顯示由圖形選擇裝置9選擇的圖形。利用波形編輯裝置19，設(shè)計者在顯示設(shè)備8上在該設(shè)計者所希望的方向上對所選圖形的波形的一部分執(zhí)行諸如移動、放大、復(fù)制和置換之類的操作。將結(jié)果存儲在波形編輯數(shù)據(jù)20中。對因上述操作而消失的曲線的部分，通過諸如樣條之類的曲線插值；在X軸或Y軸上加倍的(doubled)部分中，最好采用設(shè)計者設(shè)置的波形，并用諸如樣條之類的曲線將設(shè)計者設(shè)置的波形與現(xiàn)有曲線部分相連接。
此外，通過設(shè)計者的操縱，能夠在曲線上提供任何操縱點。通過操縱該操縱點也能對波形進(jìn)行編輯。利用諸如鍵盤或鼠標(biāo)之類的指示設(shè)備及其替代設(shè)備也能夠進(jìn)行這些操縱。利用波形編輯結(jié)果分析裝置21來分析波形編輯數(shù)據(jù)20和波形數(shù)據(jù)6，以產(chǎn)生電路參數(shù)更新信息13。網(wǎng)表變更裝置14使用電路參數(shù)更新信息13來改變網(wǎng)表數(shù)據(jù)3的電路參數(shù)分量，并進(jìn)而操作電路模擬器5。分析由此操作產(chǎn)生的波形數(shù)據(jù)，以便通過波形編輯結(jié)果分析裝置21與根據(jù)設(shè)計者的波形相比較。如果誤差在可允許的誤差范圍內(nèi)，就用電路信息數(shù)據(jù)變更裝置15來改變電路信息數(shù)據(jù)1。然而，如果誤差不在可允許的誤差范圍內(nèi)，就創(chuàng)建與先前模擬中的電路更新信息不同的新的電路更新信息13，并更新網(wǎng)表數(shù)據(jù)。重復(fù)這樣的一系列的操作。并繼續(xù)此重復(fù)，直到誤差停留在可允許的誤差范圍內(nèi)并且不再能產(chǎn)生電路參數(shù)更新信息。
現(xiàn)在，將要參照具體的例子來解釋上述的一系列的操作。圖5是一般公知的恒壓產(chǎn)生電路。在圖5所示的電路中，如果在端子A和G之間施加電壓，并在端子Y和G之間輸出對電源電壓波動和工藝波動非常穩(wěn)定的電壓。例如，在此圖中，假設(shè)電阻R1和R2共同具有10μm的長度和1μm的寬度，通過電路模擬顯示在顯示設(shè)備上的波形如圖6所示。在圖6中，波形W1代表在端子A和G之間的電壓(以下稱為A-G電壓)；波形W2代表在端子Y和G之間的電壓(以下稱為Y-G電壓)。在此情況下，在模擬時間t0波形W1產(chǎn)生1.8V的電壓，在相同的模擬時間波形W2產(chǎn)生1.1V的電壓。在以X軸作為模擬時間、以Y軸作為A-G電壓的圖形上，波形編輯裝置能夠規(guī)定波形上的任何間隔或任何點，從而修改波形W2。利用波形編輯裝置，Y-G電壓的波形從W2修改成W3，即，對此波形進(jìn)行編輯以便在模擬時間t0產(chǎn)生1.4V的電壓，波形編輯結(jié)果分析裝置臨時分析由波形編輯裝置創(chuàng)建的波形編輯數(shù)據(jù)。
現(xiàn)在，通過為每個參數(shù)添加變量δ，來對圖5中的電路元件的電路參數(shù)進(jìn)行多變量分析。下面將參照簡單具體的例子來說明此分析。假設(shè)圖5中的電阻R2的寬度W是(1μ+0.1μ)m，用網(wǎng)表變更裝置來更新網(wǎng)表并操作電路模擬器。如圖6中的W4所示出的那樣，由此電路模擬得到的波形在模擬時間t0產(chǎn)生1.05V的Y-G電壓。這個值所顯示出的方向與從1.1V到1.4V的意圖方向相反。
由此，可以知道，添加在電阻R2的寬度W上的變量δ為δ＜0。進(jìn)而所需要做的事情是循環(huán)地操作波形編輯結(jié)果分析裝置、網(wǎng)表變更裝置和電路模擬器，并由此計算出足夠接近波形編輯數(shù)據(jù)的變量δ。為此，收斂算法可以是已知的最大梯度法(SD)、共軛梯度法(CG)或牛頓-拉普森(Newton-Raphson)方法(TN)。在此例子中，由于存在單個變量，例如，根據(jù)逐次二分樹(serial bisecting tree)方法，假設(shè)該變量是具有足夠大的絕對值的δ1而且在電阻R2上的電路參數(shù)是(1μ+δ1)，如果在由電路模擬得到的波形上，在模擬時間t0的Y-G電壓超過1.4V，則在0＞δ＞1的范圍中，存在能夠獲得足夠近似于波形編輯數(shù)據(jù)的波形的電路參數(shù)δ。
然后，假設(shè)電路參數(shù)為(1μ+δ1/2)，并獲取模擬時間t0的Y-G電壓。如果超過1.4V，要獲取的電路參數(shù)存在于0＞δ＞δ1/2的范圍內(nèi)。在除上述情況的情況下，電路參數(shù)位于δ1/2＞δ＞δ1的范圍內(nèi)。此后，按照同樣的方式，通過繼續(xù)二分δ1，就能夠得到能實現(xiàn)波形編輯數(shù)據(jù)的電路參數(shù)。
在存在單個變量時，上述技術(shù)是簡單例子。然而，不難以將此技術(shù)推廣到多變量的情況。例如，在關(guān)于電阻R2的L和W的兩個變量的分析中，在模擬時間t0的Y-G電壓為1.4V，則可以得到L＝16μm，W＝0.5μm的解。在關(guān)于每個電阻R1和R2的L和W的四個變量的分析中，也可以得到解，其給出R1的L＝6μm、W＝0.25μm和R2的L＝14μm，W＝0.5μm。
進(jìn)而，就上述的技術(shù)而言，參見圖7，將要說明在根據(jù)波形編輯數(shù)據(jù)和電路參數(shù)更新數(shù)據(jù)來執(zhí)行電路模擬時，與波形數(shù)據(jù)的一致性。圖7是垂直擴(kuò)展圖6的Y-G電壓對模擬時間T的圖形的圖。在圖7中，波形W2和W3與圖6中的波形一樣；波形W5是在根據(jù)電路參數(shù)更新信息進(jìn)行電路模擬時的波形。通常，在作為具有參數(shù)t的函數(shù)而得到Y(jié)-G電壓的情況下，即表示波形W3的函數(shù)為f(t)及表示波形W5的函數(shù)為g(t)的情況下，有通過獲取互相關(guān)函數(shù)Rfg(t)并進(jìn)而計算互相關(guān)系數(shù)來檢測一致性的技術(shù)。此外，在實際的協(xié)變關(guān)系弱的情況下，就可能需要采用部分相關(guān)系數(shù)。
然而，如上所述，由于波形W2和W5是由電路模擬而得到的波形，因此，它們提供離散值。由于這個緣故，可以推導(dǎo)出上述的曲線擬合函數(shù)，并可以推導(dǎo)出離散數(shù)據(jù)的相關(guān)系數(shù)。有效的是，波形編輯結(jié)果分析裝置在賦予與每個電路參數(shù)相對應(yīng)的、具有大絕對值的相關(guān)函數(shù)優(yōu)先權(quán)的同時，產(chǎn)生電路參數(shù)更新信息，并使所產(chǎn)生的信息接近于編輯波形。就每個波形而言，如果由于在圖5中未示出的外部電路而有噪聲分量，就可以通過其傅利葉變換，并適當(dāng)?shù)貓?zhí)行低通、中通或高通濾波來抑制其影響。根據(jù)信號理論可知的是，上述操作對于改進(jìn)檢測一致性的準(zhǔn)確性是有用的(Donald B.Percival，andAndrew T. Walden.Spectral Analysis for Physical ApplicationsMultitaper andConventional Univariate Techniques.CambridgeCambridge University Press，1993)。
由此得到的電路參數(shù)更新信息反映在電路信息數(shù)據(jù)上。在此情況下，可以在電路圖編輯器上確認(rèn)在改變前后的電路信息的值，并可將所述值顯示為變化表。
在此實施例中，將X軸設(shè)置為模擬時間并將Y軸設(shè)置為端子電壓。然而，無需說明的是，對于X軸和Y軸的每個，能夠設(shè)置其它的物理量，諸如電壓、電流和頻率。
此外，在有多個電路參數(shù)更新信息項目組的情況下，可以通過優(yōu)先選擇電路面積最小、且由電路模擬得到的功率消耗最少的組，來設(shè)計具有較小面積和較少功率消耗的半導(dǎo)體。
現(xiàn)在參照圖8來說明混合信號模擬。在圖8中，將電路圖編輯器16、設(shè)計規(guī)則定義數(shù)據(jù)17和設(shè)備庫18添加到圖4。設(shè)計規(guī)則定義數(shù)據(jù)包含用在電路圖編輯器中的每個元件的物理限制信息。該物理限制信息很大地取決于制造工藝，例如晶體管元件的柵極的最小尺寸、最小導(dǎo)線寬度、以及導(dǎo)線間的最小尺寸，此外還包括其增加的寬度、元件間的最小間隔、以及在抽出設(shè)備模型時由線性度和誤差范圍決定的每個元件的最大尺寸。參照圖9來說明在圖5中說明的電阻器。用步進(jìn)值1μm為單位來表示L和W。設(shè)計規(guī)則定義數(shù)據(jù)包括電阻設(shè)備模型res_areal 1，其中，(L，W)位于由左下方點(1μm，1μm)和右上方點(4μm，4μm)表示的區(qū)域1的范圍中；以及電阻設(shè)備模型res_areal 2，其中，(L，W)位于由左下方點(4μm，3μm)和右上方點(7μm，6μm)表示的區(qū)域2的范圍中。在創(chuàng)建布圖或輸出網(wǎng)表數(shù)據(jù)時將要應(yīng)用這些信息項目。進(jìn)而，將設(shè)備模型res_area 1和res_area 2存儲在設(shè)備庫中。
除了上述的實施例外，通過將設(shè)計規(guī)則定義數(shù)據(jù)作為對波形編輯結(jié)果分析裝置的輸入而參照，可以將電路參數(shù)更新信息組限于離散值，進(jìn)而能夠設(shè)置電路參數(shù)的上限和下限。此外，由于使用了適合的設(shè)備模型，因而能夠縮短不必要的重新模擬時間，并且能夠生成由設(shè)計規(guī)則驅(qū)動的電路參數(shù)。
進(jìn)而，設(shè)備庫依據(jù)工藝和溫度來存儲在最好情況、最壞情況和正常情況下的設(shè)備模型。因此，通過在正常情況下得到電路參數(shù)更新信息之后，在最好情況和最壞情況下執(zhí)行電路模擬，并通過在相同的顯示設(shè)備上顯示由編輯前后的波形和更新的電路參數(shù)實現(xiàn)的上述情況下的波形，設(shè)計者能夠容易地知道電路參數(shù)對最好情況和最壞情況的影響。此外，如果波形分析裝置適合于編輯從正常、最好和最壞情況下的波形中選擇的一個波形，那么，除了使用編輯的波形外，設(shè)計者還能夠進(jìn)行適合于工藝波動的電路設(shè)計。
除了上述的配置外，通過將關(guān)于禁止電路參數(shù)變化的電路元件或電路塊的信息添加到上述的設(shè)計規(guī)則定義數(shù)據(jù)中，并通過防止與此信息相對應(yīng)的電路參數(shù)通過波形編輯結(jié)果分析裝置而被添加到電路參數(shù)更新信息中，就可以不針對例如寄生電容或寄生電阻分量而更新電路參數(shù)。因此，該電路參數(shù)也能用于后布圖檢驗。
下面將說明不能得到滿足波形編輯數(shù)據(jù)的電路參數(shù)更新信息的情況。在此情況下，不能在由設(shè)計規(guī)則定義數(shù)據(jù)表明的電路參數(shù)范圍中實現(xiàn)電路設(shè)計。這相當(dāng)于強制終止圖20中的電路模擬器的情況。因此，不能用現(xiàn)有的電路配置來實現(xiàn)電路設(shè)計。在此情況下，臨時改變輸入信號數(shù)據(jù)以便確定是否有滿足波形編輯數(shù)據(jù)的電路參數(shù)。在上述的實施例中，通過固定輸入波形，得到滿足波形編輯數(shù)據(jù)的電路參數(shù)?，F(xiàn)在，固定波形編輯數(shù)據(jù)，并對電路參數(shù)進(jìn)行多變量分析，以得到最近似于輸入波形的電路參數(shù)。通過在相同的顯示設(shè)備上顯示這樣得到的輸入波形和輸入信號數(shù)據(jù)，設(shè)計者能夠容易地確定輸入信號的有效性和改變規(guī)格的必要性，以縮短設(shè)計周期。
在上述的實施例中，針對只編輯單個波形的情況說明了上述方法。然而，此方法也適用于同時編輯在同一端子上或不同端子上的多個物理量的情況。
圖10示出了在此實施例中的編輯周期性波形的情況。在圖10中，波形W6表示編輯前的波形，波形W7表示編輯后的波形。在此情況下，波形編輯結(jié)果分析裝置能夠根據(jù)自相關(guān)函數(shù)計算編輯前的波形的周期性。如果識別了此周期性并能臨時保存在電路模擬中每個節(jié)點上的收斂電壓和電流，就能夠中途執(zhí)行電路模擬，而不從模擬時間t0開始執(zhí)行。例如，在圖10中，如果將收斂電壓和電流臨時保存在文件之中，并從模擬時間t3識別上述周期性的第一周期，從模擬時間t2進(jìn)行重新模擬，則能獲得波形W8。因此，能夠縮短模擬時間。
實施例3圖11是方塊圖，該圖示出了根據(jù)本發(fā)明第三實施例的配置。如圖11所示，此實施例包括網(wǎng)表輸出裝置2，用于從所創(chuàng)建的電路圖的電路信息數(shù)據(jù)1中輸出網(wǎng)表數(shù)據(jù)3；網(wǎng)表置換裝置22，用于利用輸入信號數(shù)據(jù)4和庫數(shù)據(jù)26從網(wǎng)表數(shù)據(jù)3中輸出網(wǎng)表置換數(shù)據(jù)；電路模擬器5，用于根據(jù)網(wǎng)表置換數(shù)據(jù)27和輸入信號數(shù)據(jù)4來輸出波形數(shù)據(jù)6；波形顯示裝置7，用于在顯示設(shè)備上用圖形來顯示波形數(shù)據(jù)6和由圖形選擇裝置9選擇的波形；波形顯示裝置7，用于在預(yù)定的顯示設(shè)備8上顯示由波形數(shù)據(jù)6選擇的波形；波形選擇裝置23，用于選擇顯示在顯示設(shè)備8上的波形；波形語言轉(zhuǎn)換裝置24，用于將由波形選擇裝置23選擇的波形轉(zhuǎn)換成硬件描述語言；以及庫注冊裝置25，用于通過波形語言轉(zhuǎn)換裝置24在庫數(shù)據(jù)26中注冊硬件描述語言。
本實施例與第一和第二實施例的不同之處在于，在使用輸入信號數(shù)據(jù)4和庫數(shù)據(jù)26將網(wǎng)表數(shù)據(jù)3轉(zhuǎn)換成網(wǎng)表置換數(shù)據(jù)27之后，執(zhí)行電路模擬；此外還提供了波形語言轉(zhuǎn)換裝置24，用于將由波形選擇裝置23選擇的波形轉(zhuǎn)換成硬件描述語言；以及庫注冊裝置25，用于在庫數(shù)據(jù)26上注冊由波形語言轉(zhuǎn)換裝置24創(chuàng)建的硬件描述語言、和輸入信號數(shù)據(jù)4。
首先，參照圖12來說明電路塊的分級結(jié)構(gòu)。圖12示出了在各層中具有電路塊TOP、電路塊A、B以及電路塊C、REF的分級結(jié)構(gòu)。通常，設(shè)計者先開始創(chuàng)建低層，即電路塊C、REF，最后創(chuàng)建電路塊TOP。在各層之間有內(nèi)涵關(guān)系。具體地說，電路塊TOP包含電路塊A和B；而電路塊A包含電路塊C和REF。因此，能夠重復(fù)使用所述電路塊，以便有效地進(jìn)行電路設(shè)計。如圖12所示，網(wǎng)表數(shù)據(jù)也能具有相同的分級結(jié)構(gòu)。具有這種結(jié)構(gòu)的網(wǎng)表數(shù)據(jù)稱為分級網(wǎng)表數(shù)據(jù)。另一方面，將沒有這種結(jié)構(gòu)的網(wǎng)表數(shù)據(jù)稱為平面網(wǎng)表數(shù)據(jù)。此外，將與所包含的電路塊相對應(yīng)的網(wǎng)表數(shù)據(jù)分量稱為子電路。一般的電路模擬器能夠處置分級網(wǎng)表數(shù)據(jù)。進(jìn)而，對于每個子電路，混合信號電路模擬器不僅能夠使用SPICE，而且能夠使用諸如VHDL或Verilog之類的硬件描述語言或系統(tǒng)語言。
下面將說明庫26的注冊方法。圖13示出了在圖5所示的電路中的響應(yīng)波形，用X軸作為模擬時間，用Y軸作為輸入端子A的電壓和輸出端子B的電壓(兩者都接地到端子G)。圖18是注冊到庫數(shù)據(jù)上的執(zhí)行流程圖?，F(xiàn)在，在顯示設(shè)備上顯示在端子A上的電壓波形W1和在端子B上的電壓波形W2，在使用例如指示設(shè)備的具體模式中，選擇波形W2上的點Z4。在響應(yīng)于此操作時，波形選擇裝置23在最大值和最小值方向上從波形W2的點Z4附近獲取波形上模擬時間和端子Y電壓表示的點組?？梢酝ㄟ^上述波形的擬合來得到波形的最大值和最小值。在此例子中，假設(shè)單調(diào)上升和單調(diào)下降，則繼續(xù)進(jìn)行點組的獲取，直到附近點上的電壓進(jìn)入預(yù)定的誤差范圍為止。然后，波形選擇裝置23要求指定要作為輸入信號處理的節(jié)點。現(xiàn)在，假定所指定的是端子A。這樣，波形選擇裝置23掃描波形W1上點Z4的模擬附近的點，從而像在波形W2中那樣，得到由模擬時間和端子A的電壓表示的點組。繼續(xù)此操作，直到附近點的電壓進(jìn)入預(yù)定的誤差范圍為止。照此方式，能夠得到兩類點組。去除或補充在兩組之間的電壓值的過剩/不足量。圖14示出了由此得到的點表。
然后，指定作為映像源的軸。在此情況下，能夠指定代表模擬時間的X軸和代表端子A電壓的Y軸?，F(xiàn)在，假設(shè)指定了X軸。這樣，利用在模擬時間T0上設(shè)置的在端子A上的第一電壓變化來產(chǎn)生一系列數(shù)據(jù)。這就是說，將圖14的表轉(zhuǎn)換成圖15的表。利用上述的技術(shù)，通過曲線擬合此表上的第一和第三行，就能使用作為參數(shù)的、在端子A的上升側(cè)上的模擬時間來得到端子Y的響應(yīng)函數(shù)R(t)。在端子A的下降側(cè)上進(jìn)行同樣的操作，以得到端子Y的響應(yīng)函數(shù)F(t)。
隨后，波形語言轉(zhuǎn)換裝置產(chǎn)生由圖17表示的硬件描述語言?，F(xiàn)在，從頂部開始的數(shù)字和冒號“”代表相應(yīng)的行號。0002行表示端子A，0003行表示端子Y，在0012行中的RMAXTIME代表在圖15中的第一行上的最大值，即在上升側(cè)上的曲線擬合函數(shù)中的模擬時間的最大值。FMAXTIME相當(dāng)于在下降側(cè)上的最大值。在0035行，嵌入所得到的響應(yīng)函數(shù)R(t)；在0040行，嵌入所得到的響應(yīng)函數(shù)F(t)。
最后，庫注冊裝置注冊作為同一組的硬件描述語言、創(chuàng)建日期和輸入數(shù)據(jù)4，并根據(jù)與子電路名稱相關(guān)的唯一名稱來標(biāo)識這個組。
上述的說明與創(chuàng)建硬件描述語言的方法相關(guān)，而此硬件描述語言是作為模擬時間的映像給出的。
上面的情況針對在端子Y上的波形從在端子A上的波形延遲的情況。然而，對于沒有延遲、或使用子電路之外的延遲元件等效表示的端子Y，能夠?qū)⑺苯颖磉_(dá)為端子A的映像。例如，在將波形W1的函數(shù)表示為Va＝I(t)時，如果用Vy＝H(t)來表示在端子Y上的模擬時間的波形，那么，就能夠用函數(shù)H(I-1(Va))來表示對于端子A的端子Y的波形。圖6示出了在此情況下的庫注冊數(shù)據(jù)。在圖16的0020行中，嵌入了所得到的函數(shù)。
進(jìn)而，通過在最好和最壞情況下執(zhí)行此操作，能夠生成具有較高準(zhǔn)確度的庫數(shù)據(jù)，并能通過網(wǎng)表置換裝置22的置換來使用該庫數(shù)據(jù)。在此情況下，通過用電源電壓來規(guī)范化圖14的表，能在大范圍內(nèi)將庫數(shù)據(jù)用于電源電壓。
在下一模擬中，用圖11的網(wǎng)表置換裝置22在子電路單元中置換這樣產(chǎn)生的庫數(shù)據(jù)。隨后，執(zhí)行電路模擬。為了確認(rèn)兼容性，網(wǎng)表置換裝置關(guān)于下列情況(1)和(2)向設(shè)計者詢問存在或不存在置換(1)輸入信號4不同于在庫中所注冊的輸入信號；以及(2)在包括電路信息數(shù)據(jù)1中的相關(guān)電路的分級關(guān)系中，在庫注冊之后存在電路更新。照此方式，即使在端子A上有突變電壓，仍然能夠安全地執(zhí)行電路模擬。
在上述的實施例中，在顯示設(shè)備8上顯示波形數(shù)據(jù)。然而，無需說明的是，并非一定需要包含顯示設(shè)備的波形顯示裝置，而是可以通過運算處理校正波形數(shù)據(jù)6以產(chǎn)生所希望的值。
本發(fā)明能夠用于設(shè)計使用混合信號電路模擬器的電路，不僅適合于模擬電路和數(shù)字電路的復(fù)合電路，而且也適合于只有模擬電路的情況。
權(quán)利要求
1.一種混合信號模擬器，包括網(wǎng)表輸出單元，從所產(chǎn)生的電路圖的電路信息數(shù)據(jù)中輸出網(wǎng)表數(shù)據(jù)；電路模擬器，根據(jù)網(wǎng)表數(shù)據(jù)和輸入信號數(shù)據(jù)來輸出波形數(shù)據(jù)；輸入單元，輸入具有所希望的值的數(shù)據(jù)；以及波形分析器，分析波形數(shù)據(jù)和由輸入單元產(chǎn)生的輸入數(shù)據(jù)，以產(chǎn)生電路參數(shù)更新信息。
2.根據(jù)權(quán)利要求1的混合信號電路模擬器，其中，波形分析器在根據(jù)波形數(shù)據(jù)選擇的波形上選擇點，以分析輸入數(shù)據(jù)和波形數(shù)據(jù)，從而產(chǎn)生電路參數(shù)更新信息。
3.根據(jù)權(quán)利要求1的混合信號電路模擬器，其中，波形分析器包括波形編輯器，編輯從波形數(shù)據(jù)中選擇的波形；波形編輯結(jié)果分析器，分析由波形編輯器產(chǎn)生的波形編輯數(shù)據(jù)，以產(chǎn)生電路參數(shù)更新信息。
4.根據(jù)權(quán)利要求2的混合信號電路模擬器，還包括網(wǎng)表變更器，根據(jù)電路參數(shù)更新信息來改變網(wǎng)表數(shù)據(jù)；電路信息變更器，根據(jù)電路參數(shù)更新信息來改變電路信息數(shù)據(jù)。
5.根據(jù)權(quán)利要求2的混合信號電路模擬器，還包括波形顯示器，在預(yù)定的顯示設(shè)備上顯示從波形數(shù)據(jù)中選擇的波形，其中，波形分析器根據(jù)在波形顯示器上顯示的波形來進(jìn)行分析。
6.根據(jù)權(quán)利要求4的混合信號電路模擬器，其中，電路信息變更器根據(jù)電路參數(shù)更新信息并基于設(shè)計規(guī)則將電路信息數(shù)據(jù)改變?yōu)楣潭ㄖ怠?br> 7.根據(jù)權(quán)利要求2的混合信號電路模擬器，其中，如果存在多個項目的能夠生成通過由輸入單元產(chǎn)生的輸入數(shù)據(jù)附近的波形或由波形編輯器編輯的波形的電路參數(shù)更新信息，則能夠優(yōu)先選擇具有最小電路面積或最小電路功率消耗的電路參數(shù)更新信息。
8.根據(jù)權(quán)利要求5的混合信號電路模擬器，其中，波形編輯器適合于顯示在正常情況下的波形、以及在最好和最壞情況下的波形；以及對于從上述波形中選擇的波形，輸入裝置或波形編輯器可接受，并且，根據(jù)電路參數(shù)更新信息，所有的波形作為重新顯示或重新編輯的候選。
9.根據(jù)權(quán)利要求5的混合信號電路模擬器，其中，如果沒有由波形分析器或波形編輯結(jié)果分析器創(chuàng)建的電路參數(shù)更新信息的項目組，并且，通過改變輸入信號數(shù)據(jù)，電路參數(shù)能夠存在，則所述輸入信號數(shù)據(jù)的著重強調(diào)的相關(guān)部分顯示在顯示設(shè)備上。
10.根據(jù)權(quán)利要求5的混合信號電路模擬器，其中，如果從輸入數(shù)據(jù)輸入的波形部分、或從波形編輯數(shù)據(jù)編輯的波形部分是連續(xù)重復(fù)的波形的一部分或全部，則從波形數(shù)據(jù)中得到在重復(fù)中的重復(fù)的最初模擬時間，并且，在網(wǎng)表變更器改變了網(wǎng)表之后的電路模擬中，在重復(fù)的最初模擬時間或其先前的模擬時間，執(zhí)行電路模擬。
11.根據(jù)權(quán)利要求1的混合信號電路模擬器，還包括網(wǎng)表置換單元，使用輸入信號數(shù)據(jù)和庫數(shù)據(jù)從網(wǎng)表數(shù)據(jù)中輸出網(wǎng)表置換數(shù)據(jù)。
12.根據(jù)權(quán)利要求1的混合信號電路模擬器，所述電路模擬器包括波形顯示器，在預(yù)定的顯示設(shè)備上顯示從波形數(shù)據(jù)中選擇的波形；波形選擇器，選擇顯示在顯示設(shè)備上的波形；波形語言轉(zhuǎn)換器，將波形選擇器選擇的波形轉(zhuǎn)換為硬件描述語言；以及庫注冊器，在庫數(shù)據(jù)上注冊由波形語言轉(zhuǎn)換器產(chǎn)生的硬件描述語言。
13.根據(jù)權(quán)利要求12的混合信號電路模擬器，其中，根據(jù)硬件描述語言的輸出信號作為輸入信號的映像而給出。
14.根據(jù)權(quán)利要求12的混合信號電路模擬器，其中，根據(jù)硬件描述語言的輸出信號作為模擬時間的映像而給出。
15.根據(jù)權(quán)利要求14的混合信號電路模擬器，其中，關(guān)于輸入信號的上升和下降二者描述了根據(jù)硬件描述語言的輸出信號。
16.根據(jù)權(quán)利要求13的混合信號電路模擬器，其中，通過網(wǎng)表置換裝置的置換來注冊和使用在正常情況下的硬件描述語言以及在最好和最壞情況下的硬件描述語言。
全文摘要
選擇由電路模擬器產(chǎn)生的波形。對波形上的點或波形，獲取由輸入裝置輸入的輸入數(shù)據(jù)(11)。用波形分析裝置(12)分析所選擇的波形和輸入數(shù)據(jù)(11)，以產(chǎn)生電路參數(shù)更新信息(13)。根據(jù)電路參數(shù)更新信息(13)，更新網(wǎng)表數(shù)據(jù)并循環(huán)地操作電路模擬器(5)。這樣，就能夠?qū)崿F(xiàn)能產(chǎn)生所希望的波形的電路設(shè)計。
文檔編號G06F17/50GK1959684SQ20061012166
公開日2007年5月9日 申請日期2006年8月28日 優(yōu)先權(quán)日2005年10月31日
發(fā)明者岡本吉永 申請人:松下電器產(chǎn)業(yè)株式會社