通用機器視覺算法硬件加速引擎系統(tǒng)的制作方法
【專利摘要】本實用新型公開了通用機器視覺算法硬件加速引擎系統(tǒng)，其包括：一接收待處理視頻數(shù)據(jù)流的圖像信號處理器；一可重配置單元，其通過MUX多路開關(guān)陣列接于圖像信號處理器，該可重配置單元連接有對其進行控制的微碼控制器；一供可重配置單元訪問且作為外部存儲器的幀緩沖器，其接有DDR控制邏輯器，該DDR控制邏輯器通過MUX多路開關(guān)陣列而連接可重配置單元，所述DDR控制邏輯器通過DMA控制器而接于CPU；其中，所述圖像信號處理器、可重配置單元、微碼控制器、DDR控制邏輯器通過內(nèi)部AXI總線與CPU進行交互。本實用新型的有益效果是：通用機器視覺算法硬件加速引擎可以在特定的軟件和硬件環(huán)境下選擇最合適的算法進行運算，實現(xiàn)在特定限制條件下的運行最優(yōu)化。
【專利說明】通用機器視覺算法硬件加速引擎系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種通用機器視覺算法硬件加速引擎系統(tǒng)。

【背景技術(shù)】
[0002]對機器視覺算法的處理速度加速研究一直沒有中斷過，基本的方向大致有兩類，一種是基于算法的改進，力圖在傳統(tǒng)的CPU上實現(xiàn)好的結(jié)果，另一張是使用硬件進行加速。
[0003]要在現(xiàn)有圖像處理技術(shù)上實現(xiàn)計算速度的提高，采用軟件算法改進是一個思路，但是卻存在很大的困難，進年來，高效率的算法出現(xiàn)的十分緩慢，常用的算法，都是幾十年前就出現(xiàn)了的。
[0004]采用FPGA硬件對圖像處理算法進行速度進行提升十分有效，關(guān)鍵是FPGA硬件電路提供了大規(guī)模并行計算的可能，而圖像處理本身，就是一種大規(guī)模的并行計算。采用FPGA來提升計算速度，隨著FPGA芯片以及相關(guān)外圍設備價格的不斷降低，相對成本考慮也越來越現(xiàn)實了。得益于電子技術(shù)的發(fā)展和FPGA技術(shù)的使用，使得現(xiàn)在硬件可重復配置成為可能，這也為實現(xiàn)通用機器視覺算法硬件加速引擎提供了可能。
實用新型內(nèi)容
[0005]本實用新型的目的就是為了解決上述問題，提供一種通用機器視覺算法硬件加速引擎系統(tǒng)，其利用硬件的改進而實現(xiàn)機器視覺算法的處理速度加速。
[0006]為了實現(xiàn)上述目的，本實用新型采用如下技術(shù)方案:
[0007]通用機器視覺算法硬件加速引擎系統(tǒng)，其包括:
[0008]一接收待處理視頻數(shù)據(jù)流(11)的圖像信號處理器(113)；
[0009]一可重配置單元(I 14)，其通過MUX多路開關(guān)陣列(16)接于圖像信號處理器，該可重配置單元連接有對其進行控制的微碼控制器(18)，此處的可重配置單元可選擇諸如濾波模塊；
[0010]一供可重配置單元訪問且作為外部存儲器的幀緩沖器(12)，其接有DDR控制邏輯器(15)，該DDR控制邏輯器通過MUX多路開關(guān)陣列而連接可重配置單元，所述DDR控制邏輯器(15)通過DMA控制器而接于CPU (111)；
[0011]其中，所述圖像信號處理器(113)、可重配置單元(114)、微碼控制器(18)、DDR控制邏輯器(15)通過內(nèi)部AXI總線(19)與CPU (111)進行交互。
[0012]可重配置FPGA系統(tǒng)，該系統(tǒng)是在SOC芯片上的FPGA資源中實現(xiàn)，可以通過SOC中的CPU進行重新配置，使之適合不同的算法，也可以在不同的時刻，動態(tài)加載不同的算法；通用加速架構(gòu)提供了一種機器視覺算法的通用架構(gòu)，通過對機器視覺算法處理過程的抽象，把整個過程劃分為不同的階段，不同階段核心計算模塊通過動態(tài)配置完成，整個處理過程充分利用FPGA和CPU處理器的能力，進行充分的軟件硬件協(xié)同設計，達到通用化機器視覺加速的目的。
[0013]可重配置系統(tǒng)在微碼控制器的控制下協(xié)同工作，微碼控制器維護一個資源使用狀態(tài)空間，通過對這個狀態(tài)空間的監(jiān)控并配合高效的調(diào)度算法，就可以整合完成整個視覺處理過程。
[0014]通用機器視覺算法硬件加速引擎可以在特定的軟件和硬件環(huán)境下選擇最合適的算法進行運算，實現(xiàn)在特定限制條件下的運行最優(yōu)化(最大速度，最低功耗等等)。

【專利附圖】

【附圖說明】
[0015]圖1為通用機器視覺算法硬件加速引擎系統(tǒng)原理圖。

【具體實施方式】
[0016]為了使本實用新型實現(xiàn)的技術(shù)手段、創(chuàng)作特征、達成目的與功效易于明白了解，下面結(jié)合具體實施例，進一步闡述本實用新型。
[0017]如圖1所示，通用機器視覺算法硬件加速引擎系統(tǒng)(以下簡稱“加速引擎系統(tǒng)”)，其包括接收待處理視頻數(shù)據(jù)流11的圖像信號處理器113以及可重配置單元114、幀緩沖器12、DDR控制邏輯器15、MUX多路開關(guān)陣列16、與CPUlll內(nèi)存進行交互的DMA控制器17、作為控制者控制可配置單元的運行的微碼控制器18、AXI總線19，所述視頻數(shù)據(jù)流11進入到該加速引擎系統(tǒng)，通過圖像信號處理器(ISP) 113進行前期的數(shù)據(jù)插值、濾波、伽馬校正、白平衡等運算。
[0018]其中，可重配置單元114通過MUX多路開關(guān)陣列16接于圖像信號處理器(ISP)經(jīng)過圖像信號處理器(ISP) 113處理的視頻數(shù)據(jù)流經(jīng)過多路開關(guān)陣列進入可重配置單元114，該可重配置單元連接有對其進行控制的微碼控制器18，該微碼控制器動態(tài)配置為不同的機器視覺算法模塊。
[0019]供可重配置單元訪問且作為外部存儲器的幀緩沖器12，其接有DDR控制邏輯器15，該DDR控制邏輯器通過MUX多路開關(guān)陣列而連接可重配置單元，所述DDR控制邏輯器15通過DMA控制器17而接于CPUlll。
[0020]其中，所述圖像信號處理器113、可重配置單元114、微碼控制器18、DDR控制邏輯器15通過內(nèi)部AXI總線19與CPUlll進行交互，所有的模塊以AXI總線與CPU進行交互，以此完成對可重配置單元(模塊)114的數(shù)據(jù)和參數(shù)初始化工作。例如:可以將可重配置單元(模塊)配置為一個濾波模塊，而濾波的卷積算子則按需要進行配置?？芍嘏渲脝卧?模塊)114是一個可配置模塊陣列，所有的模塊均扮演一個“生產(chǎn)-消費”模型，大量的數(shù)據(jù)均通過MUX多路開關(guān)陣列16進行交互，而不占用AXI總線19的時間。幀緩沖器是一個可以被所有可重配置單元(模塊)訪問到的外部存儲器，當需要時，數(shù)據(jù)可以在DDR控制邏輯器15的作用下，完成與各個模塊或者CPU之間的高速傳遞，其中，附圖標記13、14是緩沖漏極。
[0021]機器視覺系統(tǒng)就是使機器具有像人一樣的視覺功能，實現(xiàn)各種檢測，判斷，識別，測量等等功能。機器視覺系統(tǒng)通過圖像采集硬件被攝取目標轉(zhuǎn)換成圖像信號，并傳送給專用的圖像處理系統(tǒng)，圖像處理系統(tǒng)根據(jù)像素亮度，顏色分布等信息，進行目標特征的抽取，并進行相應的判斷，進而根據(jù)結(jié)果來控制現(xiàn)場的設備。
[0022]通用機器視覺算法硬件加速引擎可以在特定的軟件和硬件環(huán)境下選擇最合適的算法進行運算，實現(xiàn)在特定限制條件下的運行最優(yōu)化(最大速度，最低功耗等等)，本發(fā)明在SOC平臺上，提供了一個可以動態(tài)配置的硬件加速的平臺，用于對通用的機器視覺算法進行加速。
[0023]以上所述僅為本實用新型的優(yōu)選實施方式，本實用新型的保護范圍并不僅限于上述實施方式，凡是屬于本實用新型原理的技術(shù)方案均屬于本實用新型的保護范圍。對于本領(lǐng)域的技術(shù)人員而言，在不脫離本實用新型的原理的前提下進行的若干改進，這些改進也應視為本實用新型的保護范圍。
【權(quán)利要求】
1.通用機器視覺算法硬件加速引擎系統(tǒng)，其特征在于，包括: 一接收待處理視頻數(shù)據(jù)流(11)的圖像信號處理器(113)； 一可重配置單元(114)，其通過MUX多路開關(guān)陣列(16)接于圖像信號處理器，該可重配置單元連接有對其進行控制的微碼控制器(18)； 一供可重配置單元訪問且作為外部存儲器的幀緩沖器(12)，其接有DDR控制邏輯器(15)，該DDR控制邏輯器通過MUX多路開關(guān)陣列而連接可重配置單元，所述DDR控制邏輯器(15)通過DMA控制器而接于CPU (111)； 其中，所述圖像信號處理器(113)、可重配置單元(114)、微碼控制器(18)、DDR控制邏輯器(15)通過內(nèi)部AXI總線(19)與CPU (111)進行交互。
2.根據(jù)權(quán)利要求1所述的通用機器視覺算法硬件加速引擎系統(tǒng)，其特征在于，所述可重配置單元為濾波模塊。
【文檔編號】G06T1/20GK204087272SQ201420573020
【公開日】2015年1月7日 申請日期:2014年10月7日 優(yōu)先權(quán)日:2014年10月7日
【發(fā)明者】溫培剛 申請人:上海知津信息科技有限公司