本發(fā)明涉及計(jì)算機(jī)，更具體地，涉及一種數(shù)據(jù)處理方法、裝置和電子設(shè)備。

背景技術(shù)：

1、cache是一種高速緩存存儲(chǔ)器，位于中間處理器(central?processing?unit，cpu)和主存儲(chǔ)器之間，具有容量小速度快的特點(diǎn)。由于cpu設(shè)計(jì)的速度遠(yuǎn)高于內(nèi)存，當(dāng)cpu直接從內(nèi)存中訪問(wèn)數(shù)據(jù)時(shí)要等待一定的時(shí)間，而cache通常保存著cpu剛用過(guò)的或頻繁使用的數(shù)據(jù)(例如可以包括程序代碼或其它類型的數(shù)據(jù))，如果cpu需要再次使用該部分?jǐn)?shù)據(jù)時(shí)，cpu可以從cache中直接訪問(wèn)，這樣能夠避免直接從內(nèi)存中重新讀取數(shù)據(jù)所帶來(lái)的cpu等待時(shí)間，從而提高cpu的運(yùn)行效率。

2、然而，cache的容量是有限的，在使用的過(guò)程中，cache中所存儲(chǔ)的數(shù)據(jù)會(huì)被頻繁地替換，這就使得cpu所需數(shù)據(jù)很可能會(huì)被替換出cache。若cpu在所需數(shù)據(jù)被替換出cache時(shí)訪問(wèn)cache，就無(wú)法訪問(wèn)到所需數(shù)據(jù)，從而出現(xiàn)緩存未命中情況。在出現(xiàn)這種緩存未命中情況時(shí)，cpu還需要從主存中重新加載所需數(shù)據(jù)，這會(huì)導(dǎo)致額外延遲的產(chǎn)生，影響程序性能。因此，如何降低緩存未命中率是優(yōu)化程序性能的關(guān)鍵之一。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本發(fā)明實(shí)施例提供了一種數(shù)據(jù)處理方法、裝置和電子設(shè)備，以降低在程序運(yùn)行過(guò)程中的緩存未命中率，從而提高整體程序性能。

2、第一方面，本發(fā)明實(shí)施例公開(kāi)了一種數(shù)據(jù)處理方法，所述方法包括：

3、確定至少一條目標(biāo)訪存指令，所述目標(biāo)訪存指令為在目標(biāo)程序運(yùn)行過(guò)程中存在緩存未命中情況的訪存指令；

4、對(duì)于各所述目標(biāo)訪存指令，根據(jù)所述目標(biāo)訪存指令的歷史緩存未命中情況確定對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段，所述目標(biāo)數(shù)據(jù)段為覆蓋未命中數(shù)據(jù)的數(shù)據(jù)段，所述未命中數(shù)據(jù)為在所述目標(biāo)訪存指令被觸發(fā)時(shí)，處理器未能在緩存中訪問(wèn)到的數(shù)據(jù)；

5、將各所述目標(biāo)數(shù)據(jù)段的地址信息發(fā)送給預(yù)設(shè)緩存的緩存鎖定接口，以供所述緩存鎖定接口在各所述目標(biāo)訪存指令被觸發(fā)之前，根據(jù)所述地址信息將對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段存儲(chǔ)并鎖定在所述預(yù)設(shè)緩存中。

6、第二方面，本發(fā)明實(shí)施例公開(kāi)了一種數(shù)據(jù)處理裝置，所述裝置包括：

7、目標(biāo)訪存指令確定單元，用于確定至少一條目標(biāo)訪存指令，所述目標(biāo)訪存指令為在目標(biāo)程序運(yùn)行過(guò)程中存在緩存未命中情況的訪存指令；

8、目標(biāo)數(shù)據(jù)段確定單元，用于對(duì)于各所述目標(biāo)訪存指令，根據(jù)所述目標(biāo)訪存指令的歷史緩存未命中情況確定對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段，所述目標(biāo)數(shù)據(jù)段為覆蓋未命中數(shù)據(jù)的數(shù)據(jù)段，所述未命中數(shù)據(jù)為在所述目標(biāo)訪存指令被觸發(fā)時(shí)，處理器未能在緩存中訪問(wèn)到的數(shù)據(jù)；

9、地址信息發(fā)送單元，用于將各所述目標(biāo)數(shù)據(jù)段的地址信息發(fā)送給預(yù)設(shè)緩存的緩存鎖定接口，以供所述緩存鎖定接口在各所述目標(biāo)訪存指令被觸發(fā)之前，根據(jù)所述地址信息將對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段存儲(chǔ)并鎖定在所述預(yù)設(shè)緩存中。

10、第三方面，本發(fā)明實(shí)施例公開(kāi)了一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)計(jì)算機(jī)程序指令，所述計(jì)算機(jī)程序指令在被處理器執(zhí)行時(shí)實(shí)現(xiàn)如第一方面中所述的方法。

11、第四方面，本發(fā)明實(shí)施例公開(kāi)了一種電子設(shè)備，所述設(shè)備包括：

12、存儲(chǔ)器，用于存儲(chǔ)一條或多條計(jì)算機(jī)程序指令；

13、處理器，所述一條或多條計(jì)算機(jī)程序指令被所述處理器執(zhí)行以實(shí)現(xiàn)如第一方面中所述的方法。

14、第五方面，本發(fā)明實(shí)施例公開(kāi)了一種計(jì)算機(jī)程序產(chǎn)品，當(dāng)所述計(jì)算機(jī)程序產(chǎn)品在計(jì)算機(jī)上運(yùn)行時(shí)，使得所述計(jì)算機(jī)執(zhí)行如第一方面中所述的方法。

15、本發(fā)明實(shí)施例會(huì)確定在目標(biāo)程序運(yùn)行過(guò)程中存在緩存未命中情況的至少一條目標(biāo)訪存指令，并根據(jù)各目標(biāo)訪存指令的歷史緩存未命中情況確定各目標(biāo)訪存指令所對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段，再將各目標(biāo)數(shù)據(jù)段的地址信息發(fā)送給預(yù)設(shè)緩存的緩存鎖定接口，以供緩存鎖定接口在各目標(biāo)訪存指令被觸發(fā)之前，根據(jù)地址信息將對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段存儲(chǔ)并鎖定到預(yù)設(shè)緩存中，其中，目標(biāo)數(shù)據(jù)段為覆蓋未命中數(shù)據(jù)的數(shù)據(jù)段，未命中數(shù)據(jù)為在目標(biāo)訪存指令被觸發(fā)時(shí)，處理器未能在緩存中訪問(wèn)到的數(shù)據(jù)，由此，本發(fā)明實(shí)施例可以降低在程序運(yùn)行過(guò)程中的緩存未命中率，從而提高整體程序性能。

技術(shù)特征：

1.一種數(shù)據(jù)處理方法，其特征在于，所述方法包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述目標(biāo)訪存指令的歷史緩存未命中情況確定對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段包括：

3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述根據(jù)所述未命中數(shù)據(jù)地址數(shù)組和所述訪存長(zhǎng)度確定與所述目標(biāo)訪存指令對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段包括：

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述將長(zhǎng)度小于或等于第二預(yù)設(shè)長(zhǎng)度閾值且未命中數(shù)據(jù)覆蓋率大于或等于預(yù)設(shè)覆蓋率閾值的數(shù)據(jù)段確定為與所述目標(biāo)訪存指令對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段包括：

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，利用所述滑動(dòng)窗口在所述未命中數(shù)據(jù)地址數(shù)組中確定最密子數(shù)組包括：

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述確定所述未命中數(shù)據(jù)地址數(shù)組在所述地址區(qū)間內(nèi)的最大數(shù)據(jù)地址和最小數(shù)據(jù)地址包括：

7.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述初始化滑動(dòng)窗口包括：

8.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述確定所述最密子數(shù)組的未命中數(shù)據(jù)覆蓋率包括：

9.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述方法還包括：

10.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述確定至少一條目標(biāo)訪存指令包括：

11.一種數(shù)據(jù)處理裝置，其特征在于，所述裝置包括：

12.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)計(jì)算機(jī)程序指令，其特征在于，所述計(jì)算機(jī)程序指令在被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1-10中任一項(xiàng)所述的方法。

13.一種電子設(shè)備，其特征在于，所述設(shè)備包括：

14.一種計(jì)算機(jī)程序產(chǎn)品，其特征在于，當(dāng)所述計(jì)算機(jī)程序產(chǎn)品在計(jì)算機(jī)上運(yùn)行時(shí)，使得所述計(jì)算機(jī)執(zhí)行如權(quán)利要求1-10中任一項(xiàng)所述的方法。

技術(shù)總結(jié)
本發(fā)明實(shí)施例公開(kāi)了一種數(shù)據(jù)處理方法、裝置和電子設(shè)備。本發(fā)明實(shí)施例會(huì)確定在目標(biāo)程序運(yùn)行過(guò)程中存在緩存未命中情況的至少一條目標(biāo)訪存指令，并根據(jù)各目標(biāo)訪存指令的歷史緩存未命中情況確定各目標(biāo)訪存指令所對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段，再將各目標(biāo)數(shù)據(jù)段的地址信息發(fā)送給預(yù)設(shè)緩存的緩存鎖定接口，以供緩存鎖定接口在各目標(biāo)訪存指令被觸發(fā)之前，根據(jù)地址信息將對(duì)應(yīng)的目標(biāo)數(shù)據(jù)段存儲(chǔ)并鎖定到預(yù)設(shè)緩存中，其中，目標(biāo)數(shù)據(jù)段為覆蓋未命中數(shù)據(jù)的數(shù)據(jù)段，未命中數(shù)據(jù)為在目標(biāo)訪存指令被觸發(fā)時(shí)，處理器未能在緩存中訪問(wèn)到的數(shù)據(jù)，由此，本發(fā)明實(shí)施例可以降低在程序運(yùn)行過(guò)程中的緩存未命中率，從而提高整體程序性能。

技術(shù)研發(fā)人員：朱章齊,許彬彬,湯國(guó)慶,楊平超
受保護(hù)的技術(shù)使用者：平頭哥（上海）半導(dǎo)體技術(shù)有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21