一種數(shù)據(jù)突發(fā)的緩存裝置和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲(chǔ)技術(shù)領(lǐng)域，尤其涉及一種數(shù)據(jù)突發(fā)的緩存裝置和方法。
【背景技術(shù)】
[0002]PCIE(Peripheral Component Interface Express，總線和接口標(biāo)準(zhǔn))總線是Intel提出的高速點(diǎn)對(duì)點(diǎn)串行數(shù)據(jù)總線，是芯片和芯片之間進(jìn)行高速數(shù)據(jù)傳輸時(shí)常用的數(shù)據(jù)總線。由于PCIE總線的傳輸速率很高，因此，芯片需要及時(shí)的將數(shù)據(jù)緩存下來(lái)，否則，將影響數(shù)據(jù)接收效率，而 DDR (Double Data Rate SDRAM (Synchronous Dynamic RandomAccess Memory)，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器)是常用的數(shù)據(jù)緩存部件。如圖1所示，芯片1從DDR中讀取數(shù)據(jù)突發(fā)，并通過(guò)PCIE總線將該數(shù)據(jù)突發(fā)發(fā)送給芯片2，之后，由芯片2將該數(shù)據(jù)突發(fā)緩存到DDR中。其中，數(shù)據(jù)突發(fā)是指一段連續(xù)存放的數(shù)據(jù)。
[0003]如圖2所示，在多路數(shù)據(jù)傳輸過(guò)程中，芯片1通過(guò)PCIE總線a將數(shù)據(jù)突發(fā)a0、數(shù)據(jù)突發(fā)al和數(shù)據(jù)突發(fā)a2分別發(fā)送給交換芯片(Switch)，芯片2通過(guò)PCIE總線b將數(shù)據(jù)突發(fā)b0和數(shù)據(jù)突發(fā)bl分別發(fā)送給交換芯片，芯片3通過(guò)PCIE總線c將數(shù)據(jù)突發(fā)c0和數(shù)據(jù)突發(fā)cl分別發(fā)送給交換芯片。進(jìn)一步的，交換芯片分別將數(shù)據(jù)突發(fā)a0、數(shù)據(jù)突發(fā)al、數(shù)據(jù)突發(fā)a2、數(shù)據(jù)突發(fā)b0、數(shù)據(jù)突發(fā)bl、數(shù)據(jù)突發(fā)c0和數(shù)據(jù)突發(fā)cl發(fā)送給芯片4。進(jìn)一步的，芯片4將數(shù)據(jù)突發(fā)a0、數(shù)據(jù)突發(fā)al、數(shù)據(jù)突發(fā)a2緩存到DDR的FIF01(First In First Out，先進(jìn)先出)中，并將數(shù)據(jù)突發(fā)b0、數(shù)據(jù)突發(fā)bl緩存到DDR的FIF02中，并將數(shù)據(jù)突發(fā)c0和數(shù)據(jù)突發(fā)cl緩存到DDR的FIF03中。
[0004]由于每個(gè)FIFO至少消耗FPGA(Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)內(nèi)部的一個(gè)RAM (Random Access Memory，隨機(jī)存取存儲(chǔ)器)，因此上述方式消耗FPGA內(nèi)部的三個(gè)RAM。而且隨著數(shù)據(jù)采集路數(shù)的增多，需要使用的FIFO的數(shù)量也會(huì)增多，從而消耗FPGA內(nèi)部的大量的RAM。

【發(fā)明內(nèi)容】

[0005]本發(fā)明提供一種數(shù)據(jù)突發(fā)的緩存裝置，所述裝置具體包括:
[0006]FIFO虛擬單元，用于在隨機(jī)存取存儲(chǔ)器RAM中虛擬出多個(gè)虛擬FIFO ；
[0007]基地址映射單元，用于在接收到數(shù)據(jù)突發(fā)時(shí)，確定所述數(shù)據(jù)突發(fā)對(duì)應(yīng)的總線和接口標(biāo)準(zhǔn)PCIE總線，并從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIF0，將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIF0，以使所述虛擬FIFO中緩存的所述PCIE總線對(duì)應(yīng)的多個(gè)數(shù)據(jù)突發(fā)的緩存地址連續(xù)。
[0008]所述基地址映射單元，具體用于在從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIFO的過(guò)程中，判斷是否在所述RAM中緩存所述PCIE總線的數(shù)據(jù)突發(fā)；如果是，則判斷當(dāng)前是否已經(jīng)存在所述PCIE總線對(duì)應(yīng)的虛擬FIFO ;如果存在，則直接將所述虛擬FIFO作為所述PCIE總線對(duì)應(yīng)的虛擬FIFO ;如果不存在，則從所述多個(gè)虛擬FIFO中選擇一個(gè)未被使用的虛擬FIF0，并將當(dāng)前選擇的虛擬FIFO作為所述PCIE總線對(duì)應(yīng)的虛擬FIFO。
[0009]所述基地址映射單元，具體用于維護(hù)各虛擬FIFO與其對(duì)應(yīng)的基地址之間的映射關(guān)系，且在將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIFO的過(guò)程中，如果所述虛擬FIFO中已經(jīng)存儲(chǔ)有數(shù)據(jù)突發(fā)，則利用所述數(shù)據(jù)突發(fā)的緩存地址以及所述虛擬FIFO中存儲(chǔ)的數(shù)據(jù)突發(fā)的緩存地址，在所述虛擬FIFO中緩存所述數(shù)據(jù)突發(fā)，以使所述虛擬FIFO中緩存的所述PCIE總線對(duì)應(yīng)的多個(gè)數(shù)據(jù)突發(fā)的緩存地址連續(xù)；如果所述虛擬FIFO中沒(méi)有存儲(chǔ)數(shù)據(jù)突發(fā)，則利用所述基地址映射單元維護(hù)的虛擬FIFO與基地址之間的映射關(guān)系，獲得所述虛擬FIFO對(duì)應(yīng)的基地址，并從所述基地址開(kāi)始緩存所述數(shù)據(jù)突發(fā)。
[0010]所述FIFO虛擬單元，具體用于在所述RAM中為每個(gè)PCIE總線虛擬出一個(gè)虛擬FIF0，且虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址對(duì)應(yīng)；
[0011]所述基地址映射單元，具體用于維護(hù)各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系，且在從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIFO的過(guò)程中，判斷是否在所述RAM中緩存所述PCIE總線的數(shù)據(jù)突發(fā)；如果是，則從所述數(shù)據(jù)突發(fā)中獲得所述PCIE總線的緩存基地址，并利用各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系，確定所述PCIE總線的緩存基地址對(duì)應(yīng)的虛擬FIFO的基地址，并將確定的所述虛擬FIF0，作為所述PCIE總線對(duì)應(yīng)的虛擬FIFO。
[0012]所述基地址映射單元，具體用于在將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIFO的過(guò)程中，如果所述虛擬FIFO中已經(jīng)存儲(chǔ)有數(shù)據(jù)突發(fā)，則利用所述數(shù)據(jù)突發(fā)的緩存地址以及所述虛擬FIFO中存儲(chǔ)的數(shù)據(jù)突發(fā)的緩存地址，在所述虛擬FIFO中緩存所述數(shù)據(jù)突發(fā)，以使所述虛擬FIFO中緩存的所述PCIE總線對(duì)應(yīng)的多個(gè)數(shù)據(jù)突發(fā)的緩存地址連續(xù)；如果所述虛擬FIFO中沒(méi)有存儲(chǔ)數(shù)據(jù)突發(fā)，則利用各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系，獲得所述虛擬FIFO對(duì)應(yīng)的基地址，并從所述基地址開(kāi)始緩存所述數(shù)據(jù)關(guān)發(fā)。
[0013]還包括:讀寫(xiě)控制單元，用于針對(duì)所述多個(gè)虛擬FIFO中的每個(gè)虛擬FIF0，確定所述虛擬FIFO對(duì)應(yīng)的寫(xiě)入地址，所述寫(xiě)入地址具體包括寫(xiě)入基地址和寫(xiě)入突發(fā)地址；其中，所述讀寫(xiě)控制單元，具體用于從所述基地址映射單元維護(hù)的各虛擬FIFO與其對(duì)應(yīng)的基地址之間的映射關(guān)系，或者各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系中，獲得所述虛擬FIFO對(duì)應(yīng)的寫(xiě)入基地址；所述讀寫(xiě)控制單元，具體用于在每次將數(shù)據(jù)突發(fā)緩存到所述虛擬FIFO之后，讀取所述虛擬FIFO對(duì)應(yīng)的寫(xiě)入突發(fā)地址。
[0014]還包括:讀寫(xiě)控制單元，用于針對(duì)所述多個(gè)虛擬FIFO中的每個(gè)虛擬FIF0，確定所述虛擬FIFO對(duì)應(yīng)的讀取地址，所述讀取地址具體包括讀取基地址；其中，所述讀寫(xiě)控制單元，具體用于從所述基地址映射單元維護(hù)的各虛擬FIFO與其對(duì)應(yīng)的基地址之間的映射關(guān)系，或者各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系中，獲得所述虛擬FIFO對(duì)應(yīng)的讀取基地址；或者，獲得所述虛擬FIFO對(duì)應(yīng)的寫(xiě)入基地址，并將所述虛擬FIFO對(duì)應(yīng)的寫(xiě)入基地址確定為所述虛擬FIFO對(duì)應(yīng)的讀取基地址。
[0015]本發(fā)明提供一種數(shù)據(jù)突發(fā)的緩存方法，所述方法包括以下步驟:
[0016]在隨機(jī)存取存儲(chǔ)器RAM中虛擬出多個(gè)虛擬先進(jìn)先出FIFO ;
[0017]在接收到數(shù)據(jù)突發(fā)時(shí)，確定所述數(shù)據(jù)突發(fā)對(duì)應(yīng)的總線和接口標(biāo)準(zhǔn)PCIE總線，并從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIF0，將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIF0，以使所述虛擬FIFO中緩存的所述PCIE總線對(duì)應(yīng)的多個(gè)數(shù)據(jù)突發(fā)的緩存地址連續(xù)。
[0018]所述從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIFO，將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIFO的過(guò)程，具體包括:
[0019]在從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIFO的過(guò)程中，判斷是否在所述RAM中緩存所述PCIE總線的數(shù)據(jù)突發(fā)；如果是，判斷當(dāng)前是否已經(jīng)存在所述PCIE總線對(duì)應(yīng)的虛擬FIFO ;如果存在，則直接將所述虛擬FIFO作為所述PCIE總線對(duì)應(yīng)的虛擬FIFO ;如果不存在，從所述多個(gè)虛擬FIFO中選擇一個(gè)未被使用的虛擬FIFO，并將當(dāng)前選擇的虛擬FIFO作為所述PCIE總線對(duì)應(yīng)的虛擬FIFO ;在將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIFO的過(guò)程中，維護(hù)各虛擬FIFO與其對(duì)應(yīng)的基地址之間的映射關(guān)系，如果所述虛擬FIFO中已經(jīng)存儲(chǔ)有數(shù)據(jù)突發(fā)，則利用所述數(shù)據(jù)突發(fā)的緩存地址以及所述虛擬FIFO中存儲(chǔ)的數(shù)據(jù)突發(fā)的緩存地址，在所述虛擬FIFO中緩存所述數(shù)據(jù)突發(fā)，以使所述虛擬FIFO中緩存的所述PCIE總線對(duì)應(yīng)的多個(gè)數(shù)據(jù)突發(fā)的緩存地址連續(xù)；如果所述虛擬FIFO中沒(méi)有存儲(chǔ)數(shù)據(jù)突發(fā)，則利用維護(hù)的虛擬FIFO與基地址之間的映射關(guān)系，獲得所述虛擬FIFO對(duì)應(yīng)的基地址，并從所述基地址開(kāi)始緩存所述數(shù)據(jù)突發(fā)；或者，
[0020]在從所述多個(gè)虛擬FIFO中確定所述PCIE總線對(duì)應(yīng)的虛擬FIFO的過(guò)程中，當(dāng)在所述RAM中為每個(gè)PCIE總線虛擬出一個(gè)虛擬FIF0，且虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址對(duì)應(yīng)時(shí)，則維護(hù)各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系，判斷是否在所述RAM中緩存所述PCIE總線的數(shù)據(jù)突發(fā)；如果是，則從所述數(shù)據(jù)突發(fā)中獲得所述PCIE總線的緩存基地址，并利用各虛擬FIFO的基地址與對(duì)應(yīng)PCIE總線的緩存基地址之間的一一映射關(guān)系，確定所述PCIE總線的緩存基地址對(duì)應(yīng)的虛擬FIFO的基地址，并將確定的所述虛擬FIF0，作為所述PCIE總線對(duì)應(yīng)的虛擬FIFO ;在將所述數(shù)據(jù)突發(fā)緩存到所述虛擬FIFO的過(guò)程中，如果所述虛擬FIFO中已經(jīng)存儲(chǔ)有數(shù)據(jù)突發(fā)，則利用所述數(shù)據(jù)突發(fā)的緩存地址以及所述虛擬FIFO中存儲(chǔ)的數(shù)據(jù)突發(fā)的緩存地址，在所述虛擬FIFO中緩存所述數(shù)據(jù)突發(fā)，以使所述虛擬FIFO中緩存的所述PCIE總線對(duì)應(yīng)的多個(gè)數(shù)據(jù)突發(fā)的緩