單板多通道寬帶信號(hào)同步采集系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于信號(hào)采集領(lǐng)域，具體涉及單板多通道寬帶信號(hào)同步采集系統(tǒng)。
【背景技術(shù)】
[0002]單板多通道寬帶信號(hào)同步采集系統(tǒng)在許多場合都有著廣泛應(yīng)用。例如:在電子對抗技術(shù)中，正交兩路(IQ)高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)中最關(guān)鍵的技術(shù)是兩通道間的同步數(shù)據(jù)采集。在雷達(dá)系統(tǒng)中，主要對雷達(dá)回波信號(hào)進(jìn)行采集和存儲(chǔ)。在射頻仿真系統(tǒng)中，由于存在多個(gè)接收通道且各個(gè)接收通道的信號(hào)需進(jìn)行相參處理，因此其數(shù)據(jù)采集系統(tǒng)需具備多通道同步數(shù)據(jù)采集的能力。
[0003]在采集系統(tǒng)前端由于多片高速A/D芯片之間存在同步問題，使得多個(gè)接收通道之間難以進(jìn)行同步。特別是當(dāng)信號(hào)帶寬較寬，采樣時(shí)鐘頻率很高時(shí)，多通道之間的采集很難做到同步。在多通道高速采集系統(tǒng)中，多通道之間的寬帶信號(hào)同步采集是一急需解決的問題。
【實(shí)用新型內(nèi)容】
[0004]為了解決現(xiàn)有技術(shù)中存在的不足，本實(shí)用新型提供了單板多通道寬帶信號(hào)同步采集系統(tǒng)，該系統(tǒng)基于CPCI架構(gòu)，實(shí)現(xiàn)了四通道之間寬帶信號(hào)的同步采集，覆蓋IGHz捷變帶寬，并將采集后的數(shù)據(jù)通過高速并行總線進(jìn)行傳輸。
[0005]為解決上述問題，本實(shí)用新型具體采用以下技術(shù)方案:
[0006]單板多通道寬帶信號(hào)同步采集系統(tǒng)，其特征在于，包括第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元、第一 FPGA、第二 FPGA、采樣時(shí)鐘分配單元、同步時(shí)鐘分配單元、主時(shí)鐘分配單元，所述第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣輸入端外接中頻模擬信號(hào)，所述第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元的采樣輸出端與第一 FPGA相連接，所述第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣輸出端與第二 FPGA相連接，所述采樣時(shí)鐘分配單元設(shè)有四路時(shí)鐘輸出，分別與第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的時(shí)鐘輸入端與相連接，所述同步時(shí)鐘分配單元用于第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣信號(hào)同步，所述第一 FPGA、第二 FPGA通過LVDS并行總線相連接，所述主時(shí)鐘分配單元的時(shí)鐘輸出端分別與第一 FPGA、第二 FPGA的時(shí)鐘輸入端相連接，所述第一 FPGA與PCI橋芯片相連接，所述PCI橋芯片通過PCI總線與外部計(jì)算機(jī)相連接。
[0007]前述的單板多通道寬帶信號(hào)同步采集系統(tǒng)，其特征在于，還包括第一 DDR3存儲(chǔ)器、第二 DDR3存儲(chǔ)器，所述第一 DDR3存儲(chǔ)器與第一 FPGA相連接，所述第二 DDR3存儲(chǔ)器與第二 FPGA相連接。
[0008]前述的單板多通道寬帶信號(hào)同步采集系統(tǒng)，其特征在于，還包括EPROM存儲(chǔ)器，所述第一 FPGA通過EPROM存儲(chǔ)器與PCI橋芯片相連接。
[0009]本實(shí)用新型的有益效果:本實(shí)用新型提供的單板多通道寬帶信號(hào)同步采集系統(tǒng)，具有采樣率高、輸入信號(hào)頻率范圍寬等特點(diǎn)，而且可以同步采集四路寬帶信號(hào)，信號(hào)帶寬可達(dá)到1.5GHz，四路之間的A/D轉(zhuǎn)換單元完全同步。由于該實(shí)用新型采樣率高，輸入信號(hào)帶寬較寬，其可以直接對中頻信號(hào)進(jìn)行采樣，這樣可以大大簡化雷達(dá)接收前端下變頻的設(shè)計(jì)。該實(shí)用新型采用的四路同步采集，可以大大簡化雷達(dá)測向系統(tǒng)中接收前端的多片ADC同步設(shè)計(jì)，而且可以解決系統(tǒng)中多個(gè)接收通道之間的不同步問題，利于雷達(dá)對目標(biāo)的準(zhǔn)確定位與測向。
【附圖說明】
[0010]圖1為本實(shí)用新型的單板多通道寬帶信號(hào)同步采集系統(tǒng)的原理框圖；
[0011]圖2為本實(shí)用新型的時(shí)鐘產(chǎn)生單元的原理框圖。
【具體實(shí)施方式】
[0012]下面結(jié)合附圖對本實(shí)用新型作進(jìn)一步說明。
[0013]如圖1和圖2所示，單板多通道寬帶信號(hào)同步采集系統(tǒng)，包括第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元、第一 FPGA、第二 FPGA、采樣時(shí)鐘分配單元、同步時(shí)鐘分配單元、主時(shí)鐘分配單元，所述第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣輸入端外接中頻模擬信號(hào)，所述第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元的采樣輸出端與第一 FPGA相連接，所述第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣輸出端與第二 FPGA相連接，所述采樣時(shí)鐘分配單元設(shè)有四路時(shí)鐘輸出，分別與第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的時(shí)鐘輸入端與相連接，所述同步時(shí)鐘分配單元用于第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣信號(hào)同步，所述第一 FPGA、第二 FPGA通過LVDS并行總線相連接，所述主時(shí)鐘分配單元的時(shí)鐘輸出端分別與第一 FPGA、第二 FPGA的時(shí)鐘輸入端相連接，所述第一 FPGA與PCI橋芯片相連接，所述PCI橋芯片通過PCI總線與外部計(jì)算機(jī)相連接。
[0014]進(jìn)一步的，該單板多通道寬帶信號(hào)同步采集系統(tǒng)還包括第一 DDR3存儲(chǔ)器、第二DDR3存儲(chǔ)器，所述第一 DDR3存儲(chǔ)器與第一 FPGA相連接，所述第二 DDR3存儲(chǔ)器與第二 FPGA相連接。
[0015]進(jìn)一步的，該單板多通道寬帶信號(hào)同步采集系統(tǒng)還包括EPROM存儲(chǔ)器，所述第一FPGA通過EPROM存儲(chǔ)器與PCI橋芯片相連接。
[0016]詳細(xì)的，第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元均采用12-bit、單通道采樣率高達(dá)3.6 GHz的ADC芯片ADC12D1800，其采樣率能達(dá)到3.6GHz，采樣的模擬信號(hào)帶寬可達(dá)到1.5GHzο
[0017]在多通道同步采樣時(shí)，各通道的采樣時(shí)鐘分配單元必須保持相位的一致性，否則很難保證采樣時(shí)刻的一致性，此外，還需要保證各個(gè)通道采樣后所得到的數(shù)字信號(hào)在鎖存時(shí)間上的一致性，同時(shí)保證這兩點(diǎn)才能達(dá)到多通道之間的同步采樣。
[0018]采樣時(shí)鐘分配單元、同步時(shí)鐘分配單元均采用TI公司的LMK01000芯片，輸入時(shí)鐘頻率可高達(dá)1.6GHz，該芯片可以對輸出的多路時(shí)鐘信號(hào)進(jìn)行同步，并且只對時(shí)鐘產(chǎn)生單元附加30fs左右的抖動(dòng)。
[0019]采樣時(shí)鐘分配單元的輸入時(shí)鐘從外部灌入，經(jīng)過采樣時(shí)鐘分配單元后通過等長的傳輸線分別送給第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元，即送給四片ADC芯片。采樣時(shí)鐘分配單元保證四片ADC芯片采樣時(shí)刻上的一致性。
[0020]同步時(shí)鐘分配單元的輸入由其中一塊ADC芯片給出，如由第一 A/D轉(zhuǎn)換單元給出，經(jīng)過同步時(shí)鐘分配單元通過等長的傳輸線送給其余的三片ADC芯片，即送給第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元。同步時(shí)鐘分配單元保證了采樣后的四路數(shù)字信號(hào)在第一 FPGA、第二 FPGA鎖存時(shí)間上的一致性。
[0021]第一 FPGA、第二 FPGA均采用Xilinx公司的XC7A200T-2FFG1156I可編程邏輯器件。通過該芯片實(shí)現(xiàn)對四路采集通道的邏輯控制以及相關(guān)的數(shù)字信號(hào)處理。
[0022]第一 DDR3存儲(chǔ)器用于存儲(chǔ)經(jīng)第一 FPGA處理過的數(shù)字信號(hào)，第二 DDR3存儲(chǔ)器用于存儲(chǔ)經(jīng)第二 FPGA處理過的數(shù)字信號(hào)。第一 DDR3存儲(chǔ)器、第二 DDR3存儲(chǔ)器均由8片Micron公司的MT41J64M16構(gòu)成，其總存儲(chǔ)容量為8GB，用于存儲(chǔ)一定容量的數(shù)字信號(hào)，后期將數(shù)據(jù)讀出并通過PCI總線傳給外部計(jì)算機(jī)進(jìn)行數(shù)據(jù)分析。
[0023]當(dāng)然，還包括CPCI接口控制單元，主要由PLX公司的PCI9056構(gòu)成，其用于外部計(jì)算機(jī)對整個(gè)系統(tǒng)的控制以及與外部計(jì)算機(jī)的通訊。
[0024]該單板多通道寬帶信號(hào)同步采集系統(tǒng)，可以同步采集四路寬帶信號(hào)，信號(hào)帶寬可達(dá)到1.5GHz，四路之間的A/D轉(zhuǎn)換完全同步，其可以解決射頻仿真中多個(gè)接收通道之間不同步問題，具有良好的應(yīng)用前景，值得推廣。
[0025]以上顯示和描述了本實(shí)用新型的基本原理、主要特征及優(yōu)點(diǎn)。本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是說明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書及其等效物界定。
【主權(quán)項(xiàng)】
1.單板多通道寬帶信號(hào)同步采集系統(tǒng)，其特征在于，包括第一A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元、第一 FPGA、第二 FPGA、采樣時(shí)鐘分配單元、同步時(shí)鐘分配單元、主時(shí)鐘分配單元，所述第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣輸入端外接中頻模擬信號(hào)，所述第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元的采樣輸出端與第一 FPGA相連接，所述第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣輸出端與第二 FPGA相連接，所述采樣時(shí)鐘分配單元設(shè)有四路時(shí)鐘輸出，分別與第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的時(shí)鐘輸入端相連接，所述同步時(shí)鐘分配單元用于第一 A/D轉(zhuǎn)換單元、第二 A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元的采樣信號(hào)同步，所述第一 FPGA、第二 FPGA通過LVDS并行總線相連接，所述主時(shí)鐘分配單元的時(shí)鐘輸出端分別與第一 FPGA、第二 FPGA的時(shí)鐘輸入端相連接，所述第一 FPGA與PCI橋芯片相連接，所述PCI橋芯片通過PCI總線與外部計(jì)算機(jī)相連接。
2.根據(jù)權(quán)利要求1所述的單板多通道寬帶信號(hào)同步采集系統(tǒng)，其特征在于，還包括第一DDR3存儲(chǔ)器、第二 DDR3存儲(chǔ)器，所述第一 DDR3存儲(chǔ)器與第一 FPGA相連接，所述第二 DDR3存儲(chǔ)器與第二 FPGA相連接。
3.根據(jù)權(quán)利要求1所述的單板多通道寬帶信號(hào)同步采集系統(tǒng)，其特征在于，還包括EPROM存儲(chǔ)器，所述第一 FPGA通過EPROM存儲(chǔ)器與PCI橋芯片相連接。
【專利摘要】本實(shí)用新型公開了單板多通道寬帶信號(hào)同步采集系統(tǒng)，包括第一A/D轉(zhuǎn)換單元、第二A/D轉(zhuǎn)換單元、第三A/D轉(zhuǎn)換單元、第四A/D轉(zhuǎn)換單元、第一FPGA、第二FPGA、采樣時(shí)鐘分配單元、同步時(shí)鐘分配單元、主時(shí)鐘分配單元，通過各單元之間連接，構(gòu)成完整的單板多通道寬帶信號(hào)同步采集系統(tǒng)。本實(shí)用新型提供的單板多通道寬帶信號(hào)同步采集系統(tǒng)，該系統(tǒng)基于CPCI架構(gòu)，實(shí)現(xiàn)了四通道之間寬帶信號(hào)的同步采集，覆蓋1GHz捷變帶寬，并將采集后的數(shù)據(jù)通過高速并行總線進(jìn)行傳輸。
【IPC分類】G06F17-40
【公開號(hào)】CN204360377
【申請?zhí)枴緾N201420776232
【發(fā)明人】成光, 吳畏
【申請人】南京長峰航天電子科技有限公司
【公開日】2015年5月27日
【申請日】2014年12月11日