一種基于ChipScope的測(cè)試平臺(tái)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種數(shù)據(jù)傳輸系統(tǒng)，具體涉及一種基于ChipScope的測(cè)試平臺(tái)，屬于計(jì)算機(jī)智能控制技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]B3G項(xiàng)目需要開發(fā)專用的調(diào)試工具將各模塊計(jì)算產(chǎn)生的大量數(shù)據(jù)傳輸?shù)接?jì)算機(jī)上，再通過(guò)仿真鏈路來(lái)驗(yàn)證模塊的設(shè)計(jì)，B3G測(cè)試平臺(tái)還提供了誤碼率測(cè)試的功能，H3G測(cè)試平臺(tái)的硬件是基于內(nèi)嵌PowerPC? 405硬核的FFGA進(jìn)行開發(fā)，在PowerPC? 405的外圍總線上開發(fā)了串口控制器、B3G測(cè)試工具、雙倍數(shù)據(jù)流(DDR)內(nèi)存控制器、中斷控制器等外設(shè)；整個(gè)系統(tǒng)還需要時(shí)鐘、輔助邏輯等模塊；為了方便H3G測(cè)試平臺(tái)的調(diào)試，將ChipScope?核也嵌入到了平臺(tái)中。因此，基于以上理論，提出一種基于ChipScope的測(cè)試平臺(tái)。

【發(fā)明內(nèi)容】

[0003](一)要解決的技術(shù)問(wèn)題
[0004]為解決上述問(wèn)題，本實(shí)用新型提出了一種基于ChipScope的測(cè)試平臺(tái)，系統(tǒng)靈活性好，且可靠性高。
[0005](二)技術(shù)方案
[0006]本實(shí)用新型的基于ChipScope的測(cè)試平臺(tái)，包括計(jì)算機(jī)系統(tǒng)，及與計(jì)算機(jī)系統(tǒng)電連接的下載電纜，及與下載電纜通過(guò)JTAG端口連接的ML310板；所述ML310板上設(shè)置有測(cè)試板；所述測(cè)試板包括測(cè)試工具，及與測(cè)試工具電連接的存儲(chǔ)器。
[0007]進(jìn)一步地，所述測(cè)試工具與存儲(chǔ)器之間電連接有總線。
[0008]進(jìn)一步地，所述計(jì)算機(jī)系統(tǒng)中安裝有ChipScope軟件。
[0009]進(jìn)一步地，所述測(cè)試板為FPGA測(cè)試板。
[0010](三)有益效果
[0011]與現(xiàn)有技術(shù)相比，本實(shí)用新型的基于ChipScope的測(cè)試平臺(tái)，利用FPGA測(cè)試板中未使用的存儲(chǔ)器中的空白內(nèi)存，將想要觀察的信，寄存器、網(wǎng)線實(shí)時(shí)地存到這些空白內(nèi)存中，然后根據(jù)用戶設(shè)定的觸發(fā)條件生成特定的地址譯碼選擇數(shù)據(jù)讀出，送到JTAG端口，最后在計(jì)算機(jī)中根據(jù)這些數(shù)據(jù)動(dòng)態(tài)地畫出時(shí)序波形來(lái)。
【附圖說(shuō)明】
[0012]圖1是本實(shí)用新型的整體系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013]如圖1和圖2所示的一種基于ChipScope的測(cè)試平臺(tái)，包括計(jì)算機(jī)系統(tǒng)1，及與計(jì)算機(jī)系統(tǒng)1電連接的下載電纜2，及與下載電纜2通過(guò)JTAG端口 3連接的ML310板4 ;所述ML310板4上設(shè)置有測(cè)試板5 ;所述測(cè)試板5包括測(cè)試工具51，及與測(cè)試工具51電連接的存儲(chǔ)器52。
[0014]所述測(cè)試工具51與存儲(chǔ)器52之間電連接有總線53。
[0015]所述計(jì)算機(jī)系統(tǒng)1中安裝有ChipScope軟件。
[0016]所述測(cè)試板5為FPGA測(cè)試板。
[0017]本實(shí)用新型的基于ChipScope的測(cè)試平臺(tái)的工作原理:利用FPGA測(cè)試板中未使用的存儲(chǔ)器中的空白內(nèi)存，將想要觀察的信，寄存器、網(wǎng)線實(shí)時(shí)地存到這些空白內(nèi)存中，然后根據(jù)用戶設(shè)定的觸發(fā)條件生成特定的地址譯碼選擇數(shù)據(jù)讀出，送到JTAG端口，最后在計(jì)算機(jī)中根據(jù)這些數(shù)據(jù)動(dòng)態(tài)地畫出時(shí)序波形來(lái)。
[0018]上面所述的實(shí)施例僅僅是對(duì)本實(shí)用新型的優(yōu)選實(shí)施方式進(jìn)行描述，并非對(duì)本實(shí)用新型的構(gòu)思和范圍進(jìn)行限定。在不脫離本實(shí)用新型設(shè)計(jì)構(gòu)思的前提下，本領(lǐng)域普通人員對(duì)本實(shí)用新型的技術(shù)方案做出的各種變型和改進(jìn)，均應(yīng)落入到本實(shí)用新型的保護(hù)范圍，本實(shí)用新型請(qǐng)求保護(hù)的技術(shù)內(nèi)容，已經(jīng)全部記載在權(quán)利要求書中。
【主權(quán)項(xiàng)】
1.一種基于ChipScope的測(cè)試平臺(tái)，其特征在于:包括計(jì)算機(jī)系統(tǒng)，及與計(jì)算機(jī)系統(tǒng)電連接的下載電纜，及與下載電纜通過(guò)JTAG端口連接的ML310板；所述ML310板上設(shè)置有測(cè)試板；所述測(cè)試板包括測(cè)試工具，及與測(cè)試工具電連接的存儲(chǔ)器。2.根據(jù)權(quán)利要求1所述的基于ChipScope的測(cè)試平臺(tái)，其特征在于:所述測(cè)試工具與存儲(chǔ)器之間電連接有總線。3.根據(jù)權(quán)利要求1所述的基于ChipScope的測(cè)試平臺(tái)，其特征在于:所述計(jì)算機(jī)系統(tǒng)中安裝有ChipScope軟件。4.根據(jù)權(quán)利要求1所述的基于ChipScope的測(cè)試平臺(tái)，其特征在于:所述測(cè)試板為FPGA測(cè)試板。
【專利摘要】本實(shí)用新型公開了一種基于ChipScope的測(cè)試平臺(tái)，包括計(jì)算機(jī)系統(tǒng)，及與計(jì)算機(jī)系統(tǒng)電連接的下載電纜，及與下載電纜通過(guò)JTAG端口連接的ML310板；所述ML310板上設(shè)置有測(cè)試板；所述測(cè)試板包括測(cè)試工具，及與測(cè)試工具電連接的存儲(chǔ)器。本實(shí)用新型的基于ChipScope的測(cè)試平臺(tái)，利用FPGA測(cè)試板中未使用的存儲(chǔ)器中的空白內(nèi)存，將想要觀察的信，寄存器、網(wǎng)線實(shí)時(shí)地存到這些空白內(nèi)存中，然后根據(jù)用戶設(shè)定的觸發(fā)條件生成特定的地址譯碼選擇數(shù)據(jù)讀出，送到JTAG端口，最后在計(jì)算機(jī)中根據(jù)這些數(shù)據(jù)動(dòng)態(tài)地畫出時(shí)序波形來(lái)。
【IPC分類】G06F17/50, G06F11/26
【公開號(hào)】CN205003660
【申請(qǐng)?zhí)枴緾N201520694602
【發(fā)明人】馬炳剛
【申請(qǐng)人】黑龍江傲立輔龍科技開發(fā)有限公司
【公開日】2016年1月27日
【申請(qǐng)日】2015年9月9日