專利名稱：：存儲器中的冗余方案的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及存儲器冗余方案，且明確地說，涉及使用配對控制器芯片(companioncontrollerchip)來為存儲器芯片提供行和列冗余功能。
背景技術(shù)：
：存儲器系統(tǒng)中的冗余用于為有缺陷或損壞的存儲器單元提供替換存儲器單元。使EEPROM和快閃存儲器的存儲能力更大以滿足不斷增加的存儲器要求。通常，EEPROM和快閃存儲器裝置在單一芯片或單一集成電路封裝配置中可用。典型的存儲器裝置集成電路封裝含有存儲器陣列和若干其它電路，其中包含存儲器控制器或微控制器和用于(例如)尋址、編程和擦除存儲器陣列內(nèi)的存儲器單元的各種其它電路。傳統(tǒng)上，已在存儲器芯片本身中接近列(COL)和行(ROW)地址解碼電路處用各種冗余方案對有缺陷存儲器單元進(jìn)行替換?？道?Conley)等人的第6,760,255號美國專利描述一種非易失性存儲器系統(tǒng)，在所述非易失性存儲器系統(tǒng)中，存儲器控制器管理多個存儲器芯片上的冗余。存儲器裝置缺陷數(shù)據(jù)在制造過程期間被發(fā)現(xiàn)，并存儲作為每一存儲器芯片的單一信息記錄。存儲器控制器有權(quán)存取此信息，并使用缺陷數(shù)據(jù)來將用戶數(shù)據(jù)的存儲重定向在有缺陷存儲器周圍以及重定向到替代位置中。梶本(Kajimoto)等人的第5,084,838號美國專利描述安裝在能夠?qū)⒋鎯ζ麟娐否詈显谝黄鸬拇笠?guī)模集成電路上的多個存儲器集成電路。多個冗余存儲器裝置經(jīng)并入以替換有缺陷的存儲器電路。冗余存儲器控制器(單獨的裝置)用于監(jiān)視低階地址位，并協(xié)調(diào)冗余行或列的使用以替換有缺陷的存儲器電路中的對應(yīng)位置。冗余存儲器控制器使用先前存儲的替代存儲器地址來重新映射有缺陷位置處的存儲器存取。盡管控制器和存儲器電路集成在晶片級，但在操作上它們是單獨的裝置。奈維爾(Nevill)等人的第5,764,574號美國專利描述一種用于多組件半導(dǎo)體裝置的個別組件的獨立冗余編程的方法和設(shè)備。多芯片存儲器模塊包含多個存儲器裝置，每一存儲器裝置具有用于有缺陷存儲器單元的后端修復(fù)的冗余電路。當(dāng)將編程信號的預(yù)定組合施加到冗余裝置的特定端子時，冗余行或列被并入。特定組的信號路由允許單獨的裝置管理冗余存儲器電路的替代。以此方式，冗余并入在由多個裝置組合件形成的存儲器系統(tǒng)上。使芯片上冗余電路用于越來越大的存儲器的現(xiàn)有技術(shù)方法的缺點包含由于所述額外電路而使復(fù)雜性和制造成本增加。對于某些存儲器結(jié)構(gòu)，需要使位于存儲器裝置芯片上的控制邏輯或控制電路減小或減到最小。還需要使用于與主機(jī)接口電路介接的存儲器引腳的數(shù)目減到最小。
發(fā)明內(nèi)容一種方法以用于讀取快閃存儲器芯片的單獨配對控制芯片來提供列冗余。所述方法包含將正常數(shù)據(jù)字節(jié)和冗余列數(shù)據(jù)字節(jié)從快閃存儲器芯片轉(zhuǎn)移到快閃存儲器芯片中的頁寄存器中。冗余列數(shù)據(jù)字節(jié)含有用于對應(yīng)有缺陷快閃存儲器單元的一個或一個以上正確位。所述方法包含將冗余列數(shù)據(jù)字節(jié)從快閃存儲器芯片中的頁寄存器轉(zhuǎn)移到配對控制芯片中的移位寄存器；將正常數(shù)據(jù)字節(jié)從快閃存儲器芯片中的頁寄存器取到配對控制芯片中；以及在配對控制芯片中檢查所取的正常數(shù)據(jù)字節(jié)的地址是否針對有缺陷的存儲器位置。如果所取的正常數(shù)據(jù)字節(jié)的位均不來自有缺陷的存儲器單元，那么將所述正常數(shù)據(jù)字節(jié)存儲在配對控制芯片中的頁寄存器中。如果所取的正常數(shù)據(jù)字節(jié)的位中的至少一者來自有缺陷的存儲器單元，那么在配對控制芯片中使所述正常數(shù)據(jù)字節(jié)與對應(yīng)的冗余數(shù)據(jù)字節(jié)組合以為外部用戶提供具有正確位的正確數(shù)據(jù)字節(jié)。另一方法以單獨配對控制芯片用于以傳入數(shù)據(jù)位對快閃存儲器芯片進(jìn)行編程來提供列冗余。所述方法包含將有缺陷的快閃存儲器單元的地址存儲在單獨配對控制芯片中，以及將傳入數(shù)據(jù)位的地址與有缺陷的快閃存儲器單元的地址進(jìn)行比較。如果接收到針對有缺陷的快閃存儲器單元的傳入數(shù)據(jù)位，那么將對應(yīng)數(shù)據(jù)位存儲在配對控制芯片中的冗余字節(jié)寄存器中。所述方法包含將所有無缺陷存儲器單元的數(shù)據(jù)字節(jié)轉(zhuǎn)移到快閃存儲器芯片中的頁寄存器中，以及隨后將冗余字節(jié)寄存器的內(nèi)容轉(zhuǎn)移到快閃存儲器芯片中的頁寄存器中的冗余列中。另一實施例包含一種方法，所述方法將單獨配對控制芯片用于非易失性存儲器裝置的一個或一個以上有缺陷存儲器單元的列冗余。所述方法包含將有缺陷的快閃存儲器單元的地址存儲在單獨配對控制芯片中。對于讀取操作模式，所述方法包含將冗余列數(shù)據(jù)字節(jié)從快閃存儲器芯片中的頁寄存器轉(zhuǎn)移到配對控制芯片中的移位寄存器；在配對控制芯片中檢查所取的正常數(shù)據(jù)字節(jié)的地址是否針對有缺陷存儲器位置。如果所取的正常數(shù)據(jù)字節(jié)的位中的至少一者來自有缺陷的存儲器單元，那么所述方法包含在配對控制芯片中使所述正常數(shù)據(jù)字節(jié)與對應(yīng)的冗余數(shù)據(jù)字節(jié)組合以提供具有正確位的經(jīng)校正的數(shù)據(jù)字節(jié)。所述方法還包含向外部用戶讀出來自無缺陷存儲器單元的數(shù)據(jù)字節(jié)和經(jīng)校正的數(shù)據(jù)字節(jié)。對于編程操作模式，所述方法包含將傳入數(shù)據(jù)位的地址與有缺陷的快閃存儲器單元的地址進(jìn)行比較。如果接收到針對有缺陷的快閃存儲器單元的傳入數(shù)據(jù)位，那么將對應(yīng)的數(shù)據(jù)位存儲在配對控制芯片中的冗余字節(jié)寄存器中。將所有無缺陷存儲器單元的數(shù)據(jù)字節(jié)轉(zhuǎn)移到快閃存儲器芯片中的頁寄存器中。隨后，將冗余字節(jié)寄存器的內(nèi)容轉(zhuǎn)移到快閃存儲器芯片中的頁寄存器中的冗余列中。附圖并入本說明書中并形成本說明書的一部分，本發(fā)明的實施例，并與描述內(nèi)容一起用于闡釋本發(fā)明的原理圖1是具有與非易失性存儲器芯片介接的配對控制芯片的非易失性存儲器系統(tǒng)的框圖。圖2是非易失性芯片中的接口電路的較詳細(xì)框圖。圖3是具有存儲器芯片的更多細(xì)節(jié)的非易失性存儲器系統(tǒng)的框圖。圖4是非易失性存儲器系統(tǒng)的操作的流程圖。圖5A是說明損壞的行的檢測以及對那些損壞的行的地址的后續(xù)處理的流程圖。圖5B是說明非易失性存儲器系統(tǒng)的行冗余操作的流程圖。圖6A是說明損壞的列的檢測以及對那些損壞的列的地址的后續(xù)處理的流程圖。圖6B是說明非易失性存儲器系統(tǒng)的列冗余操作的流程圖。圖7是說明非易失性存儲器系統(tǒng)的讀取操作模式的流程圖。圖8是說明非易失性存儲器系統(tǒng)的編程或?qū)懭氩僮髂Ｊ降牧鞒虉D。圖9是說明非易失性存儲器系統(tǒng)的擦除操作模式的流程圖。具體實施例方式快閃和EEPROM裝置要求控制電路執(zhí)行讀取、擦除和編程操作。有時更有效的是在單獨的配對控制芯片中提供若干存儲器控制電路，且以便使單獨存儲器芯片內(nèi)所需要的控制邏輯減到最小。圖1展示包含配對控制芯片101和非易失性存儲器裝置102的非易失性存儲器系統(tǒng)100。阿杜蘇米利(Adusumilli)等人在2006年3月29日申請(轉(zhuǎn)讓給本申請案的受讓人)的題為"多芯片集成存儲器系統(tǒng)中的芯片外微控制和接口(Off-ChipMicroControlandInterfaceinaMultichipIntegratedMemorySystem)"的第11/393,549號美國專利申請案以引用的方式并入本文中。此文獻(xiàn)揭示僅快閃存儲器裝置與配對控制芯片之間的雙芯片接口。配對控制芯片101向用戶(未圖示，例如計算機(jī)等)提供外部接口。配對控制芯片IOI控制非易失性存儲器裝置102所執(zhí)行的或與非易失性存儲器裝置102交互的各種操作。示范性通信與存儲器控制接口103在配對控制芯片101與非易失性存儲器裝置102之間提供所需的控制以及數(shù)據(jù)和地址信號。配對控制芯片101可以是微控制器、狀態(tài)機(jī)，或經(jīng)配置以與單一非易失性存儲器裝置102或與多個非易失性存儲器裝置(視需要)介接的其它電路。非易失性存儲器裝置102是(例如)包含支持通信與存儲器控制接口103的電路或邏輯的非易失性存儲器陣列，例如256兆位快閃存儲器或EEPROM裝置。本發(fā)明不限于任何特定存儲器大小。通信與存儲器控制接口103包含以下各項高電壓4線接口總線IIO(HVPIN)，其向存儲器陣列或存儲器裝置102提供高電壓控制信號；高電壓復(fù)位接口線112(HVRST)，其向存儲器裝置102提供復(fù)位信息；時鐘(CLK)線114，其向存儲器裝置102提供定時信息；以及8線地址、數(shù)據(jù)和命令接口(ADIO[7:0])總線116,其在配對控制器101與非易失性存儲器裝置102之間提供雙向命令、數(shù)據(jù)和地址信息。配對控制器芯片101在時鐘線114上提供時鐘控制或定時信號。在存儲器控制接口103的一個實施例中，高電壓4線接口總線IIO提供四個高電壓引腳或信號線以控制存儲器裝置102內(nèi)的存儲器陣列(未圖示)的各種操作。高電壓接口103上所呈現(xiàn)的信令信息由配對控制芯片101產(chǎn)生并控制。地址、數(shù)據(jù)和命令接口總線116包含用于交換命令、存儲器陣列地址信息和存儲器陣列數(shù)據(jù)的八個雙向經(jīng)多路復(fù)用的地址/數(shù)據(jù)/控制信號線。地址、數(shù)據(jù)和命令接口總線116還用于使存儲器裝置102復(fù)位，以發(fā)送命令或改變配對控制芯片101或存儲器裝置102的操作模式。配對控制芯片101將改變地址、數(shù)據(jù)和命令接口116的模式的命令發(fā)送到存儲器裝置102。舉例來說，如果配對控制芯片101信令存儲器裝置102地址、數(shù)據(jù)和命令接口總線116將在單向模式下操作，那么配對控制芯片101將地址發(fā)送到存儲器裝置102，從而使存儲器裝置102暫停在發(fā)送地址操作期間向配對控制芯片101進(jìn)行發(fā)送。并且，地址、數(shù)據(jù)和命令接口總線116可在地址、數(shù)據(jù)和命令接口總線116線上多路復(fù)用任何命令、地址信息或數(shù)據(jù)信息。高電壓復(fù)位接口線112(HVRST)在單一互連線上實施，且用于通過施加大于高邏輯值的電壓或表示"1"邏輯值的電壓的高電壓來使存儲器裝置102復(fù)位。用于高電壓復(fù)位接口線112(HVRST)或高電壓接口110(HVPIN)的高電壓由在控制器101和存儲器裝置102外部的電路(未圖示)產(chǎn)生，或可由控制器101產(chǎn)生。存儲器裝置102還鎖存髙電壓復(fù)位信號。當(dāng)在1.8V到OV的范圍內(nèi)使用信令時，高電壓復(fù)位接口線112充當(dāng)命令或模式啟用指示器。高電壓復(fù)位接口線112還可用于傳輸標(biāo)準(zhǔn)邏輯信號。舉例來說，高電壓復(fù)位接口線112可用作信號線以指示存儲器裝置102在預(yù)選的操作模式下操作。地址、數(shù)據(jù)和命令接口總線116引腳或線上的信令的方向也可通過將來自配對控制芯片101的命令經(jīng)由地址、數(shù)據(jù)和命令接口116發(fā)送到存儲器裝置102來確定。VDD和GND電壓為兩個芯片所共同，所述兩個芯片可視所采用的電壓路徑(2.5或3.3V)而短路在一起。除非模式控制改變?yōu)椴煌Ｊ角颐钌婕白x出數(shù)據(jù)或讀出狀態(tài)，否則ADIO引腳全部被默認(rèn)為設(shè)置在輸入模式中。一旦被設(shè)置，ADIO的方向就是固定的，直到斷言新的命令為止。存儲器芯片102的復(fù)位用于初始化內(nèi)部寄存器，并用于使存儲器芯片102中的狀態(tài)機(jī)復(fù)位(視需要)。初始化復(fù)位不與兩個芯片的加電同時提供，而是受配對控制芯片延遲。在復(fù)位時間期間，來自存儲器芯片102中的冗余融合和配置融合的信息被下載到配對控制芯片101中。此融合信息在整個正常操作期間保持。這是使用初始操作模式而進(jìn)行的。此融合信息在配對控制芯片101中使用以在數(shù)據(jù)流操作期間動態(tài)地用來自冗余存儲器單元的冗余數(shù)據(jù)替換或改變來自有缺陷存儲器單元的數(shù)據(jù)。表l包含示范性命令功能、示范性控制代碼或操作代碼、對地址、數(shù)據(jù)和命令接口ADIO[7:0]總線116的影響和關(guān)于每一功能或控制代碼的一般注釋的列表。舉例來說，擦除操作在通信方向或地址、數(shù)據(jù)和命令接口116上所提供的信令方面不對地址、數(shù)據(jù)和命令接口總線116產(chǎn)生影響。表l<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>圖2更詳細(xì)地說明非易失性存儲器裝置102內(nèi)的接口103和電路。配對控制芯片101通過存儲器控制接口103連接到存儲器裝置102。地址、數(shù)據(jù)和命令接口(ADIO[7:0])總線116的八條線被分離成由三個高階位位置組成的群碼線(groupcodeline)(ADIO[7:5])116a和由五個低階位位置組成的控制數(shù)據(jù)線(ADIO[4:0])116b。群碼線116a連接到八分之一解碼器120的輸入端子?？刂茢?shù)據(jù)線116b并聯(lián)連接到八個5X選擇器122a、122b、...122h的每一者的輸入端子。八條八分之一選擇線124a、124b、...124h的每一者從八分之一解碼器120的輸出端子分別連接到5X選擇器122a、122b、...122h中的對應(yīng)一者的啟用輸入引腳EN。5X選擇器122a、122b、...122h的每一者產(chǎn)生形成八個控制數(shù)據(jù)線群組126a、126b、...126h的一者的五條輸出線。控制數(shù)據(jù)線群組126a、126b、...126h的每一者連接到控制寄存器128內(nèi)的八個控制群組128a、128b、...128h的對應(yīng)一者?？刂迫航M128a、128b、...128h的每一者橫跨五個位位置的范圍。低階控制群組128a橫跨位位置[4:0]，六個中間控制群組橫跨位位置[5:34]，且高階控制群組450h橫跨位位置[35:39]，控制寄存器128中總共橫跨位置[39:0]的40個位位置。在微控制模式(對應(yīng)于之前所描述的微控制功能)下，由群碼線116a承載的群碼經(jīng)解碼以在八分之一選擇線124a、124b、...124h的一者上將選擇信號(未圖示)提供給5X選擇器122a、122b、...122h中的對應(yīng)一者的啟用輸入引腳EN。允許控制數(shù)據(jù)線116b上的一組控制數(shù)據(jù)(下文中例示)通過選擇信號而傳播到控制群組128a、128b、...128h中的對應(yīng)一者。施加到5X選擇器122a、122b、...122h中的選定一者的選擇信號允許控制數(shù)據(jù)通過來自選定的5X選擇器的控制數(shù)據(jù)線群組126a、126b、...126h中的一者而傳播。以此方式，將控制數(shù)據(jù)傳播到控制群組中具有對應(yīng)群碼的一者。借助循環(huán)通過群碼序列并供應(yīng)用于每一群碼的一組對應(yīng)控制數(shù)據(jù)，在控制寄存器128中匯編完整的控制字。表2使群碼116a與控制群組128a、128b、...128h中的對應(yīng)一者中接收的示范性控制數(shù)據(jù)相關(guān)。表2<table>tableseeoriginaldocumentpage12</column></row><table>利用除了上文列舉的具有控制數(shù)據(jù)值00000的那些群碼條目外的所有群碼條目，在控制寄存器128中形成控制字，其值為01000—00000—00000—00000—00000—OOOOOJ0101_11111在系統(tǒng)操作中，在一個時鐘循環(huán)中對群碼值進(jìn)行解碼，且在第二循環(huán)中將控制數(shù)據(jù)鎖存在控制寄存器128的相應(yīng)控制群組中。對于八個控制群組，需要16個時鐘循環(huán)來加載40位控制字。所述控制字的40個位用于執(zhí)行存儲器裝置102內(nèi)的所有基本編程和讀取操作。圖3是具有存儲器芯片102的更多細(xì)節(jié)的圖2的非易失性存儲器系統(tǒng)100的框圖。此圖展示通過存儲器控制接口103與存儲器芯片102通信的配對控制芯片101。非易失性存儲器裝置102在圖中展示為具有解碼器與選擇電路150。解碼器與選擇電路150包含八分之一解碼器120和八個5X選擇器122a、122b、...122h，其兩者均更詳細(xì)地展示于圖2中。5X選擇器122a、122b、...122h中的每一者產(chǎn)生形成八個控制數(shù)據(jù)線群組126a、126b、...126h中的一者的五條輸出線。控制數(shù)據(jù)線群組126a、126b、...126h中的每一者連接到控制寄存器128內(nèi)的八個控制群組128a、128b、...128h中的對應(yīng)一者。如先前所描述，控制群組128a、128b、...128h中的每一者橫跨五個位位置的范圍。低階控制群組128a橫跨位位置[4:0]，六個中間控制群組橫跨位位置[5:34],且高階控制群組450h橫跨位位置[35:39]，控制寄存器128中總共橫跨位置[39:0]的40個位位置。控制寄存器128的位用于執(zhí)行存儲器裝置102內(nèi)的所有基本編程(寫入)和讀取操作。在一個實施例中，需要16個時鐘循環(huán)，以控制寄存器128中每5個控制位的區(qū)塊使用2個時鐘循環(huán)的方式加載控制寄存器?？刂萍拇嫫?28在X地址總線152上將各個行或x地址信號提供給包含x緩沖器、鎖存器和x解碼器電路的x地址電路154。來自x解碼器的輸出信號在總線156上提供給快閃存儲器陣列160的各個行?？刂萍拇嫫?28還在Y地址總線162上將各個列或y地址信號提供給包含y緩沖器、鎖存器和y解碼器電路的y地址電路164。來自y解碼器的輸出信號在總線166上提供給Y選通電路168。控制寄存器128進(jìn)一步在控制總線172上將控制信號提供給狀態(tài)機(jī)174。狀態(tài)機(jī)174在控制總線176上將控制信號提供給x和y地址電路154、164、快閃陣列160，并提供給I/0緩沖器與鎖存器電路178。電路178通過2向總線180連接到Y(jié)選通電路168的I/O端子。電路178還視情況通過2向總線182連接到用于2向I/O總線186上所提供的輸入/輸出列位I/O[7:0]的輸出驅(qū)動器/接口電路184?？刂萍拇嫫?28還在連接到I/O緩沖器與鎖存器電路178的數(shù)據(jù)總線192上提供和接收數(shù)據(jù)信號。頁寄存器194提供在快閃存儲器陣列160與y選通電路168之間?？扉W存儲器陣列160被組織為528個字節(jié)的頁，其中512個字節(jié)為數(shù)據(jù)，且16個額外字節(jié)被提供作為用于管理頁的數(shù)據(jù)完整性的帶外備用字節(jié)。這些額外字節(jié)用于標(biāo)記不良區(qū)塊，以獲得檢查和、誤差校正碼等。參看圖4，且參看圖1、圖2和圖3，示范性編程操作的流程圖200以由配對控制芯片101在地址、數(shù)據(jù)和命令接口總線116上傳輸?shù)木幊滩僮骰蚩刂拼a的提交開始。配對控制芯片101初始在框210中指令存儲器裝置在編程或?qū)懭氩僮髂Ｊ较虏僮?，以對存儲器裝置102內(nèi)的選定存儲器單元或選定范圍的存儲器單元進(jìn)行編程。根據(jù)此第一框，可在存儲器裝置102內(nèi)設(shè)置全局信號，或者也可在存儲器裝置內(nèi)執(zhí)行一般復(fù)位操作。接下來，在框220中，配對控制芯片101在步驟220中指令存儲器裝置102在傳入地址模式(地址輸入)下操作，其中(例如)所述命令后面接著是持續(xù)預(yù)定數(shù)目個時鐘循環(huán)的特定地址或地址范圍。在特定實例中，傳入地址模式命令發(fā)送到存儲器裝置102，后面接著是四個時鐘循環(huán)的周期期間的特定32位地址，其中八條接口線用于實施地址、數(shù)據(jù)和命令接口總線116。一般來說，當(dāng)存儲器裝置102在傳入地址模式下操作時，存儲器裝置102將完整的地址或地址范圍鎖存到列和行地址寄存器中。在框230中，在存儲器裝置102已鎖存地址之后，配對控制芯片101指令存儲器裝置102在傳入數(shù)據(jù)模式(數(shù)據(jù)輸入)下操作。傳入數(shù)據(jù)模式命令后面接著是待載入或編程到存儲器裝置102的存儲器陣列中的特定數(shù)據(jù)字節(jié)。特定數(shù)據(jù)接著被編程或存儲在存儲器裝置102的頁寄存器中處于編程操作期間所指定的地址或位置處。在框240中，配對控制芯片101可指令存儲器裝置102在微控制MCTRL模式下操作，所述微控制MCTRL模式允許存儲器裝置102從配對控制芯片IOI接收微控制信號。微控制操作模式允許控制器101控制存儲器陣列的若干部分或存儲器裝置102的其它部分，例如內(nèi)部讀出放大器(internalsenseamplifier)。在微控制操作模式期間，配對控制芯片101還可請求多種狀態(tài)指示符(視需要)。狀態(tài)指示符視特定指令而變化。舉例來說，在編程操作的此情況下，配對控制芯片101可請求已執(zhí)行了多少個內(nèi)部編程循環(huán)。在已完成編程或其它操作之后，框250指示退出單操作模式，且存儲器裝置102和配對控制芯片101準(zhǔn)備實施下一操作。在退出框250處，配對控制芯片101或存儲器裝置102可自動啟始內(nèi)部復(fù)位命令?；蛘?，使復(fù)位成為微控制器操作中的軟復(fù)位的一部分。冗余邏輯通過使用配對控制芯片101,列和行冗余均在存儲器芯片102外部執(zhí)行。8個區(qū)塊可用于支持行冗余，且32個冗余列位或4個字節(jié)可用于日期替換以支持列冗余。在后端測試期間發(fā)現(xiàn)損壞的行和列的地址。損壞的存儲器單元的這些地址接著存儲在存儲器芯片102中的融合中。在復(fù)位時，配對控制芯片IOI讀取存儲在存儲器芯片102中的融合信息，且接著將融合所提供的信息存儲在配對控制芯片101中。行冗余要求在后端生產(chǎn)測試之后將冗余地址位存儲在快閃存儲器中。因此尋址有缺陷的行區(qū)塊所需的位的數(shù)目計算如下尋址一個區(qū)塊所需的地址位的數(shù)目為10個位+1個設(shè)置/啟用位。冗余區(qū)塊/平面的數(shù)目為4。每芯片的平面數(shù)目為2。此方案中所需的地址位的總數(shù)目為88個位。當(dāng)實施列冗余以替換具有不良位線的"不良"半字節(jié)時，有可能計算需要存儲在融合中的地址位的數(shù)目，如下尋址一個頁內(nèi)的一個半字節(jié)所需的位的數(shù)目為12(10個列位+1個半字節(jié)位置+1個設(shè)置/啟用位)。每列的半字節(jié)數(shù)目為8個半字節(jié)。存儲器內(nèi)的平面數(shù)目為2。此方案中所需的地址位的總數(shù)目為8x12x2=192個位。存儲在具有當(dāng)前結(jié)構(gòu)的存儲器中的位的總數(shù)目為192+88或280個位，或?qū)τ谛泻土腥哂嗑鶠?5個字節(jié)。行冗余為了替換損壞的行，配對控制芯片101使用地址替代以每當(dāng)用戶對損壞的行進(jìn)行操作時就將向存儲器芯片提供經(jīng)修改的地址。用4個可用的冗余區(qū)塊中的一者來替換損壞的區(qū)塊。配對控制器芯片101通過將其原始地址動態(tài)地轉(zhuǎn)換為新地址來掩蓋損壞的行。在讀取/寫入操作期間將新地址提供給存儲器芯片?；蛘?，配對芯片在狀態(tài)讀取期間將地址提供給用戶。內(nèi)部地址不同于外部地址，外部地址被視為虛擬地址。圖5A是說明損壞的行的檢測以及對那些損壞的行的地址的后續(xù)處理的流程圖300。在框310中，后端測試產(chǎn)生損壞的行的地址。俘獲有故障、有缺陷或不良行地址的過程是一次性任務(wù)，且在芯片被分配以供正常使用之前進(jìn)行。在框320中，將損壞的行的地址編程到快閃存儲器芯片中的融合中。在框330中，在存儲器系統(tǒng)初始化之后將存儲在融合中的損壞的行的地址信息加載到配對控制器芯片中。損壞的行的地址的加載在復(fù)位操作期間進(jìn)行。圖5B是說明針對每一正常讀取操作的非易失性存儲器系統(tǒng)的行冗余操作的流程圖335。在框340中，存儲器系統(tǒng)的配對控制芯片接收新的存儲器行地址。在決策框350中，配對控制芯片將正試圖存取快閃存儲器的行地址與損壞的行地址進(jìn)行比較。如果不存取損壞的行地址，那么框350將系統(tǒng)導(dǎo)引到保持未損壞的行地址的框360。如果存取損壞的行地址，那么框350將系統(tǒng)導(dǎo)引到用冗余行地址替換損壞的行地址的框370。在框380中，存儲器系統(tǒng)繼續(xù)從具有由框360提供的地址的行讀取數(shù)據(jù)或?qū)?shù)據(jù)寫入到所述行，或?qū)懭氲骄哂杏煽?70提供的地址的冗余行。系統(tǒng)接著返回到框340，以繼續(xù)接收另一新的存儲器行地址。存儲器陣列內(nèi)部的"真實"地址被掩蓋，且配對控制芯片提供虛擬地址。列冗余對于列冗余，本發(fā)明提供一種向用戶提供透明度的技術(shù)-即，用戶不因使用本發(fā)明而付出代價。此外，本發(fā)明提供靈活性，S卩，外部配對控制芯片在存儲器芯片外部提供對所使用的特定冗余方案(位、半字節(jié)、字節(jié)、列等)的控制，而不需要存儲器芯片本身上的任何電路。關(guān)于靈活性，因為存儲器芯片本身中不存在特定冗余硬件，所以控制器芯片單獨地容易被改變，以修改存儲器芯片上所使用的列冗余的特定類型。先前，一種方法是在存儲器芯片本身中具有冗余。要求存儲器芯片本身是靈活的(即，能夠處理各種類型的冗余方案)將需要存儲器芯片中用于所使用的每一特定類型的冗余(位、字節(jié)等)的額外邏輯電路。每一類型的冗余將占據(jù)存儲器芯片上的額外空間。由于配對控制芯片能夠容易地向存儲器芯片指配特定種類的列冗余(例如，單一線、位、半字節(jié)、位線對、完整字節(jié)、32列，其中唯一限制是可用的冗余列的數(shù)目)而獲得靈活性。存儲器芯片因此將不必為所使用的每一類型的列冗余付出額外空間的代價。因此，通過利用配對控制芯片，使用控制器芯片而不是存儲器芯片本身來提供若干不同的冗余方案。以配對控制芯片101替換存儲器裝置的頁寄存器中的字節(jié)、半字節(jié)或位來實施列冗余。可用四個可用冗余字節(jié)(32個位)中的一者來替換頁的總共528字節(jié)內(nèi)的損壞的字節(jié)。將4個冗余字節(jié)組織為配對控制芯片中的32位移位寄存器，且32位移位寄存器的內(nèi)容在微控制MCTRL模式期間移進(jìn)/移出存儲器芯片中的頁寄存器。在讀取操作模式期間，這些字節(jié)在微控制模式開始時移出。在編程操作模式期間，這些字節(jié)在微控制操作結(jié)束時移位。在存儲器中在編程或讀取操作中優(yōu)先對冗余字節(jié)信息起作用。由于微控制模式期間可用于控制的控制信號的數(shù)目有限，所以列冗余可在讀取操作期間實施為32位并行移進(jìn)、4位移出。所述移出也可以是1/4/8位移出，視存儲器與配對芯片之間的接口而定。本發(fā)明節(jié)省了控制信號，因為一個移位操作僅需要一個啟用信號和一個時鐘信號。類似地，在編程操作期間，將移位執(zhí)行為4位移進(jìn)和32位移出。移位寄存器組織減少了存儲器芯片內(nèi)部的邏輯。存儲器芯片中的頁寄存器內(nèi)的字節(jié)的替換由配對控制芯片動態(tài)地控制。注意，對于讀取操作或編程操作，需要8個循環(huán)(每循環(huán)一個半字節(jié))來移進(jìn)/移出冗余數(shù)據(jù)。在編程或擦除操作期間，對于列冗余需要特別謹(jǐn)慎。用于編程操作或擦除操作的微控制序列要求一個數(shù)據(jù)輸入循環(huán)能夠填充位線中本質(zhì)上由冗余信息替換的的"無關(guān)"位。用于移進(jìn)填充頁寄存器的數(shù)據(jù)的時間向編程操作或擦除操作所需的總時間添加了等待時間。這些移進(jìn)操作將由微控制器在微控制序列的擦除檢驗或編程檢驗部分之前執(zhí)行(視需要)。不良列的發(fā)現(xiàn)和不良列地址保留圖6A是說明損壞的列的檢測以及對那些損壞的列的地址的后續(xù)處理的流程圖300。在框410中，后端測試產(chǎn)生損壞的列的地址。俘獲有故障、有缺陷或不良列地址的過程是一次性任務(wù)，且在芯片被分配以供正常使用之前進(jìn)行。在框420中，將損壞的列的地址編程到快閃存儲器芯片中的融合中。在框430中，在存儲器系統(tǒng)初始化之后將損壞的列的地址加載到配對控制芯片中。損壞的列的地址的加載在復(fù)位操作期間進(jìn)行。列冗余操作圖6B是說明非易失性存儲器系統(tǒng)的列冗余操作的流程圖435。在框440中，存儲器系統(tǒng)接收新的存儲器列地址。在決策框450中，配對控制芯片將正試圖存取快閃存儲器的列地址與損壞的列地址進(jìn)行比較。如果不存取損壞的列地址，那么框450將系統(tǒng)導(dǎo)引到保持未損壞的列地址的框460。如果存取損壞的列地址，那么框450將系統(tǒng)導(dǎo)引到用冗余列地址替換損壞的列地址的框470。在框480中，存儲器系統(tǒng)繼續(xù)從由框460提供的列地址讀取數(shù)據(jù)或?qū)?shù)據(jù)寫入到所述列地址，或?qū)懭氲接煽?70提供的冗余列地址。系統(tǒng)接著返回到框440以繼續(xù)接收另一新的存儲器列地址。讀取模式當(dāng)用戶希望從存儲器讀取數(shù)據(jù)時，將包含正常數(shù)據(jù)和冗余數(shù)據(jù)的存儲器內(nèi)容頁從存儲器陣列轉(zhuǎn)移到存儲器芯片上的圖3所示的頁寄存器194中。存儲器芯片上的頁寄存器194具有512個正常數(shù)據(jù)字節(jié)加上4個字節(jié)的列冗余。對于讀取操作模式，配對控制芯片101首先逐字節(jié)地取四個列冗余字節(jié)，并將其存儲在配對控制芯片101中的4字節(jié)移位寄存器中。配對控制芯片101接著逐字節(jié)地從頁寄存器取頁數(shù)據(jù)。配對控制芯片一次從存儲器芯片中的頁寄存器獲得8個位。對于轉(zhuǎn)移到配對控制芯片101中的每一數(shù)據(jù)字節(jié)，配對控制芯片IOI使用査找表來檢査所述字節(jié)的地址以了解所述地址是否針對有缺陷的存儲器位置。對于正常的無缺陷存儲器地址，將對應(yīng)的經(jīng)轉(zhuǎn)移數(shù)據(jù)字節(jié)存儲在配對控制芯片中的頁寄存器中。對于與有缺陷的存儲器地址相關(guān)聯(lián)的字節(jié)，配對芯片使用識別頁寄存器字節(jié)中待由配對控制芯片101中的冗余移位寄存器中的適當(dāng)位替換的位、半字節(jié)或字節(jié)的地址的表，來使從存儲器頁寄存器接收到的字節(jié)與對應(yīng)的冗余字節(jié)組合。配對控制芯片接著信令外部用戶，可從配對控制芯片中的頁寄存器向用戶讀出數(shù)據(jù)。使用所述方案，可修復(fù)有缺陷的位、半字節(jié)、字節(jié)、列或列對(對于列之間的短路)。配對控制芯片可經(jīng)編程以替換位、半字節(jié)、字節(jié)等(視需要)，而不向存儲器芯片本身添加額外電路，因此向冗余方案提供靈活性。控制告知用戶，用戶可從配對控制芯片讀取數(shù)據(jù)。對于讀取操作模式，配對控制芯片一次一個地從存儲器芯片中的頁寄存器轉(zhuǎn)移字節(jié)，并且還使用存儲器芯片中不良位置的映射來檢査特定字節(jié)是否具有"錯誤"數(shù)據(jù)。存儲器中不良數(shù)據(jù)存儲位置的地址在后端測試時預(yù)先加載在存儲器芯片中的融合中。在啟動時，融合中的地址信息從存儲器芯片預(yù)取并加載到控制器芯片中。對于讀取操作模式，控制器使用描述任何待在不良頁字節(jié)中以來自正確字節(jié)的位替換的不良位存儲器位置的地址的查找表來"組合"頁寄存器字節(jié)與正確字節(jié)。因此，控制芯片以用于冗余存儲器位置的良好位來替換不良數(shù)據(jù)位。圖7是說明圖1、圖2和圖3的快閃存儲器102的讀取操作模式的流程圖500。將冗余地址字節(jié)存儲在存儲器芯片中的融合中。在加電之后，從存儲器裝置102中的融合中時鐘輸出冗余地址字節(jié)，并將其鎖存在配對控制芯片101中。當(dāng)從存儲器芯片的頁寄存器讀出數(shù)據(jù)字節(jié)時，根據(jù)預(yù)先存儲的冗余融合信息，用冗余數(shù)據(jù)動態(tài)地替換來自不良或有缺陷的存儲器單元的數(shù)據(jù)字節(jié)。在框510中，在一個循環(huán)中通過讀取命令來設(shè)置全局讀取信號?？?20指示進(jìn)入微控制模式。接著將各種微控制信號鎖存在"微控制"鎖存器中?？赡艿哪Ｊ绞亲x取、編程、擦除，且反映在控制操作的4個MSB中。列冗余字節(jié)在操作開始時移出。在框530中，在微控制操作模式期間，控制器101可視情況請求多種狀態(tài)指示符(視需要)。在框540中，進(jìn)入對外部用戶的數(shù)據(jù)輸出模式?？?50指示系統(tǒng)準(zhǔn)備實施另一操作。編程模式配對芯片保持與配對控制芯片中的一組四個移位寄存器中的不良存儲器單元相關(guān)聯(lián)的任何冗余數(shù)據(jù)字節(jié)。在開始將數(shù)據(jù)頁加載到存儲器芯片的頁寄存器中時，四個移位寄存器中的冗余字節(jié)從配對控制芯片中的移位寄存器加載到存儲器本身中的頁寄存器的冗余列中。如果主機(jī)用戶將8個良好位發(fā)送到配對控制芯片，那么那8個良好位流動到存儲器芯片的頁寄存器中。如果從主機(jī)用戶接收到待存儲在有缺陷的列地址處的一個所謂的"不良位"，那么將所述位存儲在配對控制芯片中的移位寄存器中。用配對控制芯片的移位寄存器中所存儲的良好位來掩蓋不良位。通過配對控制接口芯片來進(jìn)行從正常列數(shù)據(jù)恢復(fù)冗余字節(jié)。圖8是圖1、圖2和圖3的快閃存儲器102的編程或?qū)懭氩僮髂Ｊ降牧鞒虉D600。在編程操作模式期間，在高速緩存入正常數(shù)據(jù)之前，將冗余數(shù)據(jù)字節(jié)從配對控制芯片101時鐘輸入到存儲器裝置中。此操作在正常數(shù)據(jù)高速緩存操作與讀取編程操作之間發(fā)生。配對芯片接口智能地搜尋出用于冗余列線的數(shù)據(jù)。當(dāng)編程輸入正常數(shù)據(jù)時，使用融合信息來識別冗余字節(jié)并將其存儲到臨時冗余寄存器中，所述臨時冗余寄存器在用戶已編程512+16個正常數(shù)據(jù)字節(jié)之后被時鐘輸入到存儲器的頁寄存器中。在框610中，編程命令獲得全局編程信號。ADDIN命令將輸入地址鎖存在配對控制器芯片101中?？?15規(guī)定讀取數(shù)據(jù)被編程輸入?？?20指示列冗余字節(jié)在操作結(jié)束時移出配對控制芯片中的4字節(jié)移位寄存器。接著將各種微控制信號鎖存在"微控制"鎖存器中，如控制操作的4個MSB中所反映。在框630中，在微控制操作模式期間，控制器101可視情況請求多種狀態(tài)指示符(視需要)。在框640中，進(jìn)入對于數(shù)據(jù)輸出模式。框650指示系統(tǒng)準(zhǔn)備實施另一操作。對于編程操作模式，將用戶數(shù)據(jù)加載到配對控制芯片中的一組頁寄存器中。配對控制芯片101接著將用戶數(shù)據(jù)逐字節(jié)地加載到存儲器控制芯片102中的頁寄存器中。經(jīng)加載以存儲在無缺陷存儲器位置中的數(shù)據(jù)直接進(jìn)入存儲器芯片102的正常存儲器單元中。如果用戶位將存儲在有缺陷的存儲器位置中，那么將所述用戶位存儲在配對控制芯片101中的4個冗余字節(jié)寄存器的一者中。在將所有良好數(shù)據(jù)加載到存儲器芯片102的正常存儲器單元中之后，冗余移位寄存器的內(nèi)容通過向存儲器芯片102中的冗余列掩蓋其地址而發(fā)送到頁寄存器的冗余列。擦除模式圖9是說明圖1和圖2的快閃存儲器102的擦除操作模式的流程圖700。擦除操作包含軟編程、行擦除和檢驗操作。配對控制器芯片101初始在允許設(shè)置全局信號的框710中將存儲器芯片102置于擦除模式，接著在框720中移動到地址輸入模式中，在框720中，行地址寄存器全部被首先載入。在框730中，擦除操作微控制操作擦除位，且在檢驗操作期間通過編程整個列寄存器將冗余列信息連同冗余字節(jié)一起載入。因此，在檢驗操作期間忽略了損壞的列。在框740中，在微控制操作模式期間，控制器101可視情況請求多種狀態(tài)指示符(視需要)。在框750中，退出擦除模式?？?60指示系統(tǒng)已經(jīng)準(zhǔn)備好實施另一操作。在擦除操作模式期間，配對芯片依據(jù)用戶希望編程輸入的地址而智能地編程整個冗余列。已出于說明和描述的目的而呈現(xiàn)了對本發(fā)明特定實施例的以上描述。不希望所述描述是詳盡的或?qū)⒈景l(fā)明限于所揭示的精確形式，且鑒于以上教示，顯然可能作出許多修改和變化。選擇并描述所述實施例是為了最佳地闡釋本發(fā)明的原理及其實際應(yīng)用，從而使所屬領(lǐng)域的技術(shù)人員能夠最佳地利用本發(fā)明和具有適于所預(yù)期的特定用途的各種修改的各種實施例。希望本發(fā)明的范圍由所附權(quán)利要求書及其等效物界定。權(quán)利要求1.一種以用于讀取快閃存儲器芯片的單獨配對控制芯片來提供列冗余的方法，其包括以下步驟將正常數(shù)據(jù)字節(jié)和冗余列數(shù)據(jù)字節(jié)從所述快閃存儲器芯片轉(zhuǎn)移到所述快閃存儲器芯片中的頁寄存器中，其中所述冗余列數(shù)據(jù)字節(jié)含有用于對應(yīng)的有缺陷快閃存儲器單元的一個或一個以上正確位；將所述冗余列數(shù)據(jù)字節(jié)從所述快閃存儲器芯片中的所述頁寄存器轉(zhuǎn)移到所述配對控制芯片中的移位寄存器；將所述正常數(shù)據(jù)字節(jié)從所述快閃存儲器芯片中的所述頁寄存器取到所述配對控制芯片中；在所述配對控制芯片中檢查所取的正常數(shù)據(jù)字節(jié)的地址是否針對有缺陷的存儲器位置；如果所取的正常數(shù)據(jù)字節(jié)的位均不來自有缺陷的存儲器單元，那么將所述正常數(shù)據(jù)字節(jié)存儲在所述配對控制芯片中的頁寄存器中；如果所述所取的正常數(shù)據(jù)字節(jié)的位中的至少一者來自有缺陷的存儲器單元，那么在所述配對控制芯片中使所述正常數(shù)據(jù)字節(jié)與對應(yīng)的冗余數(shù)據(jù)字節(jié)組合，以為外部用戶提供具有正確位的正確數(shù)據(jù)字節(jié)。2.根據(jù)權(quán)利要求1所述的方法，其中所述在所述配對控制芯片中檢査所取的正常數(shù)據(jù)字節(jié)的地址是否針對有缺陷的存儲器位置的步驟包含使用具有有缺陷快閃存儲器單元的地址的査找表來確定用于數(shù)據(jù)字節(jié)的冗余地址。3.根據(jù)權(quán)利要求2所述的方法，其中所述查找表識別待由存儲在所述配對控制芯片中的所述冗余移位寄存器中的適當(dāng)位替換的一個或一個以上位、半字節(jié)或字節(jié)的地址。4.根據(jù)權(quán)利要求l所述的方法，其中以一次一字節(jié)的方式將所述正常數(shù)據(jù)字節(jié)從所述快閃存儲器芯片的所述頁寄存器取到所述配對控制芯片中。5.根據(jù)權(quán)利要求1所述的方法，其包含確定不良數(shù)據(jù)存儲位置的地址，以及將那些地址預(yù)加載到所述存儲器芯片中的融合中。6.根據(jù)權(quán)利要求3所述的方法，其包含預(yù)取預(yù)加載到所述存儲器芯片中的融合中的有缺陷快閃存儲器單元的所述地址，以及將不良數(shù)據(jù)存儲位置的那些地址加載到所述配對控制芯片中。7.根據(jù)權(quán)利要求4所述的方法，其包含在微控制讀取操作模式期間將所述冗余位移出所述頁寄存器。8.根據(jù)權(quán)利要求1所述的方法，其包含將所述單獨控制芯片與所述存儲器芯片封裝在同一集成電路封裝中。9.一種以用于以傳入數(shù)據(jù)位對快閃存儲器芯片進(jìn)行編程的單獨配對控制芯片來提供列冗余的方法，其包括以下步驟將有缺陷的快閃存儲器單元的地址存儲在所述單獨配對控制芯片中；將傳入數(shù)據(jù)位的地址與有缺陷的快閃存儲器單元的所述地址進(jìn)行比較；如果接收到針對有缺陷的快閃存儲器單元的傳入數(shù)據(jù)位，那么將對應(yīng)的數(shù)據(jù)位存儲在所述配對控制芯片中的冗余字節(jié)寄存器中；將所有無缺陷存儲器單元的數(shù)據(jù)字節(jié)轉(zhuǎn)移到所述快閃存儲器芯片中的頁寄存器中；以及隨后將所述冗余字節(jié)寄存器的內(nèi)容轉(zhuǎn)移到所述快閃存儲器芯片中的所述頁寄存器中的冗余列中。10.根據(jù)權(quán)利要求9所述的方法，其中所述在所述配對控制芯片中檢査所取的正常數(shù)據(jù)字節(jié)的地址是否針對有缺陷的存儲器位置的步驟包含使用具有有缺陷快閃存儲器單元的地址的查找表來確定用于數(shù)據(jù)字節(jié)的冗余地址。11.根據(jù)權(quán)利要求9所述的方法，其中所述査找表識別待由存儲在所述配對控制芯片中的所述冗余移位寄存器中的適當(dāng)位替換的一個或一個以上位、半字節(jié)或字節(jié)的地址。12.根據(jù)權(quán)利要求9所述的方法，其中以一次一字節(jié)的方式將所述正常數(shù)據(jù)字節(jié)從所述快閃存儲器芯片的所述頁寄存器取到所述配對控制芯片中。13.根據(jù)權(quán)利要求9所述的方法，其包含確定不良數(shù)據(jù)存儲位置的地址，以及將那些地址預(yù)加載到所述存儲器芯片中的融合中。14.根據(jù)權(quán)利要求9所述的方法，其包含預(yù)取預(yù)加載到所述存儲器芯片中的融合中的有缺陷快閃存儲器單元的所述地址，以及將不良數(shù)據(jù)存儲位置的那些地址加載到所述配對控制芯片中。15.根據(jù)權(quán)利要求9所述的方法，其包含在微控制讀取操作模式期間將所述冗余位從所述頁寄存器移出。16.根據(jù)權(quán)利要求9所述的方法，其包含將所述單獨控制芯片與所述存儲器芯片封裝在同一集成電路封裝中。17.—種以單獨配對控制芯片為非易失性存儲器裝置的一個或一個以上有缺陷存儲器單元提供列冗余的方法，其包括以下步驟將有缺陷的快閃存儲器單元的地址存儲在所述單獨配對控制芯片中對于讀取操作模式將所述冗余列數(shù)據(jù)字節(jié)從所述快閃存儲器芯片中的頁寄存器轉(zhuǎn)移到所述配對控制芯片中的移位寄存器；在所述配對控制芯片中檢査所取的正常數(shù)據(jù)字節(jié)的地址是否針對有缺陷的存儲器位置；如果所述所取的正常數(shù)據(jù)字節(jié)的位中的至少一者來自有缺陷的存儲器單元，那么在所述配對控制芯片中使所述正常數(shù)據(jù)字節(jié)與對應(yīng)的冗余數(shù)據(jù)字節(jié)組合，以提供具有正確位的經(jīng)校正數(shù)據(jù)字節(jié)；向外部用戶讀出來自無缺陷存儲器單元的所述數(shù)據(jù)字節(jié)和經(jīng)校正的數(shù)據(jù)字節(jié)；對于編程操作模式將傳入數(shù)據(jù)位的地址與有缺陷的快閃存儲器單元的地址進(jìn)行比較；如果接收到針對有缺陷的快閃存儲器單元的傳入數(shù)據(jù)位，那么將對應(yīng)的數(shù)據(jù)位存儲在所述配對控制芯片中的冗余字節(jié)寄存器中；將所有無缺陷存儲器單元的數(shù)據(jù)字節(jié)轉(zhuǎn)移到所述快閃存儲器芯片中的頁寄存器中；以及隨后將所述冗余字節(jié)寄存器的內(nèi)容轉(zhuǎn)移到所述快閃存儲器芯片中的所述頁寄存器中的冗余列中。18.根據(jù)權(quán)利要求17所述的方法，其包含將正常數(shù)據(jù)字節(jié)和冗余列數(shù)據(jù)字節(jié)從所述快閃存儲器芯片轉(zhuǎn)移到所述快閃存儲器芯片中的頁寄存器中，其中所述冗余列數(shù)據(jù)字節(jié)含有用于對應(yīng)的有缺陷快閃存儲器單元的一個或一個以上正確位。19.根據(jù)權(quán)利要求17所述的方法，其包含將所述正常數(shù)據(jù)字節(jié)從所述快閃存儲器芯片的所述頁寄存器取到所述配對控制芯片中。20.根據(jù)權(quán)利要求17所述的方法，其包含如果所取的正常數(shù)據(jù)字節(jié)的位均不來自有缺陷的存儲器單元，那么將所述正常數(shù)據(jù)字節(jié)存儲在所述配對控制芯片中的頁寄存器中。21.根據(jù)權(quán)利要求17所述的方法，其包含以下步驟測試所述存儲器裝置以找到所述存儲器裝置中的所述有缺陷的存儲器單元；將所述有缺陷的存儲器單元的存儲器單元地址存儲在所述存儲器裝置中的融合中；將有故障存儲器單元的地址信息從所述存儲器裝置中的所述融合轉(zhuǎn)移到所述控制裝置中。全文摘要本申請案涉及存儲器中的冗余方案。使用單獨的配對控制器芯片在快閃存儲器芯片外部提供列冗余。所述配對芯片初始從所述快閃存儲器芯片接收并存儲所述快閃存儲器中的有缺陷存儲器單元的融合地址信息。在讀取操作模式下，所述配對控制芯片檢測來自所述快閃存儲器的有缺陷地址的接收，并將從所述快閃存儲器芯片下載的冗余數(shù)據(jù)存儲在冗余移位寄存器中。所述冗余數(shù)據(jù)用于向與所述配對控制芯片接口的外部用戶提供正確的快閃存儲器數(shù)據(jù)。在編程操作模式下，所述配對控制芯片提供存儲在所述快閃存儲器芯片中的冗余列中的冗余位。所述配對控制芯片通過容易地提供針對位、半字節(jié)或字節(jié)的若干不同冗余方案而不需要所述快閃存儲器芯片本身中的額外邏輯電路來提供靈活性。以一次一字節(jié)的方式在所述快閃存儲器芯片與所述配對控制芯片之間轉(zhuǎn)移數(shù)據(jù)。文檔編號G11C16/06GK101364448SQ200810134950公開日2009年2月11日申請日期2008年8月7日優(yōu)先權(quán)日2007年8月8日發(fā)明者尼古拉·特勒柯,維賈伊·P·阿杜蘇米利申請人:愛特梅爾公司