提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)及其方法
【專利摘要】一種提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)及其方法，依據(jù)邊界掃描技術(shù)中芯片引腳電位擷取到邊界掃描單元，由此可以減少邊界掃描鏈推送電位的次數(shù)，由此可以達(dá)成提高邊界掃描技術(shù)對芯片燒錄速度及效率的技術(shù)效果。
【專利說明】提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種芯片(chip)燒錄(programming)的系統(tǒng)及其方法,尤其涉及一種提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)及其方法。
【背景技術(shù)】
[0002]傳統(tǒng)和現(xiàn)在流行的燒錄芯片(EEPR0M或是Flash...等，在此僅為舉例說明，并不以此局限本發(fā)明的應(yīng)用范疇)方式是:將芯片放到燒錄器的夾具中，然后使用燒錄器進(jìn)行燒錄，這種方式燒錄效率高，且大量被采用。
[0003]但是，如果對于電路板上的芯片要進(jìn)行燒錄，那么需要將芯片從電路板上焊下來，然后燒錄，最后再焊回到電路板上去，這種將芯片焊下來的方法操作復(fù)雜，對電路板有損壞，且可能引起其他的問題。 [0004]因此，則提出了一種邊界掃描(Boundary Scan)技術(shù)，其使用JTAG硬件接口，由芯片的測試數(shù)據(jù)輸入引腳(Test Data Input，TDI)推送電位，利用芯片內(nèi)的邊界掃描單元(Boundary Scan Cell)控制芯片引腳,類比出燒錄芯片所需要的協(xié)議,進(jìn)而對燒錄芯片進(jìn)行控制，完成讀寫操作。
[0005]而對于邊界掃描鏈(Boundary Scan Chain)每往前推送一個(gè)電位,都至少需要一個(gè)周期時(shí)間，所以邊界掃描技術(shù)對引腳的控制速度，與引腳對應(yīng)的邊界掃描單元在整個(gè)邊界掃描鏈的位置有關(guān)，離測試數(shù)據(jù)輸入引腳越遠(yuǎn)，需要推送的電位越多，那么對應(yīng)的燒錄時(shí)間會(huì)越長，而對于芯片燒錄的效率也就越低。
[0006]綜上所述，可知現(xiàn)有技術(shù)中長期以來一直存在邊界掃描技術(shù)對芯片燒錄時(shí)間過久且效率低下的問題，因此有必要提出改進(jìn)的技術(shù)手段，來解決這一問題。

【發(fā)明內(nèi)容】

[0007]有鑒于現(xiàn)有技術(shù)存在邊界掃描技術(shù)對芯片燒錄時(shí)間過久且效率低下的問題，本發(fā)明遂揭露一種提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)及其方法，其中:
[0008]本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其包含:芯片以及芯片，而芯片以及芯片都是電性連接于電路板上，其中，芯片支持JTAG1149.1規(guī)范，芯片還包含:多個(gè)引腳以及多個(gè)邊界掃描單元。
[0009]即芯片的引腳中定義有JTAG的引腳，JTAG的引腳分別為測試數(shù)據(jù)輸入引腳、測試數(shù)據(jù)輸出引腳(Test Data Output，TD0)、TCK引腳以及TMS引腳，芯片的引腳中定義有至少一個(gè)數(shù)據(jù)輸入引腳以及至少一個(gè)數(shù)據(jù)輸出引腳；及芯片的多個(gè)邊界掃描單元彼此之間相互電性連接，其中--第N個(gè)至第N + A個(gè)邊界掃描單元與數(shù)據(jù)輸出引腳電性連接，而第N — B個(gè)至第N — B + A個(gè)邊界掃描單元與數(shù)據(jù)輸入引腳電性連接且用以擷取(capture)數(shù)據(jù)輸入引腳的電位，其中:N、A以及B為正整數(shù)且N大于B以及B大于A ;及測試數(shù)據(jù)輸入引腳電性連接至第I個(gè)邊界掃描單元，且測試數(shù)據(jù)輸出引腳電性連接至最后的邊界掃描單元，以組合成邊界掃描鏈。[0010]第N — B個(gè)至第N — B + A個(gè)邊界掃描單元通過數(shù)據(jù)輸入引腳更新儲(chǔ)存數(shù)據(jù)輸入引腳的電位，然后第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由邊界掃描鏈推送，當(dāng)將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元后，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳。
[0011]芯片的A個(gè)控制引腳分別與數(shù)據(jù)輸出引腳電性連接，當(dāng)將第N —B個(gè)至第N —B +A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N+ A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，芯片依據(jù)數(shù)據(jù)輸出引腳的電位以對芯片進(jìn)行燒錄。
[0012]本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的方法，其包含下列步驟:
[0013]首先，固定于電路板上且具有多個(gè)引腳且支持JTAG1149.1規(guī)范的芯片中，定義測試數(shù)據(jù)輸入引腳、測試數(shù)據(jù)輸出引腳、TCK引腳以及TMS引腳，芯片的引腳中定義有至少一個(gè)數(shù)據(jù)輸入引腳以及至少一個(gè)數(shù)據(jù)輸出引腳；接著，芯片內(nèi)具有多個(gè)邊界掃描單元，邊界掃描單元彼此之間相互電性連接，其中:第N個(gè)至第N + A個(gè)邊界掃描單元與數(shù)據(jù)輸出弓I腳電性連接，而第N — B個(gè)至第N — B + A個(gè)邊界掃描單元與數(shù)據(jù)輸入引腳電性連接且用以擷取數(shù)據(jù)輸入引腳的電位，其中:N、A以及B為正整數(shù)且N大于B以及B大于A ;及測試數(shù)據(jù)輸入引腳電性連接至第I個(gè)邊界掃描單元，且測試數(shù)據(jù)輸出引腳電性連接至最后的邊界掃描單元，以組合成邊界掃描鏈；接著，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元通過數(shù)據(jù)輸入引腳更新儲(chǔ)存數(shù)據(jù)輸入引腳的電位，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由邊界掃描鏈推送，當(dāng)將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，且第N — B個(gè)至第N — B + A個(gè)邊界掃描單元可再次通過數(shù)據(jù)輸入引腳更新儲(chǔ)存電位；最后，固定于電路板上的芯片的A個(gè)控制引腳分別與數(shù)據(jù)輸出引腳電性連接，當(dāng)將第N - B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，芯片依據(jù)數(shù)據(jù)輸出引腳的電位以對芯片進(jìn)行燒錄。
[0014]本發(fā)明所揭露的系統(tǒng)與方法如上，與現(xiàn)有技術(shù)之間的差異在于本發(fā)明芯片內(nèi)的第N個(gè)至第N + A個(gè)邊界掃描單元與數(shù)據(jù)輸出引腳電性連接，而第N — B個(gè)至第N — B + A個(gè)邊界掃描單元與數(shù)據(jù)輸入引腳電性連接且用以擷取數(shù)據(jù)輸入引腳的電位，通過邊界掃描鏈將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元，然后將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，芯片依據(jù)數(shù)據(jù)輸出引腳的電位以對芯片進(jìn)行燒錄。
[0015]通過上述的技術(shù)手段，本發(fā)明可以達(dá)成提高邊界掃描技術(shù)對芯片燒錄速度及效率的技術(shù)效果。
【專利附圖】

【附圖說明】
[0016]圖1所示為本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)方塊圖。
[0017]圖2所示為本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的方法流程圖。
[0018]圖3所示為本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的架構(gòu)示意圖。[0019]主要部件附圖標(biāo)記:
[0020]10 芯片
[0021]11 引腳
[0022]111 測試數(shù)據(jù)輸入引腳
[0023]112 測試數(shù)據(jù)輸出引腳
[0024]113 數(shù)據(jù)輸入引腳
[0025]1131 數(shù)據(jù)輸入引腳
[0026]1132 數(shù)據(jù)輸入引腳
[0027]114 數(shù)據(jù)輸出引腳
[0028]12 邊界掃描單元
[0029]121 邊界掃描單元
[0030]122 邊界掃描單元
[0031]123 邊界掃描單元
[0032]20 芯片
[0033]21 控制引腳
[0034]30 電路板
[0035]步驟110固定于電路板上且具有多個(gè)引腳的芯片中，定義測試數(shù)據(jù)輸入引腳、測試數(shù)據(jù)輸出引腳、TCK引腳以及TMS引腳，芯片的引腳中定義有至少一個(gè)數(shù)據(jù)輸入引腳以及至少一個(gè)數(shù)據(jù)輸出引腳
[0036]步驟120芯片內(nèi)具有多個(gè)邊界掃描單元，邊界掃描單元彼此之間相互電性連接，其中:第N個(gè)至第N + A個(gè)邊界掃描單元與數(shù)據(jù)輸出引腳電性連接，而第N — B個(gè)至第N -B + A個(gè)邊界掃描單元與數(shù)據(jù)輸入引腳電性連接且用以擷取數(shù)據(jù)輸入引腳的電位
[0037]步驟130測試數(shù)據(jù)輸入引腳電性連接至第I個(gè)邊界掃描單元，且測試數(shù)據(jù)輸出引腳電性連接至最后的邊界掃描單元，以組合成邊界掃描鏈
[0038]步驟140第N — B個(gè)至第N — B + A個(gè)邊界掃描單元通過數(shù)據(jù)輸入引腳更新儲(chǔ)存數(shù)據(jù)輸入引腳的電位，第N - B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由邊界掃描鏈推送，當(dāng)將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，且第N — B個(gè)至第N — B + A個(gè)邊界掃描單元可再次通過數(shù)據(jù)輸入引腳更新儲(chǔ)存數(shù)據(jù)電位
[0039]步驟150固定于電路板上的芯片的A個(gè)控制引腳分別與數(shù)據(jù)輸出引腳電性連接，當(dāng)將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，芯片依據(jù)數(shù)據(jù)輸出引腳的電位以對芯片進(jìn)行燒錄
【具體實(shí)施方式】
[0040]以下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，由此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。
[0041]以下首先要說明本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，并請參照圖1所示，圖1所示為本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)方塊圖。
[0042]本發(fā)明所揭露的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其包含:芯片10以及芯片20，而芯片10以及芯片20都是電性連接于電路板30上，電路板30可為主機(jī)板、顯卡、聲卡、擴(kuò)充卡…等，在此僅為舉例說明，并不以此局限本發(fā)明的應(yīng)用范疇。
[0043]本發(fā)明的芯片10需要支持JTAGl 149.1規(guī)范，芯片10還包含:多個(gè)引腳11以及多個(gè)邊界掃描單元12，而現(xiàn)有可支持JTAG1149.1規(guī)范例如有Intel80386TM和Intel80486以上處理器，Motorola公司的68040微處理器，Xilinx公司的XC3000以上系列FPGA，TexasInstruction公司的C40系列DSP芯片，DEC的Alpha 21164系列RISC芯片…等，在此僅為舉例說明，并不以此局限本發(fā)明的應(yīng)用范疇。
[0044]而在芯片 10的多個(gè)引腳11中定義測試數(shù)據(jù)輸入引腳111、測試數(shù)據(jù)輸出引腳112、TCK引腳(圖中未示出)以及TMS引腳(圖中未示出)，芯片的引腳中定義有至少一個(gè)數(shù)據(jù)輸入引腳113以及至少一個(gè)數(shù)據(jù)輸出引腳114。
[0045]邊界掃描單元12是位于引腳11以及內(nèi)部邏輯核心之間，且每一個(gè)邊界掃描單元12彼此之間是相互電性連接的。
[0046]而邊界掃描單元12中的第N個(gè)至第N+ A個(gè)邊界掃描單元12與數(shù)據(jù)輸出引腳114電性連接，在邊界掃描技術(shù)中支持將芯片10的引腳11電位擷取到邊界掃描單元12中，因此第N — B個(gè)至第N — B + A個(gè)邊界掃描單元12與數(shù)據(jù)輸入引腳113電性連接且第N —B個(gè)至第N — B + A個(gè)邊界掃描單元12用以擷取數(shù)據(jù)輸入引腳113的電位。
[0047]而上述的N、A以及B為正整數(shù)且N大于B以及B大于A，且上述的電位即為O (表示為低電位)或I (表示為高電位)，即第N — B個(gè)至第N — B + A個(gè)邊界掃描單元12所擷取的電位為O或I的電位值。
[0048]具體而言，假設(shè)第500個(gè)(即N為500)邊界掃描單元12以及第501個(gè)(即A為I)邊界掃描單元12與數(shù)據(jù)輸出引腳114電性連接，而第464個(gè)(即B為36)邊界掃描單元12以及第465個(gè)邊界掃描單元12與數(shù)據(jù)輸入引腳113電性連接，在此僅為舉例說明，并不以此局限本發(fā)明的應(yīng)用范疇。
[0049]接著，測試數(shù)據(jù)輸入引腳111電性連接至第I個(gè)邊界掃描單元，且測試數(shù)據(jù)輸出引腳112電性連接至最后的邊界掃描單元，以組合成邊界掃描鏈，并且芯片20的A個(gè)控制引腳21分別與數(shù)據(jù)輸出引腳114電性連接，上述的芯片20可以為電可擦除可燒錄只讀存儲(chǔ)器(Electrically-Erasable Programmable Read-Only Memory, EEPROM)或快閃存儲(chǔ)器(Flash Memory)，在此僅為舉例說明，并不以此局限本發(fā)明的應(yīng)用范疇。
[0050]在邊界掃描技術(shù)中除了支持將芯片10的引腳11電位擷取到邊界掃描單元12中之外，亦支持邊界掃描單元12電位在邊界掃描鏈中往前推送，即第I個(gè)電位會(huì)先擷取至第I個(gè)邊界掃描單元12，接著再將第2個(gè)電位擷取至第I個(gè)邊界掃描單元12，而原先儲(chǔ)存于第I個(gè)邊界掃描單元12的電位即會(huì)被推送至第2個(gè)邊界掃描單元12，以下依此類推，在此不再進(jìn)行贅述，并且會(huì)支持邊界掃描單元12的電位輸出到芯片10的引腳11上，并且邊界掃描鏈每推送一次所述邊界掃描單元內(nèi)的電位，需要一個(gè)時(shí)間周期。
[0051]故當(dāng)需要對芯片20進(jìn)行模擬燒錄時(shí)，會(huì)先從測試數(shù)據(jù)輸入引腳111將電位逐一推送到邊界掃描單元12，當(dāng)電位推送到第N個(gè)至第N + A個(gè)邊界掃描單元12時(shí)，即可輸出第N個(gè)至第N + A個(gè)邊界掃描單元12的電位，通過多次對電性連接到芯片20的控制引腳21電位變化的控制，進(jìn)而類比出燒錄芯片20所需要的時(shí)序與協(xié)議。
[0052]但由于第N — B個(gè)至第N — B + A個(gè)邊界掃描單元可直接擷取數(shù)據(jù)輸入引腳113的電位，故在需要對芯片20進(jìn)行模擬燒錄時(shí)，從測試數(shù)據(jù)輸入引腳111將電位逐一推送到第N個(gè)至第N + A個(gè)邊界掃描單元12，僅需要將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元12內(nèi)的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元12，即可更新第N個(gè)至第N +A個(gè)邊界掃描單元12所儲(chǔ)存的電位，通過多次對電性連接到芯片20的控制引腳21電位變化的控制，進(jìn)而類比出燒錄芯片20所需要的時(shí)序與協(xié)議，即芯片20即可通過控制第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位并推送至第N個(gè)至第N + A個(gè)邊界掃描單元12以對芯片20進(jìn)行燒錄。
[0053]而本發(fā)明僅需要將電位從第N — B個(gè)至第N — B + A個(gè)邊界掃描單元12分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元12，即可更新第N個(gè)至第N + A個(gè)邊界掃描單元12所儲(chǔ)存的電位，通過多次對電性連接到芯片20的控制引腳21電位變化的控制，進(jìn)而類比出燒錄芯片20所需要的時(shí)序與協(xié)議，即芯片20即可通過控制第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位并推送至第N個(gè)至第N + A個(gè)邊界掃描單元12以對芯片20進(jìn)行燒錄。
[0054]相對于從測試數(shù)據(jù)輸入引腳111將電位逐一推送到第N個(gè)至第N + A個(gè)邊界掃描單元12，當(dāng)電位推送到第N個(gè)至第N + A個(gè)邊界掃描單元12時(shí)，即可更新與第N個(gè)至第N + A個(gè)邊界掃描單元12的電位，通過多次對電性連接到芯片20的控制引腳21電位變化的控制，進(jìn)而類比出燒錄芯片20所需要的時(shí)序與協(xié)議，即芯片20即可通過控制第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位并推送至第N個(gè)至第N + A個(gè)邊界掃描單元12以對芯片20進(jìn)行燒錄，可以有效的節(jié)省耗費(fèi)的周期時(shí)間，以使對于芯片20燒錄效率有效地提聞。
[0055]接著，以下將以一個(gè)實(shí)施例來解說本發(fā)明的運(yùn)作方式及流程，以下的實(shí)施例說明將同時(shí)結(jié)合圖1以及圖2所示進(jìn)行說明，圖2所示為本發(fā)明提高邊界掃描技術(shù)對芯片燒錄速度的方法流程圖。
[0056]請參照圖3所示，圖3所示為本發(fā)明提高邊界掃描技術(shù)對芯片燒錄速度的架構(gòu)示意圖。
[0057]芯片10以及芯片20是電性連接于電路板30上，且芯片10支持JTAGl 149.1規(guī)范，且測試數(shù)據(jù)輸入引腳111與第I個(gè)邊界掃描單元12電性連接，每一個(gè)邊界掃描單元12彼此之間是相互電性連接的，測試數(shù)據(jù)輸出引腳112與最后的邊界掃描單元12電性連接，以組合成邊界掃描鏈(步驟110、步驟120以及步驟130)。
[0058]而假設(shè)與第501個(gè)邊界掃描單元121與芯片20的控制引腳21 (即為芯片20的CLK)電性連接，并且需要將芯片20的控制引腳21先設(shè)置為高電位(即為1)，將芯片20的控制引腳21再設(shè)置為低電位(即為0)，并且時(shí)間周期設(shè)定為Ti。
[0059]依據(jù)標(biāo)準(zhǔn)的邊界掃描技術(shù)，首先需要先由測試數(shù)據(jù)輸入引腳111先設(shè)定為高電位(即為I)，并且第I個(gè)邊界掃描單元12會(huì)擷取測試數(shù)據(jù)輸入引腳111的電位即為“I”。
[0060]接著，經(jīng)過周期Ti，再將測試數(shù)據(jù)輸入引腳111先設(shè)定為低電位(即為0)，并且第I個(gè)邊界掃描單元12會(huì)再擷取測試數(shù)據(jù)輸入引腳111的電位即為“0”，并將第I個(gè)邊界掃描單元12先前的電位為“I”推送至第2個(gè)邊界掃描單元12 (步驟140)。
[0061]接著，經(jīng)過周期Ti，第I個(gè)邊界掃描單元12會(huì)再擷取測試數(shù)據(jù)輸入引腳111的電位即為“0”，并將第I個(gè)邊界掃描單元12先前的電位為“O”推送至第2個(gè)邊界掃描單元12，以及將第2個(gè)邊界掃描單元12先前的電位為“I”推送至第3個(gè)邊界掃描單元12 (步驟140)。
[0062]接著，依此類推直到將電位為“I”推送至第501個(gè)邊界掃描單元121，以控制電性連接到芯片20的控制引腳21電位變化為“1”，即可將芯片20的CLK設(shè)定為高電位(步驟150)。
[0063]接著，測試數(shù)據(jù)輸入引腳111再設(shè)定為低電位(即為0)，并且第I個(gè)邊界掃描單元12會(huì)擷取測試數(shù)據(jù)輸入引腳111的電位即為“O”。
[0064]接著，經(jīng)過周期設(shè)定Ti，再將測試數(shù)據(jù)輸入引腳111先設(shè)定為低電位(即為0)，并且第I個(gè)邊界掃描單元12會(huì)再擷取測試數(shù)據(jù)輸入引腳111的電位即為“0”，并將第I個(gè)邊界掃描單元12先前的電位為“O”推送至第2個(gè)邊界掃描單元12 (步驟140)。
[0065]接著，經(jīng)過周期設(shè)定Ti，第I個(gè)邊界掃描單元12會(huì)再擷取測試數(shù)據(jù)輸入引腳111的電位即為“0”，并將第I個(gè)邊界掃描單元12先前的電位為“O”推送至第2個(gè)邊界掃描單元12，以及將第2個(gè)邊界掃描單元12先前的電位為“O”推送至第3個(gè)邊界掃描單元12 (步驟 140)。
[0066]接著，依此類推到將電位為“O”推送至第501個(gè)邊界掃描單元121，以控制電性連接到芯片20的控制引腳2 1電位變化為“0”，即可將芯片20的CLK設(shè)定為低電位(步驟150)。
[0067]而由于推送一個(gè)電位的時(shí)間周期為Ti，故需要將芯片20的CLK設(shè)定為高電位再設(shè)定為低電位所需要的總時(shí)間即為:501 XTi + 501 XTi = 1002Tio
[0068]而本發(fā)明假設(shè)第464個(gè)邊界掃描單元122以及第465個(gè)邊界掃描單元123分別與數(shù)據(jù)輸入引腳1131以及數(shù)據(jù)輸入引腳1132電性連接，并且數(shù)據(jù)輸入引腳1131總是設(shè)定為低電位以及數(shù)據(jù)輸入引腳1132總是設(shè)定為高電位，由此第464個(gè)邊界掃描單元122的電位總是為“O”以及第465個(gè)邊界掃描單元123的電位總是為“I”。
[0069]測試數(shù)據(jù)輸入引腳111的電位僅需要將第465個(gè)邊界掃描單元123的電位“I”推送至第501個(gè)邊界掃描單元121，以控制電性連接到芯片20的控制引腳21電位變化為“ 1”，即可將芯片20的CLK設(shè)定為高電位。
[0070]接著，測試數(shù)據(jù)輸入引腳111的電位僅需要將第464個(gè)邊界掃描單元123的電位“O”推送至第501個(gè)邊界掃描單元121，以控制電性連接到芯片20的控制引腳21電位變化為“0”，即可將芯片20的CLK設(shè)定為低電位。
[0071]而由于推送一個(gè)電位的時(shí)間周期為Ti，故需要將芯片20的CLK設(shè)定為高電位再設(shè)定為低電位所需要的總時(shí)間即為:36XTi + 37ΧΤ? = 73Ti。
[0072]由此，可以得到本發(fā)明所提出的方法相對于標(biāo)準(zhǔn)的邊界掃描技術(shù)可以有效的節(jié)省耗費(fèi)的周期時(shí)間，即由1002--大幅縮減為73Ti，而本發(fā)明相對于標(biāo)準(zhǔn)的邊界掃描技術(shù)效率大幅提升約為13 (1002Ti + 73Ti = 13.726…)倍。
[0073]綜上所述，可知本發(fā)明與現(xiàn)有技術(shù)之間的差異在于本發(fā)明芯片內(nèi)的第N個(gè)至第N + A個(gè)邊界掃描單元與數(shù)據(jù)輸出引腳電性連接，而第N — B個(gè)至第N — B + A個(gè)邊界掃描單元與數(shù)據(jù)輸入引腳電性連接且用以擷取數(shù)據(jù)輸入引腳的電位，通過邊界掃描鏈將第N —B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元，以芯片依據(jù)第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位以對芯片進(jìn)行燒錄。
[0074]通過這一技術(shù)手段可以來解決現(xiàn)有技術(shù)所存在邊界掃描技術(shù)對芯片燒錄時(shí)間過久且效率低下的問題，進(jìn)而達(dá)成提高邊界掃描技術(shù)對芯片燒錄速度及效率的技術(shù)效果。
[0075]雖然本發(fā)明所揭露的實(shí)施方式如上，然而所述的內(nèi)容并非用以直接限定本發(fā)明的專利保護(hù)范圍。任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作一些變動(dòng)。本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所限定的內(nèi)容為準(zhǔn)。
【權(quán)利要求】
1.一種提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其特征在于，包含: 芯片，所述芯片電性連接于電路板上，所述芯片還包含: 多個(gè)引腳，所述引腳中定義測試數(shù)據(jù)輸入引腳、測試數(shù)據(jù)輸出引腳、至少一個(gè)數(shù)據(jù)輸入引腳以及至少一個(gè)數(shù)據(jù)輸出引腳；及 多個(gè)邊界掃描單元，所述邊界掃描單元彼此之間相互電性連接，其中: 第N個(gè)至第N + A個(gè)邊界掃描單元與所述數(shù)據(jù)輸出引腳電性連接，而第N — B個(gè)至第N-B + A個(gè)邊界掃描單元與所述數(shù)據(jù)輸入引腳電性連接且用以擷取所述數(shù)據(jù)輸入引腳的電位，其中:N、A以及B為正整數(shù)且N大于B以及B大于A ;及 所述測試數(shù)據(jù)輸入引腳電性連接至第I個(gè)邊界掃描單元，且所述測試數(shù)據(jù)輸出引腳電性連接至最后的邊界掃描單元，以組合成邊界掃描鏈； 其中，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元通過數(shù)據(jù)輸入引腳更新儲(chǔ)存數(shù)據(jù)輸入引腳的電位，第N - B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由所述邊界掃描鏈推送，當(dāng)將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳；及 芯片，所述芯片固定于電路板上，所述芯片的A個(gè)控制引腳分別與所述數(shù)據(jù)輸出引腳電性連接，當(dāng)將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，所述芯片依據(jù)數(shù)據(jù)輸出引腳的電位以對所述芯片進(jìn)行燒錄。
2.如權(quán)利要求1所述的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其特征在于，第N-B個(gè)至第N — B + A個(gè)邊界掃描單元擷取對應(yīng)所述數(shù)據(jù)輸入引腳的電位后，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由所述邊界掃描鏈推送，每經(jīng)過一個(gè)時(shí)間周期，分別將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位往前推送至下一個(gè)邊界掃描單元，直到將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元，當(dāng)?shù)贜 — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，以完成一次對數(shù)據(jù)輸出引腳的控制。
3.如權(quán)利要求1所述的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其特征在于，當(dāng)?shù)贜-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳后，選擇新的或是維持原有的第N — B個(gè)至第N — B + A個(gè)邊界掃描單元并擷取對應(yīng)所述數(shù)據(jù)輸入弓丨腳的電位，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由所述邊界掃描鏈推送，以將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N +A個(gè)邊界掃描單元，當(dāng)?shù)贜 — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新至擻據(jù)輸出引腳，通過多次對數(shù)據(jù)輸出引腳的控制，以類比出燒錄芯片所需要的協(xié)議。
4.如權(quán)利要求1所述的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其特征在于，所述邊界掃描鏈每推送一次所述邊界掃描單元內(nèi)的電位，需要一個(gè)時(shí)間周期，第N — B個(gè)至第N-B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元?jiǎng)t需要B個(gè)時(shí)間周期。
5.如權(quán)利要求1所述的提高邊界掃描技術(shù)對芯片燒錄速度的系統(tǒng)，其特征在于，所述電位即為O,其中O表示為低電位,或電位為1，其中I表示為高電位。
6.一種提高邊界掃描技術(shù)對芯片燒錄速度的方法，其特征在于，包含下列步驟: 固定于電路板上且具有多個(gè)引腳的芯片中，定義測試數(shù)據(jù)輸入引腳、測試數(shù)據(jù)輸出引腳、至少一個(gè)數(shù)據(jù)輸入引腳以及至少一個(gè)數(shù)據(jù)輸出引腳； 所述芯片內(nèi)具有多個(gè)邊界掃描單元，所述邊界掃描單元彼此之間相互電性連接，其中: 第N個(gè)至第N + A個(gè)邊界掃描單元與所述數(shù)據(jù)輸出引腳電性連接，而第N — B個(gè)至第N-B + A個(gè)邊界掃描單元與所述數(shù)據(jù)輸入引腳電性連接且用以擷取所述數(shù)據(jù)輸入引腳的電位，其中:N、A以及B為正整數(shù)且N大于B以及B大于A ;及 所述測試數(shù)據(jù)輸入引腳電性連接至第I個(gè)邊界掃描單元，且所述測試數(shù)據(jù)輸出引腳電性連接至最后的邊界掃描單元，以組合成邊界掃描鏈； 第N — B個(gè)至第N — B + A個(gè)邊界掃描單元通過數(shù)據(jù)輸入引腳更新儲(chǔ)存數(shù)據(jù)輸入引腳的電位，第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由所述邊界掃描鏈推送，當(dāng)將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位分別推送至第N個(gè)至第N +A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，且第N — B個(gè)至第N — B + A個(gè)邊界掃描單元可再次通過所述數(shù)據(jù)輸入引腳更新儲(chǔ)存電位；及 固定于電路板上的芯片的A個(gè)控制引腳分 別與所述數(shù)據(jù)輸出引腳電性連接，當(dāng)將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，所述芯片依據(jù)數(shù)據(jù)輸出引腳的電位以對所述芯片進(jìn)行燒錄。
7.如權(quán)利要求6所述的提高邊界掃描技術(shù)對芯片燒錄速度的方法，其特征在于，第N-B個(gè)至第N — B + A個(gè)邊界掃描單元擷取對應(yīng)所述數(shù)據(jù)輸入引腳的電位后，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由所述邊界掃描鏈推送，每經(jīng)過一個(gè)時(shí)間周期，分別將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位往前推送至下一個(gè)邊界掃描單元，直到將第N-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元，當(dāng)?shù)贜 — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳，以完成一次對數(shù)據(jù)輸出引腳的控制。
8.如權(quán)利要求6所述的提高邊界掃描技術(shù)對芯片燒錄速度的方法，其特征在于，當(dāng)?shù)贜-B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新到數(shù)據(jù)輸出引腳后，選擇新的或是維持原有的第N — B個(gè)至第N — B + A個(gè)邊界掃描單元并擷取對應(yīng)所述數(shù)據(jù)輸入弓丨腳的電位，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位由所述邊界掃描鏈推送，以將第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N +A個(gè)邊界掃描單元，當(dāng)?shù)贜 — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元時(shí)，將第N個(gè)至第N + A個(gè)邊界掃描單元所儲(chǔ)存的電位更新至擻據(jù)輸出引腳，通過多次對數(shù)據(jù)輸出引腳的控制，以類比出燒錄芯片所需要的協(xié)議。
9.如權(quán)利要求6所述的提高邊界掃描技術(shù)對芯片燒錄速度的方法，其特征在于，電位由所述測試數(shù)據(jù)輸入引腳由所述邊界掃描鏈推送的步驟中，所述邊界掃描鏈每推送一次所述邊界掃描單元內(nèi)的電位，需要一個(gè)時(shí)間周期，第N — B個(gè)至第N — B + A個(gè)邊界掃描單元所儲(chǔ)存的電位推送至第N個(gè)至第N + A個(gè)邊界掃描單元?jiǎng)t需要B個(gè)時(shí)間周期。
10.如權(quán)利要求6所述的提高邊界掃描技術(shù)對芯片燒錄速度的方法，其特征在于，第N-B個(gè)至第N — B + A個(gè)邊界掃描單元與所述數(shù)據(jù)輸入引腳電性連接且用以擷取所述數(shù)據(jù)輸入引腳的電位的步驟中，所述電位即為0，其中O表示為低電位，或電位為1，其中I表示為高電位。`
【文檔編號】G11C16/02GK103680608SQ201210349566
【公開日】2014年3月26日 申請日期:2012年9月18日 優(yōu)先權(quán)日:2012年9月18日
【發(fā)明者】宋平 申請人:英業(yè)達(dá)科技有限公司, 英業(yè)達(dá)股份有限公司