專利名稱：絕緣層有硅的低電壓觸發(fā)硅控整流器及靜電放電防護電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種靜電放電防護電路，且特別是有關(guān)于一種用于絕緣層上有硅(silicon on insulator)技術(shù)的硅控整流器(silicon controlledrectifier，SCR)結(jié)構(gòu)，用以提供集成電路的靜電放電防護。
背景技術(shù)：
近年來，絕緣層上有硅的技術(shù)在集成電路(integrated circuit，IC)領(lǐng)域中逐漸展露頭角。SOI技術(shù)是在一襯底中嵌入一層絕緣層并延伸于半導(dǎo)體元件的主動區(qū)下方。SOI技術(shù)帶來許多結(jié)構(gòu)上與物理特性上的改良，如SOI結(jié)構(gòu)具有幾近完美的次臨界電壓飄移(sub-threshold swing)、無閂鎖(latch-up free)、低關(guān)閉狀態(tài)漏電流(low off-state leakage)、低操作電壓與高電流驅(qū)動能力等等。然而，SOI結(jié)構(gòu)也帶來靜電放電(electrostaticdischarge，ESD)的問題，這歸結(jié)于埋入氧化層(絕緣層)的低熱導(dǎo)性以及它的浮動本體效應(yīng)(floating body effect)。
ESD通常在處理IC封裝時會對半導(dǎo)體元件造成損壞與破壞。對CMOS IC而言，具有極高電壓的ESD通常會對元件中的很薄的柵極氧化層造成破壞。一般而言，為了防止ESD對IC電路造成損害，便在IC電路芯片中整合ESD防護電路，其通常為一開關(guān)電路。當有ESD事件發(fā)生時，ESD防護電路會被瞬間導(dǎo)通而將高電壓的ESD電流經(jīng)由此保護電路傳導(dǎo)到接地端，而不會使ESD電流進入IC電路本身；而在一般操作時，ESD電路為關(guān)閉狀態(tài)，不會對IC電路的運作造成影響。
對整塊/非外延(bulk non-epitaxial)CMOS制程而言，SCR元件通常具有低保持電壓(Vhold，約1V)。在產(chǎn)生ESD電壓時，在SCR元件上的功率消耗(功率≈IESD×Vhold)小于其他ESD防護電路元件(如二極管、MOS、BJT或場氧化物元件)。因此，SCR可以在很小的元件區(qū)域中承受較高的ESD電位，并被常使用來作為主要的ESD防護電路。
在次微米CMOS領(lǐng)域，SCR元件的開關(guān)電壓(switching voltage)超過30V，然而因為在次微米下的CMOS的崩潰電壓低于20V，因此SCR元件并不適用。為此，必須再提供額外的輔助電路整合到芯片上的ESD防護電路，以提供一完整的ESD防護電路。
接著簡單介紹幾種已知常見的靜電放電防護電路的硅控整流器，并說明其缺點。圖1示出了已知的靜電放電防護電路的硅控整流器的結(jié)構(gòu)剖面圖。圖1所示的SCR元件披露于美國專利No.5,012,317，其架構(gòu)于一P型襯底10上，襯底10中有一N型阱12。在N型阱中具有N+離子植入?yún)^(qū)14a與P+離子植入?yún)^(qū)14b作為SCR元件的陽極。此外，在P型襯底10中具有N+離子植入?yún)^(qū)14c與P+離子植入?yún)^(qū)14d作為SCR元件的陰極。圖1所示的SCR元件僅利用P型襯底10/N型阱12間的接面崩潰來加以觸發(fā)操作，其具有高開關(guān)電壓(在0.35μm的CMOS制程中大于30V)。因為具有高開關(guān)電壓特征，所以需要額外的輔助電路來提供完整的ESD防護電路，此為其缺點。
圖2示出了已知的靜電放電防護電路的硅控整流器(modified lateralSCR)的結(jié)構(gòu)剖面圖。圖2所示的SCR元件結(jié)構(gòu)為圖1的改進，披露于美國專利No.5,225,702，其在P型襯底20與N型阱22間增加一N+離子植入?yún)^(qū)24c，以分別擴散到P型襯底20與N型阱22。藉由此N+擴散區(qū)，SCR元件的開關(guān)電壓可以降低到P型襯底20與N+型擴散區(qū)24c間的崩潰電壓(在0.35μm的CMOS制程中約為12V)。如此可以讓SCR元件具有低開關(guān)電壓，而得以更迅速地將ESD放電。
圖3示出了已知的靜電放電防護電路的硅低電壓觸發(fā)控整流器(low-voltage-triggering SCR)的結(jié)構(gòu)剖面圖，披露于美國專利No.5,453,384。圖3所示的結(jié)構(gòu)是針對圖2再做進一步的改進，其在P型襯底30與N+型擴散區(qū)38上，增加一NMOS晶體管元件(柵極44、源極與漏極38，40a)。如此，SCR元件的開關(guān)電壓可以降低到增加到P型襯底20與N+阱區(qū)32上的NMOS晶體管的漏極崩潰電壓(在0.35μm的CMOS制程中約為8V)。如此可以讓SCR元件具有低開關(guān)電壓，而得以更迅速地將ESD放電，也不需要額外的輔助電路。
圖4為已知的一種絕緣層有硅的雙穩(wěn)態(tài)硅控整流器的開關(guān)電路結(jié)構(gòu)剖面圖，披露于美國專利No.6,015,992。如圖4所示，雙穩(wěn)態(tài)硅控整流器的開關(guān)電路是架構(gòu)于襯底50與絕緣層56之上。在此架構(gòu)之下，SCR元件的P-N-P-N(66-54-52-58)放電路徑被絕緣層60所阻隔，為此圖4的架構(gòu)增加兩組額外的連接線74、72來連接被分開的P-N-P與N-P-N路徑，但此連接所形成的SCR結(jié)構(gòu)無法像一般已知SCR元件具有低的導(dǎo)通電壓，因此其對IC的防護效果并不佳。

發(fā)明內(nèi)容
因此本發(fā)明是提出一種絕緣層上有硅的低電壓觸發(fā)硅控整流器結(jié)構(gòu)及其靜電放電防護電路，其為具有低觸發(fā)電壓的SCR結(jié)構(gòu)。
本發(fā)明是提出一種絕緣層上有硅部分耗盡層結(jié)構(gòu)(partially-depleted)的低電壓觸發(fā)硅控整流器結(jié)構(gòu)，其架構(gòu)于襯底與絕緣層之上。絕緣層位于襯底之上，其可為埋入式氧化層。多個隔離結(jié)構(gòu)位于絕緣層上，用以在在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)。第一型阱區(qū)(例如N型阱)與第二型阱區(qū)(P型阱)，其中第一型與第二型阱區(qū)彼此相連，且位于元件區(qū)中。第一柵極結(jié)構(gòu)位于第一型阱區(qū)之上，而第二柵極結(jié)構(gòu)位于第二型阱區(qū)之上。于前述的第一型阱中，還包括第一第二型離子植入?yún)^(qū)(P型)，第一第一型離子植入?yún)^(qū)(N型)位于第一第二型離子植入?yún)^(qū)與隔離結(jié)構(gòu)之間，且緊鄰第一第二型離子植入?yún)^(qū)，其中第一第二型離子植入?yún)^(qū)與第一第一型離子植入?yún)^(qū)構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。第二第一型離子植入?yún)^(qū)，位于該第一型阱區(qū)中，且位于該第一第二型離子植入?yún)^(qū)與該第一柵極結(jié)構(gòu)之間，且緊鄰該第一第二型離子植入?yún)^(qū)。第三第一型離子(N型)植入?yún)^(qū)是位于第一型與第二型阱區(qū)之中，且大致位于第一型與第二型阱區(qū)的接合面位置，并位于第一與第二柵極結(jié)構(gòu)之間。在前述的第二型阱中，還包括第二第二型離子(P型)植入?yún)^(qū)，與第四第一型離子(N型)植入?yún)^(qū)，其位于第二型阱區(qū)中且位于第二第二型離子植入?yún)^(qū)與第二柵極結(jié)構(gòu)之間，且緊鄰第二第二型離子植入?yún)^(qū)，其中第二第二型離子植入?yún)^(qū)與第四第一型離子植入?yún)^(qū)構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
本發(fā)明還提出一種絕緣層上有硅部分耗盡層結(jié)構(gòu)的低電壓觸發(fā)硅控整流器結(jié)構(gòu)，其架構(gòu)于襯底與絕緣層之上。絕緣層位于襯底之上，其可為埋入式氧化層。多個隔離結(jié)構(gòu)位于絕緣層上，用以在在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)。第一型阱區(qū)(例如N型阱)與第二型阱區(qū)(P型阱)，其中第一型與第二型阱區(qū)彼此相連，且位于元件區(qū)中。第一柵極結(jié)構(gòu)位于第一型阱區(qū)之上，而第二柵極結(jié)構(gòu)則位于第二型阱區(qū)之上。在前述的第一型阱中，具有第一第二型離子植入?yún)^(qū)，緊鄰于第一柵極結(jié)構(gòu)，第一第一型離子植入?yún)^(qū)，位于第一型阱區(qū)中且位在第一第二型離子植入?yún)^(qū)與隔離結(jié)構(gòu)之間，且緊鄰第一第二型離子植入?yún)^(qū)，其中第一第二型離子植入?yún)^(qū)與第一第一型離子植入?yún)^(qū)是電性連接以構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。第二第二型離子植入?yún)^(qū)位于第一型與第二型阱區(qū)之中，且大致位于第一型與第二型阱區(qū)的接合面位置，并位于第一與第二柵極結(jié)構(gòu)之間。第二第一型離子植入?yún)^(qū)，位于第二型阱中。第三第二型離子植入?yún)^(qū)位于第二型阱區(qū)中且位于第二第一型離子植入?yún)^(qū)與隔離結(jié)構(gòu)之間，且緊鄰第二第一型離子植入?yún)^(qū)，其中第二第一型離子植入?yún)^(qū)與第三第二型離子植入?yún)^(qū)是電性連接以構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。第四第二型離子植入?yún)^(qū)位于第二型阱區(qū)中，且位于第二第一型離子植入?yún)^(qū)與第二柵極結(jié)構(gòu)之間，且緊鄰第二第一型離子植入?yún)^(qū)。
本發(fā)明還提出一種絕緣層有硅完全耗盡層結(jié)構(gòu)(fully-depleted)的硅控整流器結(jié)構(gòu)，其架構(gòu)于襯底與絕緣層之上。絕緣層位于襯底之上，其可為埋入式氧化層。多個隔離結(jié)構(gòu)位于絕緣層上，用以在在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)。第一型阱區(qū)(例如N型阱)與第二型阱區(qū)(P型阱)，其中第一型與第二型阱區(qū)彼此相連，且位于元件區(qū)中。第一柵極結(jié)構(gòu)位于第一型阱區(qū)之上，而第二柵極結(jié)構(gòu)則位于第二型阱區(qū)之上。第一第一型離子植入?yún)^(qū)位于第一型阱區(qū)中，且僅緊鄰部分第一柵極結(jié)構(gòu)的側(cè)壁。第一第二型離子植入?yún)^(qū)，位于部分第一型阱區(qū)中，且緊鄰于第一第一型離子植入?yún)^(qū)。第二第一型離子植入?yún)^(qū)位于元件區(qū)中，且位于第一第二型離子植入?yún)^(qū)與隔離結(jié)構(gòu)之間，且與第一型阱區(qū)相鄰，其中第一第二型離子植入?yún)^(qū)與第二第一型離子植入?yún)^(qū)是電性連接以構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。第三第一型離子植入?yún)^(qū)位于第一型與第二型阱區(qū)之中，且位于第一型與該第二型阱區(qū)的接合面位置，并位于部分第一與第二柵極結(jié)構(gòu)的側(cè)壁之間。第二第二型離子植入?yún)^(qū)位于元件區(qū)中且緊鄰第二型阱區(qū)。第四第一型離子植入?yún)^(qū)位于部分第二型阱區(qū)中且位于第二第二型離子植入?yún)^(qū)與部分第二柵極結(jié)構(gòu)的側(cè)壁之間，其中第二第二型離子植入?yún)^(qū)與第四第一型離子植入?yún)^(qū)是電性連接以構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
本發(fā)明還提出一種絕緣層有硅完全耗盡層結(jié)構(gòu)的硅控整流器結(jié)構(gòu)，其架構(gòu)于襯底與絕緣層之上。絕緣層位于襯底之上，其可為埋入式氧化層。多個隔離結(jié)構(gòu)位于絕緣層上，用以在在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)。第一型阱區(qū)(例如N型阱)與第二型阱區(qū)(P型阱)，其中第一型與第二型阱區(qū)彼此相連，且位于元件區(qū)中。第一柵極結(jié)構(gòu)位于第一型阱區(qū)之上，而第二柵極結(jié)構(gòu)則位于第二型阱區(qū)之上。第一第二型離子植入?yún)^(qū)，位于第一型阱區(qū)中，并鄰接于部分第一柵極結(jié)構(gòu)的側(cè)壁。第一第一型離子植入?yún)^(qū)位于元件區(qū)中且位于第一第二型離子植入?yún)^(qū)與隔離結(jié)構(gòu)之間，且與第一第二型離子植入?yún)^(qū)相鄰，其中第一第二型離子植入?yún)^(qū)與第一第一型離子植入?yún)^(qū)是電性連接以構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。第二第二型離子植入?yún)^(qū)，位于部分第一型與該第二型阱區(qū)之中，且大致位于第一型與第二型阱區(qū)的接合面位置，并位于部分第一與第二柵極結(jié)構(gòu)的側(cè)壁之間。第三第二型離子植入?yún)^(qū)位于部分第二型阱中，且緊鄰部分第二柵極結(jié)構(gòu)的側(cè)壁。第二第一型離子植入?yún)^(qū)位于部分第二型阱區(qū)中，且與第三第二型離子植入?yún)^(qū)緊鄰。第四第二型離子植入?yún)^(qū)位于元件區(qū)中且位于第二第一型離子植入?yún)^(qū)與另一隔離結(jié)構(gòu)之間，并且與第二型阱區(qū)相鄰，其中第二第一型離子植入?yún)^(qū)與第四第二型離子植入?yún)^(qū)電性連接以構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
本發(fā)明提出一種具有絕緣層有硅的硅控整流器的靜電放電防護電路，耦接于輸出入焊墊與內(nèi)部電路之間，電路包括具有絕緣層有硅的硅控整流器與靜電放電檢測電路。具有絕緣層有硅的硅控整流器具有陽極、陰極、第一柵極與第二柵極，其中陽極耦接至輸出入焊墊，而陰極耦接至接地端。靜電放電檢測電路耦接于輸出入焊墊與接地端之間，靜電放電檢測電路還至少包括兩個分別與具有絕緣層有硅的硅控整流器的第一柵極與第二柵極耦接的輸出端。
本發(fā)明提出一種具有絕緣層有硅的硅控整流器的靜電放電防護電路，耦接于第一電壓源與第二電壓源之間，該電路包括具有絕緣層有硅的硅控整流器、靜電放電檢測電路與二極管串。具有絕緣層有硅的硅控整流器具有陽極、陰極、第一柵極與第二柵極。其中陽極耦接至第一電壓源。靜電放電檢測電路耦接于第一電壓源與第二電壓源之間，靜電放電檢測電路還至少包括兩個分別與具有絕緣層有硅的硅控整流器的第一柵極與第二柵極耦接的輸出端。二極管串由多個二極管所構(gòu)成，二極管串的陽極耦接至具有絕緣層有硅的硅控整流器的陰極，而二極管串的陰極耦接至該第二電壓源。


圖1示出了已知的靜電放電防護電路的硅控整流器的結(jié)構(gòu)剖面圖；圖2示出了已知的靜電放電防護電路的硅控整流器的結(jié)構(gòu)剖面圖；圖3示出了已知的靜電放電防護電路的硅低電壓觸發(fā)控整流器的結(jié)構(gòu)剖面圖；圖4示出了已知一種絕緣層有硅的雙穩(wěn)態(tài)硅控整流器的開關(guān)電路結(jié)構(gòu)剖面圖；圖5A是依據(jù)本發(fā)明的第一較佳實施例所繪制的部分耗盡型絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖5B示出了圖5A的立體透視示意圖；圖6A是依據(jù)本發(fā)明的第二較佳實施例所繪制的部分耗盡型絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖6B示出了圖6A的立體透視示意圖；圖7A是依據(jù)本發(fā)明的第三較佳實施例所繪制的完全耗盡型絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖7B示出了圖7A的立體透視示意圖；圖8A是依據(jù)本發(fā)明的較佳實施例所繪制的完全耗盡型絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖8B示出了圖8A的立體透視示意圖；圖9A與圖9B分別示出了本發(fā)明的絕緣層有硅的硅控整流器的電路符號圖；圖9C與圖9D分別示出了本發(fā)明的具有絕緣層有硅的硅控整流器的靜電放電防護電路示意圖；圖9E示出了圖9C所示的電路的一范例電路；圖10A與圖10B分別示出了本發(fā)明的另一具有絕緣層有硅的硅控整流器的靜電放電防護電路示意圖；以及圖10C示出了圖10B所示的電路的一范例電路。
具體實施例方式
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文結(jié)合附圖對較佳實施例作詳細說明如下。實施例第一實施例圖5A是依據(jù)本發(fā)明的較佳實施例所繪制的部分耗盡型(partially-depleted)絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖5B則示出了圖5A的立體透視示意圖。為了使圖面簡化清楚起見，省略了在圖5B中的陰極與陽極處的連接線。
請同時參考圖5A與圖5B，絕緣層有硅的硅控整流器結(jié)構(gòu)是架構(gòu)于襯底100與絕緣層102上，絕緣層上有一層硅層，絕緣層有硅的硅控整流器便形成于硅層中。此襯底100例如可以為P型襯底，而絕緣層可以例如是埋入式氧化層。多個隔離結(jié)構(gòu)104，位于絕緣層102上，以在各隔離結(jié)構(gòu)104之間至少定義出一元件區(qū)。此隔離結(jié)構(gòu)可以為淺溝渠隔離(shallow trenchisolation)結(jié)構(gòu)。在兩隔離結(jié)構(gòu)104間的元件區(qū)中具有第一型阱區(qū)106與第二型阱區(qū)108，第一型阱區(qū)106與第二型阱區(qū)108彼此相連。在此實施例中，第一型阱區(qū)為N型阱，而第二型阱區(qū)為P型阱，其分別為淺摻雜的濃度。
接著，在第一型阱區(qū)106與第二型阱區(qū)108分別具有第一柵極結(jié)構(gòu)122與第二柵極結(jié)構(gòu)132。柵極結(jié)構(gòu)122/132可以與一般MOS晶體管的柵極有相同的結(jié)構(gòu)，例如柵氧化層，摻雜的多晶硅(例如N型濃摻雜)與間隙壁等，在此便不多加以冗述，本技術(shù)領(lǐng)域的人員應(yīng)當了解該柵極的結(jié)構(gòu)。柵極結(jié)構(gòu)122/132是作為虛擬柵極(dummy gate)之用，可以降低SCR元件的開關(guān)電壓。第一與第二柵極結(jié)構(gòu)122/132的下方的阱區(qū)106/108中，亦即在柵極結(jié)構(gòu)的間隙壁的下方可以分別形成所謂的淺摻雜區(qū)120/118與130/128，如N型的淺摻雜區(qū)。
在第一型阱106中還具有第一第二型離子植入?yún)^(qū)114，如P型濃摻雜，以及第一第一型離子植入?yún)^(qū)116，如N型濃摻雜。第一第一型離子植入?yún)^(qū)116位于第一型阱區(qū)106中且位于第一第二型離子植入?yún)^(qū)114與隔離結(jié)構(gòu)104之間，并且緊鄰第一第二型離子植入?yún)^(qū)114。第一第二型離子植入?yún)^(qū)(P+型)114與第一第一型離子植入?yún)^(qū)116(N+型)以電性連接構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。此外，在第一型阱106中還包括第二第一型離子植入?yún)^(qū)112，如N型濃摻雜，且位于第一第二型離子植入?yún)^(qū)114與第一柵極結(jié)構(gòu)122之間，且緊鄰第一第二型離子植入?yún)^(qū)114。
第三第一型離子植入?yún)^(qū)110，如N型濃摻雜(N+)，位于第一型阱區(qū)106與第二型阱區(qū)108之中，且大致位于第一型阱區(qū)106與第二型阱區(qū)108的接合面位置，并位于第一與第二柵極結(jié)構(gòu)122/132之間。第三第一型離子植入?yún)^(qū)110例如以擴散方式或離子布植方式完成。
在第二型阱中108還包括第二第二型離子植入?yún)^(qū)124，如P型濃摻雜(P+)，與第四第一型離子植入?yún)^(qū)126，如N型濃摻雜(N+)。第四第一型離子植入?yún)^(qū)126位于第二型阱區(qū)108中且位于第二第二型離子植入?yún)^(qū)124與第二柵極結(jié)構(gòu)132之間，且緊鄰第二第二型離子植入?yún)^(qū)124。第二第二型離子植入?yún)^(qū)124與第四第一型離子植入?yún)^(qū)126構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
當有正的轉(zhuǎn)態(tài)電壓施加于如圖5的SCR結(jié)構(gòu)的陽極時，此正轉(zhuǎn)態(tài)電壓會導(dǎo)致電流從陽極的第一第二型離子植入?yún)^(qū)114流到第一型阱區(qū)106。假如此正轉(zhuǎn)態(tài)電壓高于第三第一型離子植入?yún)^(qū)110與第二型阱108的接合面的崩潰電壓時，第三第一型離子植入?yún)^(qū)110與第二型阱108的接合面便會崩潰。此電流于是通過第二型阱108與第四第一型離子植入?yún)^(qū)126的接合面從第二型阱108流到第四第一型離子植入?yún)^(qū)126到達SCR元件的陰極。此外，也可以觸發(fā)包含第二柵極結(jié)構(gòu)132的NMOS晶體管使之導(dǎo)通，此導(dǎo)致電流從第一型阱區(qū)106流到第二型阱區(qū)108。亦即產(chǎn)生順向偏壓使圖5的SOI-SCR元件導(dǎo)通。
當有負的轉(zhuǎn)態(tài)電壓施加于圖5的SCR結(jié)構(gòu)的陽極時，此負轉(zhuǎn)態(tài)電壓會導(dǎo)致電流從陰極的第二第二型離子植入?yún)^(qū)124流到第二型阱區(qū)108。在此偏壓狀態(tài)下，第二型阱108與第一型阱106間的接合面為順向偏壓，故電流會流到第一型阱中。最后，電流從第一型阱區(qū)106流到SOI-SCR元件的陽極。第二實施例圖6A是依據(jù)本發(fā)明的較佳實施例所繪制的部分耗盡型絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖6B則示出了圖6A的立體透視示意圖。為了使圖面簡化清楚起見，省略了在圖6B中的陰極與陽極處的連接線。圖6A所示的結(jié)構(gòu)為圖5A結(jié)構(gòu)的變化。
請同時參考圖6A與圖6B，絕緣層有硅的硅控整流器結(jié)構(gòu)架構(gòu)于襯底130(如P型)與絕緣層132(如埋入式氧化層)上，絕緣層132上有一層硅層，絕緣層有硅的硅控整流器形成于硅層中。多個隔離結(jié)構(gòu)134(如淺溝渠隔離結(jié)構(gòu))，位于絕緣層132上，以在各隔離結(jié)構(gòu)134之間至少定義出一元件區(qū)。在兩隔離結(jié)構(gòu)134間的元件區(qū)中具有第一型阱區(qū)138(如N型)與第二型阱區(qū)136(如P型)，第一型阱區(qū)138與第二型阱區(qū)136彼此相連。
接著，在第一型阱區(qū)138與第二型阱區(qū)136分別具有第一柵極結(jié)構(gòu)150與第二柵極結(jié)構(gòu)162。第一與第二柵極結(jié)構(gòu)150/162的下方亦可以再分別形成所謂的淺摻雜區(qū)146/148與158/160，如P型的淺摻雜區(qū)。
在第一型阱138中，還包括第一第二型離子植入?yún)^(qū)(N+)144與第二第二型離子植入?yún)^(qū)(P+)142。第一第一型離子植入?yún)^(qū)144位于第一型阱區(qū)138中且位于第一第二型離子植入?yún)^(qū)142與隔離結(jié)構(gòu)134之間，且緊鄰第一第二型離子植入?yún)^(qū)142。第一第二型離子植入?yún)^(qū)142與第一第一型離子植入?yún)^(qū)144以電性連接構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。此外，第二第二型離子植入?yún)^(qū)140(P+)位于第一型阱區(qū)138與第二型阱區(qū)136之中，且大致位于第一型阱區(qū)138與第二型阱區(qū)136的接合面位置，并位于第一與第二柵極結(jié)構(gòu)150/162之間。
在第二型阱136，包括第二第一型離子植入?yún)^(qū)(N+)154、第三第二型離子植入?yún)^(qū)(P+)152與第四第二型離子植入?yún)^(qū)(P+)156。第三第二型離子植入?yún)^(qū)152位于第二型阱區(qū)136中且位于第二第一型離子植入?yún)^(qū)154與隔離結(jié)構(gòu)134之間，且緊鄰第二第一型離子植入?yún)^(qū)154。第二第一型離子植入?yún)^(qū)154與第三第二型離子植入?yún)^(qū)152構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。此外，第四第二型離子植入?yún)^(qū)156位于第二型阱區(qū)136中，并且位于第二第一型離子植入?yún)^(qū)154與第二柵極結(jié)構(gòu)162之間，且緊鄰第二第一型離子植入?yún)^(qū)154。
圖6A所示的SOI-SCR元件的操作原理與圖5A所示的相同，在此不再多做敘述。第三實施例圖7A是依據(jù)本發(fā)明的較佳實施例所繪制的完全耗盡型(fully-depleted)絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖7B則示出了圖7A的立體透視示意圖。為了使圖面簡化清楚起見，省略了在圖7B中的陰極與陽極處的連接線。
請同時參考圖7A與圖7B，絕緣層有硅的硅控整流器結(jié)構(gòu)架構(gòu)于襯底160(如P型)與絕緣層162(如埋入式氧化層)上，絕緣層162上有一層硅層，絕緣層有硅的硅控整流器便形成于硅層中。多個隔離結(jié)構(gòu)164(如淺溝渠隔離結(jié)構(gòu))，位于絕緣層162上，以在各隔離結(jié)構(gòu)164之間至少定義出一元件區(qū)。在兩隔離結(jié)構(gòu)164間的元件區(qū)中具有第一型阱區(qū)168(如N型)與第二型阱區(qū)166(如P型)，第一型阱區(qū)168與第二型阱區(qū)166彼此相連。接著，在第一型阱區(qū)168與第二型阱區(qū)166分別具有第一柵極結(jié)構(gòu)178與第二柵極結(jié)構(gòu)184。
在第一型阱168中還包括第一第一型離子植入?yún)^(qū)(N+)172，第一第二型離子植入?yún)^(qū)(P+)174。第一第一型離子植入?yún)^(qū)172位于第一型阱區(qū)168中，且僅緊鄰部分第一柵極結(jié)構(gòu)178的側(cè)壁。亦即，第一第一型離子植入?yún)^(qū)172僅植入于第一型阱區(qū)168的一部分。以圖7B來看，其植入分布區(qū)域的長度小于柵極178的長度。第一第二型離子植入?yún)^(qū)174位于部分第一型阱區(qū)168中，且緊鄰于第一第一型離子植入?yún)^(qū)172。第一第二型離子植入?yún)^(qū)174的尺寸大致與第一第一型離子植入?yún)^(qū)(N+)172相同。第二第一型離子植入?yún)^(qū)(N+)176位于元件區(qū)中，且位于第一第二型離子植入?yún)^(qū)174與隔離結(jié)構(gòu)164之間，且與第一型阱區(qū)168相鄰。第一第二型離子植入?yún)^(qū)174與第二第一型離子植入?yún)^(qū)176構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。
第三第一型離子植入?yún)^(qū)(N+)170，位于第一型阱區(qū)168與第二型阱區(qū)166之中，且位于第一型阱區(qū)168與第二型阱區(qū)166的接合面位置，并位于部分第一與第二柵極結(jié)構(gòu)178/184的側(cè)壁之間。
第二第二型離子植入?yún)^(qū)(P+)180位于元件區(qū)中且緊鄰第二型阱區(qū)166。第四第一型離子植入?yún)^(qū)(N+)182位于部分第二型阱區(qū)166中且位于第二第二型離子植入?yún)^(qū)180與部分第二柵極結(jié)構(gòu)184的側(cè)壁之間。第二第二型離子植入?yún)^(qū)180與第四第一型離子植入?yún)^(qū)182構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極，以圖7B來看，第四第一型離子植入?yún)^(qū)182的植入分布區(qū)域的長度小于柵極184的長度。
圖7A所示的SOI-SCR元件的操作原理與圖5A所示的相同，在此不再多做敘述。第四實施例圖8A是依據(jù)本發(fā)明的較佳實施例所繪制的完全耗盡型絕緣層有硅的硅控整流器結(jié)構(gòu)的剖面圖；圖8B則示出了圖8A的立體透視示意圖。為了使圖面簡化清楚起見，省略了在圖8B中的陰極與陽極處的連接線。圖8A所示的結(jié)構(gòu)為圖7A結(jié)構(gòu)的變化。
請同時參考圖8A與圖8B，絕緣層有硅的硅控整流器結(jié)構(gòu)架構(gòu)于襯底200(如P型)與絕緣層202(如埋入式氧化層)上，絕緣層202上有一層硅層，絕緣層有硅的硅控整流器便形成于硅層中。多個隔離結(jié)構(gòu)204(如淺溝渠隔離結(jié)構(gòu))，位于絕緣層202上，以在各隔離結(jié)構(gòu)204之間至少定義出一元件區(qū)。在兩隔離結(jié)構(gòu)204間的元件區(qū)中具有第一型阱區(qū)208(如N型)與第二型阱區(qū)206(如P型)，第一型阱區(qū)208與第二型阱區(qū)206彼此相連。接著，在第一型阱區(qū)208與第二型阱區(qū)206分別具有第一柵極結(jié)構(gòu)216與第二柵極結(jié)構(gòu)224。
在第一型阱區(qū)208中具有第一第二型離子植入?yún)^(qū)(P+)212，其鄰接于部分第一柵極結(jié)構(gòu)216的側(cè)壁。亦即，第一第二型離子植入?yún)^(qū)212僅植入于第一型阱區(qū)208的一部分。以圖8B來看，其植入分布區(qū)域的長度小于柵極216的長度。第一第一型離子植入?yún)^(qū)(N+)214位于元件區(qū)中且位于第一第二型離子植入?yún)^(qū)212與隔離結(jié)構(gòu)204之間，并且與第一型阱區(qū)208相鄰。第一第二型離子植入?yún)^(qū)212與第一第一型離子植入?yún)^(qū)214以電性連接構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。
第二第二型離子植入?yún)^(qū)210位于部分第一型阱區(qū)208與第二型阱區(qū)206之中，且大致位于第一型阱區(qū)208與第二型阱區(qū)206的接合面位置，并位于部分第一與第二柵極結(jié)構(gòu)216/224的側(cè)壁之間。
第三第二型離子植入?yún)^(qū)(P+)222位于部分第二型阱206中，且僅鄰接部分第二柵極結(jié)構(gòu)224的側(cè)壁。第二第一型離子植入?yún)^(qū)(N+)220位于部分第二型阱206中，且與第三第二型離子植入?yún)^(qū)222緊鄰。亦即，第三第二型離子植入?yún)^(qū)222與第二第一型離子植入?yún)^(qū)220僅植入于第二型阱區(qū)206的一部分。以圖8B來看，其植入分布區(qū)域的長度小于柵極224的長度。第四第二型離子植入?yún)^(qū)218(P+)位于元件區(qū)中且位于第二第一型離子植入?yún)^(qū)220與另一隔離結(jié)構(gòu)204之間，并且與第二型阱區(qū)206相鄰。第二第一型離子植入?yún)^(qū)220與第四第二型離子植入?yún)^(qū)218以電性連接構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
圖8A所示的SOI-SCR元件的操作原理與圖5A所示的相同，在此不再多做敘述。
接著，請參考圖9A與圖9B，其分別示出了第一到第四實施例所述的絕緣層有硅的硅控整流器的電路符號圖。如圖9A所示，N型SOI-SCR元件300為一四端點的電路元件，具有陰極與陽極，以及兩個柵極G1、G2。此兩個柵極G1、G2為N型摻雜的柵極，其可以對應(yīng)到圖5A、5B與圖7A、7B的結(jié)構(gòu)。其次，如圖9B所示，P型SOI-SCR元件302為一四端點的電路元件，具有陰極與陽極，以及兩個柵極G1、G2。此兩個柵極G1、G2為P型摻雜的柵極，其可以對應(yīng)到圖6A、6B與圖8A、8B的結(jié)構(gòu)。
接著，將說明如何將本發(fā)明的SOI-SCR元件應(yīng)用于IC電路的芯片上ESD防護電路。第五實施例圖9C示出了本發(fā)明的具有絕緣層有硅的硅控整流器的靜電放電防護電路示意圖。如圖9C所示，具有N型絕緣層有硅的硅控整流器(N-type SOI-SCR)的靜電放電防護電路耦接于輸出入焊墊310與內(nèi)部電路(未繪出)之間。該電路包括具有N型的絕緣層有硅的硅控整流器314與靜電放電檢測電路312。N型絕緣層有硅的硅控整流器包含陽極、陰極、第一柵極G1與第二柵極G2。陽極耦接至輸出入焊墊310，而陰極耦接至接地端。靜電放電檢測電路312耦接于輸出入焊墊310與接地端之間，靜電放電檢測電路312還至少包括兩個分別與具有絕緣層有硅的硅控整流器314的第一柵極G1與第二柵極G2耦接的輸出端。
圖9D則示出了具有P型絕緣層有硅的硅控整流器(P-type SOI-SCR)的靜電放電防護電路。圖9C與圖9D的差異僅在于將圖9C中的N型SOI-SCR元件314取代為圖9D中的P型SOI-SCR元件316。
上述的N型絕緣層有硅的硅控整流器314的內(nèi)部結(jié)構(gòu)可以是前述的第一或第三實施例的任何一種；P型絕緣層有硅的硅控整流器316的內(nèi)部結(jié)構(gòu)可以是前述的第二或第四實施例的任何一種。至于使用何種結(jié)構(gòu)要視實際設(shè)計所需來加以決定。靜電放電檢測電路312則用來檢測ESD事件的發(fā)生。
在正常的操作模式下，ESD檢測電路312在偏壓狀態(tài)下工作，使得SOI-SCR元件314關(guān)閉。當有ESD脈沖產(chǎn)生時，ESD檢測電路312便會在另一偏壓狀態(tài)下工作，以觸發(fā)SOI-SCR元件314動作，以將ESD電流放電。ESD檢測電路312的目的為減少SOI-SCR元件314的導(dǎo)通時間。
圖9E示出了圖9C所示的電路的一范例電路。從圖9E可以看出，主要為靜電放電檢測電路312的一種范例，在此僅作為說明之用，并非用以限制本發(fā)明的范疇。
如圖9E所示，靜電放電檢測電路312包括第二型MOS晶體管P1，其源極耦接至輸出入焊墊310，且襯底與源極彼此連接。第一型MOS晶體管N1，其漏極耦接至第二型MOS晶體管P1的漏極，源極耦接至接地端，柵極耦接至第二型MOS晶體管P1的柵極，且襯底與源極彼此連接。第一型MOS晶體管N1與第二型MOS晶體管P1的漏極均耦接到具有絕緣層有硅的硅控整流器314的第一柵極G1與第二柵極G2。電阻R耦接于輸出入焊墊310與第二型MOS晶體管P1的柵極。電容器C耦接于第二型MOS晶體管P1的柵極與接地端之間。
在正常操作模式時，電阻R與電容C間的節(jié)點會保持在高電位，經(jīng)過反相器(P1+N1)，晶體管P1、N1的漏極端會變成低電位。此低電位訊號輸入到SOI-SCR元件314的第一柵極G1與第二柵極G2，而使SOI-SCR元件314關(guān)閉。
當有ESD電壓產(chǎn)生時，若是一正ESD電壓，電阻R與電容C間的節(jié)點一開始會是低電位，經(jīng)過反相器(P1+N1)的作用，輸入到第一柵極G1與第二柵極G2的訊號為高電位，使得SOI-SCR元件314打開。SOI-SCR元件314被導(dǎo)通后便可以將ESD電流旁通放電掉，而不會進入內(nèi)部電路。第六實施例圖10A與圖10B分別示出了本發(fā)明的具有絕緣層有硅的硅控整流器的靜電放電防護電路示意圖。如圖10A所示，具有絕緣層有硅的硅控整流器的靜電放電防護電路耦接于第一電壓源VDD與第二電壓源VSS之間。該電路包括N型絕緣層有硅的硅控整流器322、靜電放電檢測電路320與二極管串324。N型絕緣層有硅的硅控整流器322包括陽極、陰極、第一柵極G1與第二柵極G2，其中陽極耦接至第一電壓源VDD。靜電放電檢測電路320耦接于第一電壓源VDD與第二電壓源VSS之間。靜電放電檢測電路還至少包括兩個輸出端分別與N型絕緣層有硅的硅控整流器322的第一柵極G1與第二柵極G2耦接。二極管串324由多個二極管D1，D2...，Dn所構(gòu)成，二極管串324的陽極耦接至N型絕緣層有硅的硅控整流器的陰極，而二極管串324的陰極耦接至第二電壓源VSS。
圖10B則示出了具有P型絕緣層有硅的硅控整流器(P-type SOI-SCR)的靜電放電防護電路。圖10B與圖10A的差異僅在于將圖10A中的N型SOI-SCR元件322取代為圖10B中的P型SOI-SCR元件323。
上述的N型絕緣層有硅的硅控整流器322的內(nèi)部結(jié)構(gòu)可以是前述的第一或第三實施例的任何一種；P型絕緣層有硅的硅控整流器323的內(nèi)部結(jié)構(gòu)可以是前述的第二或第四實施例的任何一種。至于使用何種結(jié)構(gòu)要視實際設(shè)計所需來加以決定。靜電放電檢測電路320則用來檢測ESD事件的發(fā)生。
圖10C示出了圖10B所示的電路的一范例電路。圖10C可以看出，主要為靜電放電檢測電路320的一種范例，在此僅作為說明之用，并非用以限制本發(fā)明的范疇。
在正常的操作模式下，ESD檢測電路320在偏壓狀態(tài)下工作，使得SOI-SCR元件323關(guān)閉。當有ESD脈沖產(chǎn)生時，ESD檢測電路320便會在另一偏壓狀態(tài)下工作，以觸發(fā)SOI-SCR元件323動作，以將ESD電流放電。ESD檢測電路320的目的為減少SOI-SCR元件323的導(dǎo)通時間。二極管串324是在SOI-SCR元件323導(dǎo)通時，用來提升保持電壓(holding voltage)。保持電壓必須高于跨過第一電壓源VDD與第二電壓源VSS的壓降，以避免閂鎖問題產(chǎn)生。亦即，它可以避免在一般操作狀態(tài)時，由噪聲脈沖(noise pulse)所觸發(fā)而造成閂鎖。
如圖10C所示，靜電放電檢測電路320包括第一第二型MOS晶體管P1，其源極耦接至第一電壓源VDD，且襯底與源極彼此連接。第一第一型MOS晶體管N1，其漏極耦接至第一第二型MOS晶體管P1的漏極，源極耦接至第二電壓源VSS，柵極耦接至該第一第二型MOS晶體管P1的柵極，且襯底與源極彼此連接。第二第二型MOS晶體管P2，其源極耦接至第一電壓源VDD，且襯底與源極彼此連接。第二第一型MOS晶體管N2，其漏極耦接至第二第二型MOS晶體管P2的漏極，源極耦接至第二電壓源VSS，柵極耦接至第二第二型MOS晶體管P2的柵極，且襯底與源極彼此連接。第二第一型晶體管N2與第二第二型晶體管P2的柵極均耦接到第一第二型MOS晶體管P1(以及第一第一型MOS晶體管N1)的漏極。第二第二型MOS晶體管P2與第二第一型MOS晶體管N2的漏極均耦接到P型絕緣層有硅的硅控整流器323的第一柵極G1與第二柵極G2。電阻R耦接于第一電壓源VDD與第一第二型MOS晶體管P1的柵極。電容器C耦接于第一第二型MOS晶體管P1柵極與第二電壓源VSS之間。
在正常操作模式時，電阻R與電容C間的節(jié)點會保持在高電位，經(jīng)過反相器(P1+N1)與(P2+N2)，晶體管P2、N2的漏極端會變成高電位。此高電位訊號輸入到P型SOI-SCR元件323的第一柵極G1與第二柵極G2，而使P型SOI-SCR元件323關(guān)閉。
當有ESD電壓產(chǎn)生時，若是一正ESD電壓，電阻R與電容C間的節(jié)點一開始會是低電位，經(jīng)過反相器(P1+N1)與反相器(P2+N2)的作用，輸入到第一柵極G1與第二柵極G2的訊號為低電位，使得P型SOI-SCR元件323導(dǎo)通。P型SOI-SCR元件323被導(dǎo)通后便可以將ESD電流旁通在經(jīng)由二極管串324放電掉，而不會進入內(nèi)部電路。
綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可作各種的更動與潤飾，因此本發(fā)明的保護范圍視后所附的權(quán)利要求為準。
權(quán)利要求
1.一種絕緣層有硅的硅控整流器結(jié)構(gòu)，包括一襯底；一絕緣層，位于該襯底之上；多個隔離結(jié)構(gòu)，位于該絕緣層上，以在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)；一第一型阱區(qū)與一第二型阱區(qū)，該第一型與第二型阱區(qū)彼此相連，且位于該元件區(qū)中；一第一柵極結(jié)構(gòu)，位于該第一型阱區(qū)之上；一第二柵極結(jié)構(gòu)，位于該第二型阱區(qū)之上；一第一第二型離子植入?yún)^(qū)，位于該第一型阱區(qū)中；一第一第一型離子植入?yún)^(qū)，位于該第一型阱區(qū)中且位于該第一第二型離子植入?yún)^(qū)與該隔離結(jié)構(gòu)之間，且緊鄰該第一第二型離子植入?yún)^(qū)，其中該第一第二型離子植入?yún)^(qū)與該第一第一型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極；一第二第一型離子植入?yún)^(qū)，位于該第一型阱區(qū)中，且位于該第一第二型離子植入?yún)^(qū)與該第一柵極結(jié)構(gòu)之間，且緊鄰該第一第二型離子植入?yún)^(qū)；一第三第一型離子植入?yún)^(qū)，位于該第一型與該第二型阱區(qū)之中，且大致位于該第一型與該第二型阱區(qū)的接合面位置，并位于該第一與該第二柵極結(jié)構(gòu)之間；一第二第二型離子植入?yún)^(qū)，位于該第二型阱區(qū)中；以及一第四第一型離子植入?yún)^(qū)，位于該第二型阱區(qū)中且位于該第二第二型離子植入?yún)^(qū)與該第二柵極結(jié)構(gòu)之間，且緊鄰該第二第二型離子植入?yún)^(qū)，其中該第二第二型離子植入?yún)^(qū)與該第四第一型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
2.如權(quán)利要求1所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該襯底為P型襯底。
3.如權(quán)利要求1所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一型阱區(qū)為N型淺摻雜，而該第二型阱區(qū)為P型淺摻雜。
4.如權(quán)利要求3所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一與該第二第二型植入?yún)^(qū)為P型重摻雜，而該第一、該第二、該第三與該第四第一型離子植入?yún)^(qū)為N型重摻雜。
5.如權(quán)利要求4所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，還包括兩第一淺摻雜區(qū)域，位于該第一柵極結(jié)構(gòu)下，且分別與該第三第一型離子摻雜區(qū)與該第二第一型離子摻雜區(qū)相鄰。
6.如權(quán)利要求5所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該兩第一淺摻雜區(qū)域為N型。
7.如權(quán)利要求5所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，還包括兩第二淺摻雜區(qū)域，位于該第二柵極結(jié)構(gòu)下，且分別與該第三第一型離子摻雜區(qū)與該第四第一型離子摻雜區(qū)相鄰。
8.如權(quán)利要求7所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該兩第二淺摻雜區(qū)域為N型。
9.如權(quán)利要求1所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該隔離結(jié)構(gòu)為淺溝渠隔離結(jié)構(gòu)。
10.如權(quán)利要求1所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該絕緣層為埋入式氧化層。
11.一種絕緣層有硅的硅控整流器結(jié)構(gòu)，包括一襯底；一絕緣層，位于該襯底之上；多個隔離結(jié)構(gòu)，位于該絕緣層上，以在各該隔離結(jié)構(gòu)之間至少定義出一元件區(qū)；一第一型阱區(qū)與一第二型阱區(qū)，該第一型與第二型阱區(qū)彼此相連，且位于該元件區(qū)中；一第一柵極結(jié)構(gòu)，位于該第一型阱區(qū)之上；一第二柵極結(jié)構(gòu)，位于該第二型阱區(qū)之上；一第一第二型離子植入?yún)^(qū)，位于該第一型阱區(qū)中，并鄰接于該第一柵極結(jié)構(gòu)；一第一第一型離子植入?yún)^(qū)，位于該第一型阱區(qū)中且位于該第一第二型離子植入?yún)^(qū)與該隔離結(jié)構(gòu)之間，且緊鄰該第一第二型離子植入?yún)^(qū)，其中該第一第二型離子植入?yún)^(qū)與該第一第一型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極；一第二第二型離子植入?yún)^(qū)，位于該第一型與該第二型阱區(qū)之中，且大致位于該第一型與該第二型阱區(qū)的接合面位置，并位于該第一與該第二柵極結(jié)構(gòu)之間；一第二第一型離子植入?yún)^(qū)，位于該第二型阱中；一第三第二型離子植入?yún)^(qū)，位于該第二型阱區(qū)中且位于該第二第一型離子植入?yún)^(qū)與該隔離結(jié)構(gòu)之間，且緊鄰該第二第一型離子植入?yún)^(qū)，其中該第二第一型離子植入?yún)^(qū)與該第三第二型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極；以及一第四第二型離子植入?yún)^(qū)，位于該第二型阱區(qū)中，且位于該第二第一型離子植入?yún)^(qū)與該第二柵極結(jié)構(gòu)之間，且緊鄰該第二第一型離子植入?yún)^(qū)。
12.如權(quán)利要求11所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該襯底為P型襯底。
13.如權(quán)利要求11所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一型阱區(qū)為N型淺摻雜，而該第二型阱區(qū)為P型淺摻雜。
14.如權(quán)利要求13所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一與該第二第一型植入?yún)^(qū)為N型重摻雜，而該第一、該第二、該第三與該第四第二型離子植入?yún)^(qū)為P型重摻雜。
15.如權(quán)利要求14所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，還包括兩第一淺摻雜區(qū)域，位于該第一柵極結(jié)構(gòu)下，且分別與該第一第二型離子摻雜區(qū)與該第二第二型離子摻雜區(qū)相鄰。
16.如權(quán)利要求15所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該兩第一淺摻雜區(qū)域為P型。
17.如權(quán)利要求15所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，還包括兩第二淺摻雜區(qū)域，位于該第二柵極結(jié)構(gòu)下，且分別與該第二第二型離子摻雜區(qū)與該第四第二型離子摻雜區(qū)相鄰。
18.如權(quán)利要求17所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該兩第二淺摻雜區(qū)域為P型。
19.如權(quán)利要求11所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該隔離結(jié)構(gòu)為淺溝渠隔離結(jié)構(gòu)。
20.如權(quán)利要求11所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該絕緣層為埋入式氧化層。
21.一種絕緣層有硅的硅控整流器結(jié)構(gòu)，包括一襯底；一絕緣層，位于該襯底之上；多個隔離結(jié)構(gòu)，位于該絕緣層上，以在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)；一第一型阱區(qū)與一第二型阱區(qū)，該第一型與第二型阱區(qū)彼此相連，且位于該元件區(qū)中；一第一柵極結(jié)構(gòu)，位于該第一型阱區(qū)之上；一第二柵極結(jié)構(gòu)，位于該第二型阱區(qū)之上；一第一第一型離子植入?yún)^(qū)，位于該第一型阱區(qū)中，且僅緊鄰部分該第一柵極結(jié)構(gòu)的側(cè)壁；一第一第二型離子植入?yún)^(qū)，位于部分該第一型阱區(qū)中，且緊鄰于該第一第一型離子植入?yún)^(qū)；一第二第一型離子植入?yún)^(qū)，位于該元件區(qū)中，且位于該第一第二型離子植入?yún)^(qū)與該隔離結(jié)構(gòu)之間，且與該第一型阱區(qū)相鄰，其中該第一第二型離子植入?yún)^(qū)與該第二第一型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極；一第三第一型離子植入?yún)^(qū)，位于該第一型與該第二型阱區(qū)之中，且位于該第一型與該第二型阱區(qū)的接合面位置，并位于部分該第一與該第二柵極結(jié)構(gòu)的側(cè)壁之間；一第二第二型離子植入?yún)^(qū)，位于該元件區(qū)中且緊鄰該第二型阱區(qū)；以及一第四第一型離子植入?yún)^(qū)，位于部分該第二型阱區(qū)中且位于該第二第二型離子植入?yún)^(qū)與部分該第二柵極結(jié)構(gòu)的側(cè)壁之間，其中該第二第二型離子植入?yún)^(qū)與該第四第一型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
22.如權(quán)利要求21所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該襯底為P型襯底。
23.如權(quán)利要求21所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一型阱區(qū)為N型淺摻雜，而該第二型阱區(qū)為P型淺摻雜。
24.如權(quán)利要求23所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一與該第二第二型植入?yún)^(qū)為P型重摻雜，而該第一、該第二、該第三與該第四第一型離子植入?yún)^(qū)為N型重摻雜。
25.如權(quán)利要求21所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該隔離結(jié)構(gòu)為淺溝渠隔離結(jié)構(gòu)。
26.如權(quán)利要求21所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該絕緣層為埋入式氧化層。
27.一種絕緣層有硅的硅控整流器結(jié)構(gòu)，包括一襯底；一絕緣層，位于該襯底之上；多個隔離結(jié)構(gòu)，位于該絕緣層上，以在各隔離結(jié)構(gòu)之間至少定義出一元件區(qū)；一第一型阱區(qū)與一第二型阱區(qū)，該第一型與第二型阱區(qū)彼此相連，且位于該元件區(qū)中；一第一柵極結(jié)構(gòu)，位于該第一型阱區(qū)之上；一第二柵極結(jié)構(gòu)，位于該第二型阱區(qū)之上；一第一第二型離子植入?yún)^(qū)，位于該第一型阱區(qū)中，并鄰接于部分該第一柵極結(jié)構(gòu)的側(cè)壁；一第一第一型離子植入?yún)^(qū)，位于該元件區(qū)中且位于該第一第二型離子植入?yún)^(qū)與該隔離結(jié)構(gòu)之間，且與該第一第二型離子植入?yún)^(qū)相鄰，其中該第一第二型離子植入?yún)^(qū)與該第一第一型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極；一第二第二型離子植入?yún)^(qū)，位于部分該第一型與該第二型阱區(qū)之中，且大致位于該第一型與該第二型阱區(qū)的接合面位置，并位于部分該第一與該第二柵極結(jié)構(gòu)的側(cè)壁之間；一第三第二型離子植入?yún)^(qū)，位于部分該第二型阱中，且僅鄰接部分該第二柵極結(jié)構(gòu)的側(cè)壁；一第二第一型離子植入?yún)^(qū)，位于部分該第二型阱中，且與該第三第二型離子植入?yún)^(qū)緊鄰；以及一第四第二型離子植入?yún)^(qū)，位于該元件區(qū)中且位于該第二第一型離子植入?yún)^(qū)與另一該隔離結(jié)構(gòu)之間，并且與該第二型阱區(qū)相鄰，其中該第二第一型離子植入?yún)^(qū)與該第四第二型離子植入?yún)^(qū)是電性連接以構(gòu)成該絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
28.如權(quán)利要求27所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該襯底為P型襯底。
29.如權(quán)利要求28所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一型阱區(qū)為N型淺摻雜，而該第二型阱區(qū)為P型淺摻雜。
30.如權(quán)利要求29所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該第一與該第二第一型植入?yún)^(qū)為N型重摻雜，而該第一、該第二、該第三與該第四第一型離子植入?yún)^(qū)為P型重摻雜。
31.如權(quán)利要求27所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該隔離結(jié)構(gòu)為淺溝渠隔離結(jié)構(gòu)。
32.如權(quán)利要求27所述的絕緣層有硅的硅控整流器結(jié)構(gòu)，其中該絕緣層為埋入式氧化層。
33.一種具有絕緣層有硅的硅控整流器的靜電放電防護電路，耦接于一輸出入焊墊與一內(nèi)部電路之間，該電路包括一具有絕緣層有硅的硅控整流器，具有一陽極、一陰極、一第一柵極與一第二柵極，其中該陽極耦接至該輸出入焊墊，而該陰極耦接至一接地端；以及一靜電放電檢測電路，耦接于該輸出入焊墊與該接地端之間，該靜電放電檢測電路還至少包括兩個輸出端分別與該具有絕緣層有硅的硅控整流器的該第一柵極與該第二柵極耦接。
34.如權(quán)利要求33所述的具有絕緣層有硅的硅控整流器的靜電放電防護電路，其中該具有絕緣層有硅的硅控整流器為一N型絕緣層有硅的硅控整流器，且該第一柵極與該第二柵極為N型摻雜。
35.如權(quán)利要求33所述的具有絕緣層有硅的硅控整流器的靜電放電防護電路，其中該具有絕緣層有硅的硅控整流器為一P型絕緣層有硅的硅控整流器，且該第一柵極與該第二柵極為P型摻雜。
36.如權(quán)利要求34所述的具有絕緣層有硅的硅控整流器的靜電放電防護電路，其中該靜電放電檢測電路還包括一第二型MOS晶體管，其源極耦接至該輸出入焊墊，且襯底與源極彼此連接；一第一型MOS晶體管，其漏極耦接至該第一第二型MOS晶體管的漏極，源極耦接至一接地端，柵極耦接至該第一第二型MOS晶體管的柵極，且襯底與源極彼此連接，其中該第一型MOS晶體管與該第二型MOS晶體管的漏極均耦接到該N型絕緣層有硅的硅控整流器的該第一柵極與該第二柵極；一電阻，耦接于該輸出入焊墊與該第一第二型MOS晶體管的柵極；以及一電容器，耦接于該第一第二型MOS晶體管的柵極與該接地端之間。
37.一種具有絕緣層有硅的硅控整流器的靜電放電防護電路，耦接于一第一電壓源與一第二電壓源之間，該電路包括一具有絕緣層有硅的硅控整流器，具有一陽極、一陰極、一第一柵極與一第二柵極，其中該陽極耦接至該第一電壓源；一靜電放電檢測電路，耦接于該第一電壓源與該第二電壓源之間，該靜電放電檢測電路還至少包括兩個輸出端分別與該具有絕緣層有硅的硅控整流器的該第一柵極與該第二柵極耦接；以及一二極管串，由多個二極管所構(gòu)成，該二極管串的陽極耦接至該具有絕緣層有硅的硅控整流器的陰極，而該二極管串的陰極耦接至該第二電壓源。
38.如權(quán)利要求37所述的具有絕緣層有硅的硅控整流器的靜電放電防護電路，其中該具有絕緣層有硅的硅控整流器為一N型絕緣層有硅的硅控整流器，且該第一柵極與該第二柵極為N型摻雜。
39.如權(quán)利要求37所述的具有絕緣層有硅的硅控整流器的靜電放電防護電路，其中該具有絕緣層有硅的硅控整流器為一P型絕緣層有硅的硅控整流器，且該第一柵極與該第二柵極為P型摻雜。
40.如權(quán)利要求39所述的具有絕緣層有硅的硅控整流器的靜電放電防護電路，其中該靜電放電檢測電路還包括一第一第二型MOS晶體管，其源極耦接至該第一電壓源，且襯底與源極彼此連接；一第一第一型MOS晶體管，其漏極耦接至該第一第二型MOS晶體管的漏極，源極耦接至該第二電壓源，柵極耦接至該第二型MOS晶體管的柵極，且襯底與源極彼此連接；一第二第二型MOS晶體管，其源極耦接至該第一電壓源，且襯底與源極彼此連接；一第二第一型MOS晶體管，其漏極耦接至該第二第二型MOS晶體管的漏極，源極耦接至該第二電壓源，柵極耦接至該第二第二型MOS晶體管的柵極與該第一第二型MOS晶體管及第一第一型MOS晶體管的漏極，且襯底與源極彼此連接，該第二第一型MOS晶體管與該第二第二型MOS晶體管的漏極均耦接到該P型具有絕緣層有硅的硅控整流器的該第一柵極與該第二柵極；一電阻，耦接于該第一電壓源與該第一第二型MOS晶體管的柵極；以及一電容器，耦接于該第二型MOS晶體管的柵極與該第二電壓源之間。
全文摘要
一種絕緣層上有硅的低電壓觸發(fā)硅控整流器結(jié)構(gòu)，架構(gòu)于襯底與絕緣層之上。多個隔離結(jié)構(gòu)位于絕緣層上。第一與第二型阱區(qū)彼此相連。第一與第二柵極結(jié)構(gòu)分別位于第一與第二型阱區(qū)之上。于前述的第一型阱中還包括第一第二型離子植入?yún)^(qū)，第一第二型離子植入?yún)^(qū)與第一第一型離子植入?yún)^(qū)構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陽極。第二第一型離子植入?yún)^(qū)位于第一型阱區(qū)中，且位于第一第二型離子植入?yún)^(qū)與第一柵極結(jié)構(gòu)之間。第三第一型離子植入?yún)^(qū)位于第一與第二型阱區(qū)中，并位于第一與第二柵極結(jié)構(gòu)之間。前述的第二型阱，還包括第二第二型離子植入?yún)^(qū)與第四第一型離子植入?yún)^(qū)，第二第二型離子植入?yún)^(qū)與第四第一型離子植入?yún)^(qū)構(gòu)成絕緣層有硅的硅控整流器結(jié)構(gòu)的陰極。
文檔編號H01L23/60GK1396662SQ0212317
公開日2003年2月12日 申請日期2002年6月26日 優(yōu)先權(quán)日2001年7月9日
發(fā)明者柯明道, 洪根剛, 黃紹璋 申請人:聯(lián)華電子股份有限公司