專(zhuān)利名稱(chēng)：鍍的端頭及利用電解鍍形成其的方法
技術(shù)領(lǐng)域：
本發(fā)明主題總地涉及用于多層電子元件的改善的端頭特征(termination feature),更具體而言，涉及用于多層電子元件例如電容器、電阻器、電感器 等或用于集成無(wú)源元件的鍍的端頭。本發(fā)明主題的端頭設(shè)計(jì)利用內(nèi)部和/或外 部電極接片(electrode tab )的選擇性布置從而利于鍍的電連接的形成。優(yōu)選 地通過(guò)消除或大大筒化普通厚膜端頭條的設(shè)置進(jìn)行外部連接。
背景技術(shù)：
很多現(xiàn)代電子元件封裝為單片器件(monol他ic device ),且可在單個(gè)芯 片封裝中包括單個(gè)元件或多個(gè)元件。這樣的單片器件的一個(gè)具體例子是多層 電容器或電容器陣列，關(guān)于公開(kāi)的技術(shù)特別令人關(guān)注的是具有交叉梳狀內(nèi)部 電極層和相應(yīng)的電極接片的多層電容器。包括交叉梳狀電容器(IDC)技術(shù) 特征的多層電容器的例子可見(jiàn)于美國(guó)專(zhuān)利No.5880925 ( DuPre等)和 No.6243253 Bl ( DuPre等)。其它單片電子元件對(duì)應(yīng)于將多個(gè)無(wú)源元件集成 到單個(gè)芯片結(jié)構(gòu)中的器件。這樣的集成無(wú)源元件可提供以多層配置形成并封 裝為單片電子器件的電阻器、電容器、電感器和/或其它無(wú)源元件的選擇組合。對(duì)于各種單片電子元件經(jīng)常需要選擇端頭來(lái)形成電連接。需要多個(gè)端頭來(lái)提供到集成單片器件的不同電子元件的電連接。多個(gè)端頭還經(jīng)常與IDC和 其它多層陣列結(jié)合使用以減小不期望的電感水平。多個(gè)端頭形成在多層元件 中的一種示例性方法是穿過(guò)芯片結(jié)構(gòu)的選定區(qū)域鉆通孔(via)并用導(dǎo)電材料 填充通孔，使得電連接形成于器件的選定電極部分之間。形成用于本發(fā)明主題的器件的外部端頭的另一方法是將玻璃母體(glass matrix)中的銀或銅的厚膜條應(yīng)用到內(nèi)部電極層的暴露部分，然后在端頭條 上鍍額外的金屬層使得一部分可焊到襯底上。具有通過(guò)燒制的端頭和鍍?cè)谄?上的金屬膜形成的外部電極的電子元件的例子公開(kāi)在美國(guó)專(zhuān)利No.5021921 (Sano等)中。端頭的應(yīng)用經(jīng)常難以控制且隨著芯片尺寸的減小會(huì)變得成問(wèn) 題。美國(guó)專(zhuān)利No.6232144 Bl ( McLoughlin )和No.6214685 Bl ( Clinton等)
涉及用于在電子器件的選定區(qū)域上形成端頭的方法。電子元件的不斷縮小的尺寸使得以所需精度在預(yù)定區(qū)域中印制端頭條 非常困難。厚膜端頭條通常利用機(jī)器施加，該機(jī)器抓取芯片并利用專(zhuān)門(mén)設(shè)計(jì)的和/或雕刻的(engraved)輪應(yīng)用選擇的端頭。美國(guó)專(zhuān)利No.5944897 (Braden )、 No.5863331 ( Braden等)、No.5753299 ( Garcia等)和No.5226382 (Bmden)公開(kāi)了與應(yīng)用端頭條到芯片結(jié)構(gòu)相關(guān)的機(jī)械特征和步驟。電子芯片器件的減小的元件尺寸或增加的端頭接觸數(shù)目會(huì)導(dǎo)致超出常用端頭機(jī)械的分辨率極限。試圖應(yīng)用選擇端頭時(shí)會(huì)引起的其它問(wèn)題包括端頭焊區(qū)(termination land ) 的偏移、使得內(nèi)部電極接片暴露或完全錯(cuò)開(kāi)的端頭定位錯(cuò)誤、以及遺漏包繞(wrap-around)端頭部分。當(dāng)應(yīng)用太薄的類(lèi)似涂料的端頭材料的涂層時(shí)或者 當(dāng) 一部分端頭涂層涂抹到另 一部分中導(dǎo)致短路的端頭焊區(qū)時(shí)，還會(huì)《1起其他 問(wèn)題。關(guān)于為單片器件提供電端頭的這些和其他考慮導(dǎo)致需要為電子芯片元 件提供廉價(jià)且有效的端頭特征。根據(jù)元件小型化以及提供不短路到一起的端頭的考慮，特別是當(dāng)在電路 板上接近地定位多個(gè)元件時(shí)，美國(guó)專(zhuān)利No.6380619 (Ahiko等)提供了具有 外部電極的芯片型電子元件，所述外部電極與陶瓷襯底的側(cè)表面間隔開(kāi)預(yù)定 距離。更特別地，公開(kāi)了具有與常規(guī)五面(five-sided)端頭相反的三面端頭 的電子元件。這些具有三面端頭的元件更易于以彼此相鄰的關(guān)系設(shè)置而不使 不同的元件端頭短路在一起。Ahiko等人的專(zhuān)利中公開(kāi)的一些實(shí)施例包括應(yīng) 用到各電極的暴露部分的電鍍膜。與端頭應(yīng)用有關(guān)的另 一 已知選項(xiàng)涉及使多個(gè)單獨(dú)襯底元件與遮障掩模(shadow mask)對(duì)準(zhǔn)。構(gòu)件可裝載到特別設(shè)計(jì)的固定裝置中，諸如美國(guó)專(zhuān) 利No.4919076 ( Lutz等)所公開(kāi)的，然后穿過(guò)掩模元件濺射。這通常是非 常昂貴的制造工藝，因而需要其它有效而更節(jié)省成本的端頭制備。美國(guó)專(zhuān)利No.5880011 (Zablotny等)、No.5770476 ( Stone )、 No.6141846(Miki)和No.3258898 ( Garibotti)分別研究了形成用于各種電子元件的端 頭的各方面。另外的涉及形成多層陶瓷器件的方法的背景參考文獻(xiàn)包括美國(guó)專(zhuān)利 No.4811164 (Ling等)、No,4266265 (Maher)、 No.4241378 ( Dorrian )、及 No.3988498 (Maher)。
盡管在電子元件及其端頭領(lǐng)域各方面和替代特征是已知的，但是沒(méi)有一 種設(shè)計(jì)基本解決這里討論的所有問(wèn)題。所有前述美國(guó)專(zhuān)利的公開(kāi)在此引入作為參考。發(fā)明內(nèi)容本發(fā)明主題意識(shí)到且處理各種前述缺陷、以及關(guān)于電端頭和相關(guān)技術(shù)的 特定方面的其它缺陷。因此， 一般地說(shuō)，本公開(kāi)技術(shù)的主要目的是改進(jìn)用于 電子元件的端頭特征。更具體地，該公開(kāi)的端頭特征被鍍且被設(shè)計(jì)來(lái)消除或大大簡(jiǎn)化用于端頭的通常沿著單片器件(monolithic device )的一部分印制的 厚膜條。 . 本公開(kāi)技術(shù)的另 一主要目的是提供一種途徑從而通過(guò)內(nèi)部電極部件的 設(shè)置和附加錨接片(anchor tab)的可選布置來(lái)引導(dǎo)鍍的端頭的形成。內(nèi)部電 極部件和附加錨接片兩者都可促進(jìn)穩(wěn)固且可靠的外部鍍層的形成。通常不提 供內(nèi)部電連接的錨接片可被提供以用于增強(qiáng)的外部端頭連接性、更好的機(jī)械 完整性以及鍍材料的沉積。暴露的內(nèi)部導(dǎo)電部件(包括電極和錨接片)的位 置使得能夠以"自確定"工藝沉積和形成鍍的端頭結(jié)構(gòu)。本發(fā)明的再一主要目的是提供用于電子元件的端頭特征，由此通常的厚 膜端頭條被消除或者被簡(jiǎn)化，且對(duì)于給定元件僅需要鍍的端頭來(lái)實(shí)現(xiàn)許多外 部電極連接。根據(jù)本公開(kāi)技術(shù)的鍍材料可包括金屬性導(dǎo)體、電阻材料、以及 /或者半導(dǎo)體材料。本端頭技術(shù)的再一主要目的是可依照各種多層單片器件使用端頭特征， 所述單片器件包括例如低電感陶瓷電容器和電容器陣列、多層陶乾電容器和 電容器陣列、以及集成無(wú)源元件。集成無(wú)源元件可包括電阻器、電容器、變 阻器、電感器、平衡-不平衡變壓器(balun)、耦合器(coupler )、以及/或者 其它無(wú)源元件的選擇性組合。公開(kāi)的本主題的所得優(yōu)點(diǎn)在于可以實(shí)現(xiàn)用于電子元件的端頭特征而不 需要通過(guò)端子機(jī)械(termination machine )來(lái)施力口，因此提供產(chǎn)生具有其他情 況不能達(dá)到的分辨水平的外部端頭的能力。這樣的提高的端頭分辨率還使得 能夠在給定元件面積中設(shè)置更多端頭并以精細(xì)得多的節(jié)距(pitch )設(shè)置端頭， 因此減小與這樣的端頭相關(guān)的總ESL值。本技術(shù)的一般目的是提供一種實(shí)現(xiàn)有效的焊料基(solder base)的端頭 特征，其對(duì)焊料浸出(leaching)具有降低的敏感性且還具有減小的絕緣電 阻。本技術(shù)的另一一般目的是提供一種實(shí)現(xiàn)用于導(dǎo)線鍵合的有效金屬基的端 頭特征。換言之，利用當(dāng)前電鍍某些材料(例如鎳或金)的能力，目的是能 夠提供用于導(dǎo)線鍵合的端頭。暴露的電極部分和錨接片部分的構(gòu)造設(shè)計(jì)為使 得選定的相鄰暴露接片部分設(shè)置有鍍的端頭材料而不同的端頭位置之間沒(méi) 有不需要的橋接。本發(fā)明的再一目的是可依照多種不同的端頭構(gòu)造利用本公開(kāi)技術(shù)，包括 外部端頭的各種數(shù)目和放置?？梢砸勒者@里公開(kāi)的各種不同的鍍技術(shù)通過(guò)在 電子元件的周?chē)显O(shè)置暴露的導(dǎo)電部件而在自確定的位置處形成鍍的端頭。本鍍端頭技術(shù)的再一目的是促進(jìn)以合算且可靠的方式生產(chǎn)更便宜且有 效的電子元件。能實(shí)現(xiàn)該目的的一個(gè)關(guān)鍵原因是本端頭鍍工藝?yán)?批 (batch)"處理代替單獨(dú)端頭。本發(fā)明技術(shù)的另外優(yōu)點(diǎn)包括形成用于電子元件的薄膜端頭結(jié)構(gòu)，其以精 確的端頭形狀和對(duì)齊選擇性地形成在自確定的位置中。所得端頭結(jié)構(gòu)和電子 元件表現(xiàn)出可靠的電和機(jī)械特性，包括低揮發(fā)的組分散發(fā)。本發(fā)明主題另外的目的和優(yōu)點(diǎn)闡述于這里的詳細(xì)說(shuō)明中，或者通過(guò)這里 的詳細(xì)說(shuō)明而對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)將變得明顯。另外，本領(lǐng)域普通技 術(shù)人員還應(yīng)理解，借助本參考文獻(xiàn)，對(duì)于具體示出、參考、以及論述的特征 的修改和變更可以在該公開(kāi)的技術(shù)的各種實(shí)施例和用途中實(shí)踐而不偏離其 精神和范圍。這樣的變更可包括但是不限于等價(jià)手段和特征的替換；用于 那些示出的、參考的、或者論述的部件的材料替換；以及各種部件、特征的 功能的、操作的、或者位置的顛倒；等等。此外，將理解，本發(fā)明主題的不同實(shí)施例以及不同的當(dāng)前優(yōu)選實(shí)施例可 包括本公開(kāi)的特征或部件的各種組合或配置，或者它們的等價(jià)物(包括未特 別顯示在圖中或者闡述在該詳細(xì)說(shuō)明中的特征的組合或其配置)。本發(fā)明主題的第一示例性實(shí)施例涉及包括多個(gè)電介質(zhì)層、多個(gè)內(nèi)部電極 和至少一個(gè)電化學(xué)沉積物部分的多層電子元件。所述多個(gè)電極層分別通過(guò)邊 緣被橫向限定，且內(nèi)部電極層在所述多個(gè)電介質(zhì)層之間選擇性地交替插入 (interleave ),使得內(nèi)部電極的選定部分延伸到所述多個(gè)電介質(zhì)層的至少一 個(gè)邊緣且以各組沿該至少一個(gè)邊緣暴露。所述內(nèi)部電極和電介質(zhì)層的 的結(jié)合形成了特征在于各最頂和最底表面的單片組件。所述至少一個(gè)電化
學(xué)沉積物部分對(duì)應(yīng)于沿著所述多層元件的周?chē)纬蓮亩B接各自組內(nèi)所述 多個(gè)內(nèi)部電極的暴露部分的薄膜鍍材料。在某些更具體的實(shí)施例中，內(nèi)部錨接片也交替插入在所述多個(gè)電介質(zhì)層 之間且沿所述多個(gè)電介質(zhì)層的至少一個(gè)邊緣暴露。外部錨接片還可以提供在 所述單片組件的所述最頂和/或最底表面上。錨接片可以在與電極層的暴露部 分相同的組中被暴露。在某些實(shí)施例中，各自組內(nèi)內(nèi)部電極(及可選的錨接 片)的暴露部分之間的距離不大于約IO微米，且在另一些實(shí)施例中小于約8 微米。任何給定組的暴露的內(nèi)部電極(及可選的錨接片)的相鄰組之間的距 離可為任何給定組中暴露的內(nèi)部電極(和可選的錨接片)之間的距離的至少 兩倍。在另外的實(shí)施例中，暴露的組以列對(duì)齊且各列的選定列中選定的相鄰 內(nèi)部電極和內(nèi)部錨接片之間的距離朝向單片組件的最頂和最底表面比在內(nèi) 部層處更接近。比較無(wú)電和電解沉積物，應(yīng)理解，無(wú)電沉積物可包括諸如銅(Cu)、鎳-磷(Ni-P)、鎳-硼(Ni-B)、鈀(Pd)、銀(Ag)和金(Au )，而電解沉積物 可包括銅(Cu )、純(即不是合金的)鎳(Ni )、把(Pd )、銀(Ag )、金(Au )、 錫(Sn)、錫-鉛(Sn-Pb)、錫-鎳(Sn-Ni)或其它沉積物。通常，純鎳電解 鍍應(yīng)該具有鍍的鎳與內(nèi)部鎳電極結(jié)合的優(yōu)點(diǎn)，這是無(wú)電化學(xué)不可達(dá)到的。另 外，由于與電解液相比溶液化學(xué)成分的更大消耗，對(duì)于無(wú)電沉積物通常需要 附加的控制。與電解鍍相比， 一些無(wú)電溶液具有在沒(méi)有金屬暴露的區(qū)域中析 出(plate out)的傾向。硬金(hard gold)只能電解沉積。與無(wú)電沉積物相比， 相同金屬的電解沉積物通常將具有不同的晶粒結(jié)構(gòu)和機(jī)械特性，從而鍍的類(lèi) 型可以通過(guò)已知分析方法如DPA和SEM/TEM分析來(lái)4企測(cè)。然而，與厚膜 端頭相比，無(wú)電和電解鍍都具有相同的系列優(yōu)點(diǎn)，包括與金屬-玻璃厚膜復(fù) 合材料沉積物相比所沉積金屬的更高的電導(dǎo)率。直接鍍到多層電子元件周?chē)谋∧る娀瘜W(xué)沉積物在一些實(shí)施例中可對(duì) 應(yīng)于銅(Cu)或在其它實(shí)施例中對(duì)應(yīng)于鎳(Ni)。另外的材料可代替鎳或銅 被使用，包括鈀(Pd )、錫(Sn )、金(Au )、銀(Ag )、或錫(Sn )鉛(Pb ) 合金或其它合金。薄膜材料的附加部分可提供在初始部分例如銅或鎳或其它 材料上。這些可選擇性地包括諸如鎳、錫、金或其它的材料。本發(fā)明主題同樣涉及與根據(jù)所公開(kāi)的技術(shù)形成多層電子元件有關(guān)的方 法。這樣的方法的一個(gè)示例性實(shí)施例包括步驟提供多個(gè)電子元件，提供具
有電偏置的電解鍍?nèi)芤?，且將所述多個(gè)電子元件完全浸在所述鍍?nèi)芤褐蓄A(yù)定 時(shí)間量。電子元件分別包括多個(gè)絕緣襯底層，所述絕緣襯底層選擇性地與多 個(gè)內(nèi)部導(dǎo)電部件交替插入。內(nèi)部導(dǎo)電部件的選定部分暴露在沿每個(gè)電子元件 的周?chē)奈恢锰?，從而在鍍?nèi)芤褐械慕肽軌蚴瑰儾牧铣练e在每個(gè)電子元件 的選定的暴露導(dǎo)電部分處。通過(guò)控制暴露的內(nèi)部導(dǎo)電部件的選定者之間鍍材 料的橋接而發(fā)展出各端頭結(jié)構(gòu)。在一些實(shí)施例中，多個(gè)電子元件浸在電解鍍 溶液中的所述預(yù)定時(shí)間量對(duì)應(yīng)于累積鍍材料至大于約l微米的厚度所需要的時(shí)間。在其它實(shí)施例中，期望累積鍍材料至約2微米和約20微米之間的厚度。在一些更具體的實(shí)施例中，鍍?nèi)芤菏擎嚮蜚~電解液，例如但不限于具有 控制的pH水平的銅酸溶液或氨基^黃酸4臬溶液。浸在這些示例性4度溶液中之 前，電子元件可在初始經(jīng)歷清潔步驟從而從元件去除任何氧化物。當(dāng)內(nèi)部導(dǎo) 電部件由鎳形成時(shí)，該預(yù)清潔步驟在去除任何鎳氧化物的累積方面尤其有 利。該清潔步驟可包括元件在酸性預(yù)清潔溶液中浸、化學(xué)拋光、和/或機(jī)械攪 動(dòng)(例如整體研磨)。在所公開(kāi)的電解鍍步驟之后，元件可以可選地經(jīng)歷退 火步驟，由此元件被加熱從而在一些實(shí)施例中提高元件和端頭的強(qiáng)度和整體 性(integrity )。不同材料的附加層還可以鍍?cè)诔跏贾苯与婂兊牟糠种?。本發(fā)明主題的另外的實(shí)施例，在本概述部分不一定要表達(dá)，可包括和結(jié) 合上面概述的實(shí)施例中參考的特征或者部件、以及/或者本申請(qǐng)中另外論述的 特征和部件的方面的各種組合。本領(lǐng)域普通技術(shù)人員在閱讀本說(shuō)明書(shū)的其余部分的基礎(chǔ)上將更好的理 解這才羊的實(shí)施例的特4正和方面，以及其它。


式的充分而可行的描述，說(shuō)明書(shū)參照了附圖，附圖中圖1A示出了用于多層交叉梳狀電容器的已知示例性電極層構(gòu)造的大體 頂分解視圖；圖1B示出了具有例如圖1A所示的已知示例性實(shí)施例的內(nèi)部電極層構(gòu) 造的示例性多層交叉梳狀電容器的大體側(cè)透視圖；圖2A示出了根據(jù)本發(fā)明主題的用于多層交叉梳狀電容器的示例性內(nèi)部
電極層及錨接片(anchortab)構(gòu)造的大體頂分解視圖；圖2B示出了根據(jù)本發(fā)明主題的具有例如圖2A所示的內(nèi)部電極和錨接 片部分的示例性多層交叉梳狀電容器的大體側(cè)透視圖；圖3A示出了用于多層電容器的已知示例性內(nèi)部電極層構(gòu)造的大體頂分 解視圖；圖3B示出了根據(jù)本發(fā)明主題的用于多層電容器的示例性內(nèi)部電極層和 錨接片構(gòu)造的大體頂分解視圖；圖4A示出了根據(jù)本發(fā)明主題的具有例如圖3B所示的內(nèi)部電極和錨接 片部分的示例性多層電容器的大體側(cè)透視圖；圖4B示出了根據(jù)本發(fā)明主題的示例性多層交叉梳狀電容器的大體側(cè)透 視圖，特征在于內(nèi)部電極和錨接片部分暴露在示例性電容器構(gòu)造的四個(gè)選定 面上；圖5A和5B分別示出了在示例性多層電容器實(shí)施例中使用的已知電極 層構(gòu)造的大體頂視圖；圖5C示出了具有例如圖5A和5B的已知示例性圖示的電極層構(gòu)造的示 例性多層電容器實(shí)施例的總的側(cè)透視圖；圖6A和6B分別示出了根據(jù)本發(fā)明主題的用于在具有角端頭(corner termination)的多層電容器實(shí)施例中使用的示例性"T形"電極層構(gòu)造的大 體頂視圖；圖6C示出了根據(jù)本發(fā)明主題的具有例如圖6A和6B所示的電極層構(gòu)造 的示例性多層電容器實(shí)施例的大體側(cè)透視圖；圖6D和6F示出了與圖6C類(lèi)似且具有例如圖6A和6B所示的電極層 構(gòu)造的示例性多層電容器實(shí)施例的供選實(shí)施例；圖6E示出了具有鍍的端頭的圖6D的實(shí)施例，該鍍的端頭根據(jù)本發(fā)明 主題應(yīng)用且還以安裝該實(shí)施例到襯底的示例性取向繪示；圖6G示出了具有鍍的端頭的圖6F的實(shí)施例，該鍍的端頭根據(jù)本發(fā)明主 題應(yīng)用且還以安裝該實(shí)施例到襯底的示例性取向繪示；圖7A示出了具有暴露的電極接片的示例性電容器陣列的大體側(cè)透視圖；圖7B示出了根據(jù)本發(fā)明主題的具有鍍的端頭的示例性電容器陣列的大 體側(cè)透視圖8A示出了根據(jù)本發(fā)明主題的具有鍍的端頭的示例性多層交叉梳狀電容器的大體側(cè)透視圖；圖8B示出了根據(jù)所公開(kāi)的技術(shù)的具有示例性鍍的端頭的示例性多層交 叉梳狀電容器沿圖8A的平面剖面線A-A取得的側(cè)剖視圖；圖9A示出了根據(jù)所公開(kāi)的技術(shù)具有暴露的電極接片和另外的錨接片的 示例性單片集成無(wú)源元件的帶有輕微頂透視的大體側(cè)視圖；圖9B示出了根據(jù)本發(fā)明主題的具有鍍的端頭的示例性單片集成無(wú)源元 件的帶有輕微頂透視的大體側(cè)視圖；圖IOA示出了根據(jù)本公開(kāi)技術(shù)的具有定位且暴露用于形成"I形"端頭 的電極和錨接片的示例性多層電子元件的大體側(cè)剖視圖；圖10B示出了具有"I形"端頭的示例性多層電子元件的大體側(cè)剖視圖， 所述"I形"端頭例如通過(guò)^f吏圖10A所示的實(shí)施例經(jīng)歷4艮據(jù)本發(fā)明主題當(dāng)前 公開(kāi)的選定4度工藝而形成；圖IIA示出了根據(jù)本公開(kāi)技術(shù)的具有定位且暴露用于形成"J形"端頭 的電極和錨接片的示例性多層電子元件的大體側(cè)剖視圖；圖11B示出了具有"J形"端頭的示例性多層電子元件的大體側(cè)剖視圖， 所述"J形"端頭例如通過(guò)使圖IIA所示的實(shí)施例經(jīng)歷根據(jù)本發(fā)明主題當(dāng)前 公開(kāi)的選定鍍工藝而形成；圖12A示出了根據(jù)本公開(kāi)技術(shù)的具有定位且暴露用于形成"U形"端頭 的電極和錨接片的示例性多層電子元件的大體側(cè)剖視圖；圖12B示出了具有"U形"端頭的示例性多層電子元件的大體側(cè)剖視圖， 所述"U形"端頭例如通過(guò)使圖12A所示的實(shí)施例經(jīng)歷根據(jù)本發(fā)明主題當(dāng)前 公開(kāi)的選定鍍工藝而形成；圖13A和13B分別示出了用于在多層電容器實(shí)施例中使用的根據(jù)本發(fā) 明主題的示例性"J形"電極層構(gòu)造的大體頂視圖；圖13C示出了根據(jù)本發(fā)明主題的具有例如圖13A和13B所示的"J形" 電極層構(gòu)造的示例性多層電容器實(shí)施例的大體側(cè)透視圖；圖14A和14B分別示出了用于在多層電容器實(shí)施例中使用的根據(jù)本發(fā) 明主題的示例性"T形"電極層構(gòu)造的大體頂視圖；圖14C示出了根據(jù)本發(fā)明主題的具有例如圖14A和14B所示的"T形" 電極層構(gòu)造的示例性多層電容器實(shí)施例的大體側(cè)透視圖15A和15B分別示出了用于在多層電容器實(shí)施例中使用的根據(jù)本發(fā) 明主題的示例性矩形電極層構(gòu)造的大體頂視圖；圖5C示出了根據(jù)本發(fā)明主題的具有例如圖15A和15B所示的矩形電 極層構(gòu)造的示例性多層電容器實(shí)施例的大體側(cè)透視圖；圖16A和16B分別示出了根據(jù)本發(fā)明主題的用于在多層電容器實(shí)施例 中使用的實(shí)現(xiàn)相對(duì)的角端頭的示例性電極層構(gòu)造的大體頂視圖；圖16C示出了根據(jù)本發(fā)明主題的具有例如圖16A和16B所示的電極層 構(gòu)造的示例性多層電容器實(shí)施例的大體側(cè)透視圖；圖16D示出了提供有根據(jù)本發(fā)明主題的鍍的端頭并以示例性安裝配置 取向的圖16C的示例性多層電容器實(shí)施例的大體側(cè)透視圖；圖17A和17B分別示出了根據(jù)本發(fā)明主題的用于在多層電容器實(shí)施例 中使用的具有多個(gè)側(cè)接片(side tabs)和延伸的端部的示例性電極層構(gòu)造的 大體頂視圖；圖17C示出了根據(jù)本發(fā)明主題的具有例如圖17A和17B所示的嵌入電 極層構(gòu)造的示例性多層電容器實(shí)施例的大體側(cè)透視圖；圖18描繪了根據(jù)當(dāng)前所公開(kāi)的技術(shù)的示例性端頭化的(terminated)多 層電容器；圖19A示出了圖18的多層電容器沿線B-B和C-C取得的示例性剖面， 具體描繪了在多層電容器的僅覆蓋層中內(nèi)部錨接片的使用；圖19B示出了圖18的多層電容器沿線B-B和C-C取得的示例性剖面， 具體描繪了在多層電容器的覆蓋層和有源層中內(nèi)部錨接片的使用；圖19C示出了圖18的多層電容器沿線B-B和C-C取得的示例性剖面， 具體描繪了在多層電容器的覆蓋層和有源層中內(nèi)部錨接片的使用，所述多層 電容器具有減小的有源層數(shù)目和相應(yīng)的電容；圖19D示出了圖18的多層電容器沿線B-B和C-C取得的示例性剖面， 具體示出了在多層電容器的覆蓋層中公共電極層的使用；圖20描繪了根據(jù)本公開(kāi)技術(shù)的示例性端頭化的多層電容器；圖21A和21B分別示出了圖20的多層電容器沿線D-D和E-E取得的示 例性剖面，具體示出了該電容器器件的角圓化之前和之后選定器件角的大體 形狀；圖21C示出了圖20的多層電容器沿線D-D和E-E取得的示例性剖面， 具體示出了覆蓋層錨接片和電容器端部裕量之間的示例性長(zhǎng)度關(guān)系；圖22示出沿線D-D和E-E取得的多層電容器的示例性剖面的特寫(xiě)視圖， 具體示出了覆蓋層錨接片朝向電容器的頂和/或底表面以增加的靠近關(guān)系的 放置；圖23A示出多層電容器組件的示例性部分，所述示例性部分可經(jīng)歷例如 圖23B所示的大體"V形，，的切割從而產(chǎn)生多個(gè)電容器，之后如圖23C所 示可出現(xiàn)稍微的額外角圓化；圖24示出根據(jù)本公開(kāi)技術(shù)的示例性端頭化的多層電容器；圖25示出沿平面F截取的圖24的多層電容器的示例性剖面，描繪了根 據(jù)本發(fā)明主題的示例性鍍的端頭的各種視覺(jué)特征;圖26A示出了圖25所示的電容器剖面的區(qū)域G的示例性詳細(xì)視圖，說(shuō) 明了根據(jù)本發(fā)明主題的示例性鍍的端頭的附加的各種視覺(jué)特征；圖26B示出了圖25所示的電容器剖面的區(qū)域G的示例性詳細(xì)視圖，說(shuō) 明了根據(jù)本發(fā)明主題的用于無(wú)金屬滲透(non metal penetration )實(shí)施例的示 例性鍍的端頭的附加的各種視覺(jué)特征；及圖27提供了根據(jù)本發(fā)明主題設(shè)計(jì)的高密度周?chē)祟^(HDPT)電容器中 單點(diǎn)HSL測(cè)量對(duì)端子數(shù)的關(guān)系的曲線圖示。本說(shuō)明書(shū)和附圖中附圖標(biāo)記的重復(fù)使用意在表示本發(fā)明主題的相同或 類(lèi)似的特征、元件或步驟。
具體實(shí)施方式
如上面發(fā)明內(nèi)容部分中所提及的，本發(fā)明主題涉及用于單片電子元件的 改善的端頭特征。本端頭方案利用結(jié)構(gòu)諸如單片電容器陣列、多層電容器(包括具有交叉 梳狀電極構(gòu)造的多層電容器)、集成無(wú)源元件、以及其它電子芯片結(jié)構(gòu)的暴 露的電極部分。額外的錨接片可嵌入在這樣的單片元件中從而提供堆疊的多 個(gè)暴露的內(nèi)部導(dǎo)電部分，鍍的端頭可沿器件的周?chē)纬捎谇曳€(wěn)固地定位于其上。通過(guò)在芯片器件的選定頂和/或底表面上提供額外的錨接片，包繞的鍍的 端頭可形成為沿芯片的側(cè)面延伸到頂和底層的一個(gè)或更多。在某些應(yīng)用中需 要這樣的包繞端頭以便于芯片到印刷電路板或其它合適襯底的焊接。沿整個(gè)
側(cè)面延伸而不包繞到頂和/或底層的暴露的接片可通過(guò)設(shè)置錨接片到器件的頂和底覆蓋層的各個(gè)角半徑部分中來(lái)形成，因此促成無(wú)焊區(qū)端頭(land-less termination ),其也能夠使焊料良好浸潤(rùn)到印刷電路板或其它安裝表面。本發(fā)明的鍍技術(shù)和錨接片特征可根據(jù)多種不同的單片元件來(lái)使用。圖 1A和IB示出已知交叉梳狀電極層構(gòu)造的外觀(aspect),其中電極接片基本 延伸到且暴露于多層元件的兩個(gè)選定側(cè)面。根據(jù)本發(fā)明主題的鍍的端頭的外 觀隨后關(guān)于圖2A和2B給出，其還涉及具有器件的兩個(gè)選定側(cè)面的暴露導(dǎo) 電部分的多層元件實(shí)施例。圖3A示出了具有用于在多層電子器件的一個(gè)選定側(cè)面暴露的電極接片 的已知電極層構(gòu)造的外觀。圖3B和'4A分別涉及圖3A所示的示例性實(shí)施例 的改進(jìn)，為示例性多層電容器提供暴露于電容器的 一個(gè)選定側(cè)面的內(nèi)部電極 接片且特征在于根據(jù)本技術(shù)的錨接片。圖4B涉及具有根據(jù)本發(fā)明主題的暴 露于元件的四個(gè)選定側(cè)面的內(nèi)部電極接片和錨接片的示例性多層交叉梳狀 元件。本發(fā)明主題的另外的示例性實(shí)施例分別涉及圖6A到6G示出的多層電 容器構(gòu)造，其分別是對(duì)圖5A至5C的示例性多層電容器構(gòu)造的改進(jìn)。多層 電容器構(gòu)造的另外的示例性分別顯示在圖13A至13C、 14A至14C、 15A至 15C、 16A至16D以及17A至17C中。所公開(kāi)技術(shù)的另外的實(shí)施例參考圖 7A和7B的示例性電容器陣列示出。然后圖8A和8B示出本主題的鍍的端 頭特征的外觀，同時(shí)圖9A和9B涉及具有根據(jù)本發(fā)明主題的選4奪端頭的示 例性集成無(wú)源元件。作為可以使用本公開(kāi)技術(shù)的更特別的示例，圖10A和 IOB描述了 "I形"端頭的外觀，同時(shí)圖11A和11B描繪了 "J形"端頭的 外觀，圖12A和12B描繪了 "U形"端頭的外觀。圖18A和圖19A至19D 示出在本技術(shù)的多層電容器中引入錨接片、有源電容器電極和公共電極的示 例性變型。圖20、圖21A至21C和圖22更具體地示出與在多層電子元件的 覆蓋層中設(shè)置錨接片有關(guān)的示例性外觀。圖23A至23C分別描繪示例性V 切口切割選項(xiàng)，其促成用于本發(fā)明主題的實(shí)施例的基本斜的且最終圓化的邊 緣和角。圖24、 25和26示出與本發(fā)明的鍍的端頭相關(guān)的特定示例性特征，例性實(shí)施例具有較高數(shù)量和密度的所得周?chē)祟^。應(yīng)注意，這里給出的每個(gè)示例性實(shí)施例不應(yīng)暗示本公開(kāi)技術(shù)的限制。更
特別地，可以用所公開(kāi)的鍍步驟和結(jié)構(gòu)來(lái)使用與所示出的那些不同的電極構(gòu) 造 作為 一個(gè)實(shí)施例的 一部分示出或描繪的特征可以與另 一 實(shí)施例結(jié)合使用 從而產(chǎn)生其它實(shí)施例。另外，某些特征可與未提及但是執(zhí)行相同、相似或等 價(jià)的功能的類(lèi)似器件或特征互換?，F(xiàn)在將詳細(xì)參考所公開(kāi)技術(shù)的當(dāng)前優(yōu)選實(shí)施例。參照附圖，圖1A示出用于多層交叉梳狀電容器或電容器陣列的具有電極接片(electrode tab) 14 的電極層10和12的已知示例性構(gòu)造。電極層平行布置，接片14從層延伸， 使得從交替的電極層10和12延伸的電極接片沿各自列對(duì)準(zhǔn)。該示例性圖示 描繪了具有對(duì)應(yīng)的接片14的四個(gè)這樣的電極層，但是與本技術(shù)一起使用的 通常的布置在一些情況下可以含有多得多的電極層和各自的接片。該特征提 供產(chǎn)生具有大范圍電容值的電容元件的選擇(通過(guò)選擇電極的數(shù)量)。圖1A的示例性電極層構(gòu)造不代表完成的電容器實(shí)施例。相反，圖1A 為示例性電容器和電容器陣列構(gòu)造的中間外觀提供參考。圖1A的電極層構(gòu) 造可以依照例如圖1B所示的示例性多層交叉梳狀電容器使用。交叉梳狀電容器通常含有設(shè)置在例如圖1B的示例性交叉梳狀電容器構(gòu) 造16中所見(jiàn)的電介質(zhì)材料18的主體(body)內(nèi)的多個(gè)電極層，例如圖1A 所示的那些。電極層10和12設(shè)置在電介質(zhì)材料18中，使得電極接片14延 伸至且暴露于IDC實(shí)施例16的兩個(gè)側(cè)面。用于這樣的電極層的示例性材料 可包括鉑、鎳、銀、鈀銀合金、這些材料的其它合金、或者其它合適的導(dǎo)電 物質(zhì)。電介質(zhì)材料18可包括具有低溫玻璃(low-fireglass)的氧化鋁、鈦酸 鋇、氧化鋅、或者其它合適的陶瓷或玻璃粘結(jié)(glass-bonded)材料。作為替 代，電介質(zhì)可以是通常用作電路板材料的有機(jī)化合物例如環(huán)氧樹(shù)脂(有或沒(méi) 有陶瓷混合在其中，有或沒(méi)有玻璃纖維)、或者其它常用作電介質(zhì)的塑料。 在這些情況中導(dǎo)體通常是銅箔，其被化學(xué)蝕刻從而提供圖案。示例性IDC實(shí)施例16可替代地被看作在器件的部分20中交替的電極層 和電介質(zhì)層的多層構(gòu)造。IDC 16的特征通常還在于最頂部的電介質(zhì)層22和 最底部的電介質(zhì)層24，其可被構(gòu)建為基本厚于IDC構(gòu)造16的其它電介質(zhì)層 部分。這樣的電介質(zhì)層22和24充當(dāng)覆蓋層以保護(hù)器件且提供充分的塊體 (bulk)來(lái)承受燒制成電容器主體的玻璃/金屬料的應(yīng)力。已知的電容器實(shí)施 例已經(jīng)使用了圖1B的多層布置，本發(fā)明主題依照這里公開(kāi)的額外特征利用 這樣的構(gòu)造16的外觀。
結(jié)合圖1A的已知示例性電極層構(gòu)造的例如圖1B的多層IDC元件16的 特征在于暴露在IDC元件16的兩個(gè)選定側(cè)面的電極部分14。多層元件中可 以采用其它示例性內(nèi)部電極構(gòu)造，使得內(nèi)部電極部分暴露在器件的不同位置 和/或不同數(shù)目的側(cè)面上。例如，考慮圖3A的分解視圖所示的示例性內(nèi)部電極層構(gòu)造。交替的電 極層26和28提供有朝向單個(gè)選定方向延伸的電極接片部分30。用于每組交 替的電極層的電極接片30優(yōu)選以堆疊構(gòu)造布置，使得例如來(lái)自電極層26的 接片30以兩個(gè)各自列對(duì)準(zhǔn)。對(duì)于電極層28的接片30優(yōu)選采用類(lèi)似的對(duì)準(zhǔn) 形式。利用圖3A的示例性內(nèi)部電極構(gòu)造的多層電容器或其它無(wú)源元件通常 被配置使得電極接片部分30暴露于元件的單個(gè)選定面上。再一示例性內(nèi)部電極層構(gòu)造提供暴露于多層交叉梳狀元件的四個(gè)面上 的電極接片。這樣的內(nèi)部電極層可類(lèi)似于圖1A所示的構(gòu)造，其中每個(gè)交替 的電極層10和12在與接片部分14從其延伸的側(cè)面相鄰的層的側(cè)面上具有 額外的接片部分。再一示例性電極層構(gòu)造和相應(yīng)的多層電容器實(shí)施例分別描繪在圖5A至 5C中。在電介質(zhì)材料36的主體中例如圖5A中的第一多個(gè)內(nèi)部電極層32與 例如圖5B中的內(nèi)部電極層34交替交插(interleave)從而形成例如圖5C中 的多層電容器38。在這樣的示例性多層元件38中， 一組電極層32或34的 部分40暴露于元件38的側(cè)面42上。另 一組電極層32或34的部分于是暴 露在器件的與側(cè)面42相反的側(cè)面上(圖中未示出)。再參照?qǐng)D1B,用于IDC實(shí)施例16和用于其它單片電子元件的普通常規(guī) 端頭包括印制和燒制的玻璃母體中的銀、銅、或其它合適金屬的厚膜條，其 上鍍有鎳層從而提高浸出阻力(leach resistance),接著是錫或焊料合金層， 其保護(hù)鎳免于被氧化且促成易焊端頭。依照這樣類(lèi)型端頭的厚膜條通常還需要通過(guò)端頭機(jī)械(termination machine)和印制輪(printing wheel)或其它合適的元件的印制實(shí)施乂人而轉(zhuǎn)移 載金屬的糊。這樣的印制硬件會(huì)具有分辨率限制，使得難以施加厚膜條，尤 其是施加到較小芯片。IDC 16或其它電子元件的一般現(xiàn)有尺寸是沿兩組相對(duì) 側(cè)面約一百二十密耳(千分之一英寸)乘六十密耳，從頂層到底層的厚度約 三十密耳。當(dāng)四個(gè)以上端頭需要施加到該尺寸的部件或者端頭需要用于更小 尺寸的部件時(shí)，專(zhuān)用端頭機(jī)械的分辨率水平通常在施加有效的端頭條方面成 為限制。本發(fā)明主題提供一種端頭方案，其省去或極大簡(jiǎn)化了這樣的普通厚膜端 頭條的提供。通過(guò)省去不可控的厚膜條，避免了對(duì)普通端頭印制硬件的需要。 根據(jù)本公開(kāi)技術(shù)的端頭特征更注重于鎳、錫、銅等鍍層，其通常形成在厚膜 端頭條之上。采用根據(jù)本公開(kāi)技術(shù)的鍍的端頭，應(yīng)意識(shí)到，可以形成沿元件的周?chē)c 暴露的內(nèi)部電極寬度相同的端頭。在應(yīng)用厚膜端頭條的現(xiàn)有技術(shù)端頭方案 中，端頭通常比暴露的電極部分更寬，以解決暴露的接片的潛在配準(zhǔn)不良。 這樣的現(xiàn)有技術(shù)實(shí)施例中暴露的電極部分通常必須足夠窄從而不僅確保其 被端頭完全覆蓋，而且確保相鄰端頭不會(huì)短路到一起。根據(jù)本公開(kāi)的鍍的端 頭的外觀，暴露的內(nèi)部電極焊盤(pán)的相鄰列之間的節(jié)距(pitch )不需要那樣大。因?yàn)榕c厚膜端頭相關(guān)的潛在問(wèn)題在許多實(shí)施例中被消除，電容器可以被制造 為具有更大寬度的電極接片，或者電極接片的相鄰列之間的節(jié)距更小，或者 具有更大數(shù)目的電極接片。每個(gè)前述電容器變型產(chǎn)生具有有利的較低等效串耳關(guān)電感(equivalent series inductance, ESL )的電子元4牛。當(dāng)在多層電容器實(shí)施例中利用更多電極接片和當(dāng)這樣的電極接片的列 更靠近在一起時(shí)，ESL可以顯著地被降低。每電極具有較大電極接片數(shù)的交 叉梳狀電容器具有由此導(dǎo)致的大量電端子(electrical terminal)且因此通常被 稱(chēng)為高密度周?chē)祟^(HDPT)電容器。依照本公開(kāi)技術(shù)促成了這樣的部件 的構(gòu)造和端頭，從而得到具有改善的ESL特性的元件。示出該現(xiàn)象的曲線圖 提供在圖27中，其示出模擬交叉梳狀電容器中皮亨(pH)單位的單點(diǎn)ESL 對(duì)端子數(shù)的關(guān)系的數(shù)條曲線。具有菱形數(shù)據(jù)點(diǎn)的曲線對(duì)應(yīng)于具有8-10個(gè)端 子(節(jié)距約760pm)的HDPT電容器的測(cè)量的ESL。具有方形數(shù)據(jù)點(diǎn)的曲線 對(duì)應(yīng)于具有8-32個(gè)端子(端子間節(jié)距約500pm)的HDPT電容器的測(cè)量的 ESL。實(shí)心圓形數(shù)據(jù)點(diǎn)和對(duì)應(yīng)線在8-10個(gè)端子之間的部分表示測(cè)量的ESL 與具有375(im端子節(jié)距的端子的數(shù)目之間的關(guān)系。該線的延伸超過(guò)實(shí)心圓 形數(shù)據(jù)點(diǎn)(>10端子)的部分表示預(yù)測(cè)的ESL與端子數(shù)的關(guān)系，所述端子具 有約375pm的節(jié)距。圓形數(shù)據(jù)點(diǎn)250表示其10個(gè)端子之間具有400}mi節(jié)距 的0306尺寸交叉梳狀電容器(IDC)的預(yù)測(cè)ESL。圓形數(shù)據(jù)點(diǎn)252表示其 22個(gè)端子之間具有375}im節(jié)距的0612尺寸IDC的預(yù)測(cè)ESL。圓形數(shù)據(jù)點(diǎn) 254對(duì)應(yīng)于元件之間具有375pm節(jié)距的1616尺寸IDC的預(yù)測(cè)ESL。根據(jù)模
擬的ELS明顯低于實(shí)驗(yàn)數(shù)據(jù)或者本領(lǐng)域普通技術(shù)人員的預(yù)期。本領(lǐng)域普通技術(shù)人員應(yīng)理解，元件尺寸"XXYY"對(duì)應(yīng)于具有O.XX英寸寬度尺寸和O.YY英寸長(zhǎng)度尺寸的元件?，F(xiàn)在考慮圖7A給出的示例性電容器陣列構(gòu)造44。電容器陣列44特征 在于嵌入在電介質(zhì)材料48主體內(nèi)的多個(gè)內(nèi)部電極和相應(yīng)的電極接片46。與 示例性IDC構(gòu)造16的電極層相反，電容器陣列44的電極接片46通常對(duì)應(yīng) 于單獨(dú)的內(nèi)部電極。通過(guò)使電容器陣列44或者具有類(lèi)似暴露的電極接片的 其它電子元件經(jīng)受無(wú)電(electroless )鍍?nèi)芤?，例如鎳或銅離子溶液，或者經(jīng) 歷具有電偏置的電解鍍?nèi)芤海^佳地實(shí)現(xiàn)如圖7B所示的鍍的端頭50的形成。 用于電解鍍?nèi)芤旱碾娖猛ㄟ^(guò)外部電源建立，外部電源具有到需要形成鍍的 端頭的電子元件的負(fù)(negative或minus )連接和到相同電解鍍?nèi)芤褐械倪m 當(dāng)?shù)墓腆w陽(yáng)極材料(例如Cu鍍?nèi)芤褐械腃u )的正(positive或plus )連接。 暴露到這樣的溶液能夠使暴露的電極接片46被沉積有鎳、銅、錫或其它金 屬鍍層。所得的鍍材料的沉積優(yōu)選足以實(shí)現(xiàn)堆疊列中相鄰電極接片46之間 的電連接。接片列中相鄰電極接片之間的距離應(yīng)優(yōu)選不大于約10微米從而 確保合適的鍍，且在一些實(shí)施例中可以小于約八微米。根據(jù)本發(fā)明主題，對(duì) 于大多數(shù)實(shí)施例通過(guò)增加錨接片或非功能性接片可以保持電極之間1至10 微米的距離。電極接片46的相鄰列堆疊之間的距離因此應(yīng)是該最小距離的2 倍大從而確保不同的端頭50不會(huì)碰到一起。在本技術(shù)的一些實(shí)施例中，暴 露的敷鍍金屬(metallization )的相鄰列堆疊之間的距離約為特定堆疊中相鄰 的暴露電極接片46之間距離的四倍。通過(guò)控制暴露的內(nèi)部導(dǎo)體部分之間的 距離，可以控制端頭連接性從而根據(jù)所需端頭構(gòu)造形成橋接的(bridged )或 非橋接的(non-bridged)端頭。因此鍍的端頭50受暴露的電極接片46的定位引導(dǎo)。該現(xiàn)象下文中稱(chēng)為 "自確定"，因?yàn)殄兊亩祟^50的形成由多層元件或電容器陣列44上選定周 圍位置處暴露的敷鍍金屬的配置來(lái)確定。暴露的內(nèi)部電4及接片46還幫助將 端頭50錨定到電容器陣列44'的周?chē)?，電容器陣?4對(duì)應(yīng)于具有附加的鍍 的端頭50的多層電容器實(shí)施例諸如圖7A的44。通過(guò)在鍍?nèi)芤褐邪p小 電阻的添力口物(resistance-reducing additive )可實(shí)現(xiàn)進(jìn)一步確保金屬的完整鍍 覆蓋和粘結(jié)。用于增強(qiáng)形成本發(fā)明主題的鍍端頭的金屬性沉積的粘附力的再一機(jī)制
是其后根據(jù)諸如烘焙(baking )、激光處理、UV曝光、微波曝光、弧焊 (arcwelding)等技術(shù)加熱該元件。該加熱步驟在本領(lǐng)域還被稱(chēng)為退火，其 通常導(dǎo)致某些鍍端頭材料擴(kuò)散到相鄰的暴露導(dǎo)電部分中(例如內(nèi)部電極、內(nèi) 部和/或外部錨接片(anchor tab))。從這樣的退火工藝明顯的所得擴(kuò)散示于 圖26八的示例中，圖26A顯示了圖25的區(qū)域G的詳細(xì)^L圖，圖25示出沿 平面F截取的圖24的多層器件的示例性剖面。當(dāng)導(dǎo)電部分204 (例如銅鍍 層)形成在暴露的導(dǎo)電部分260 (例如鎳電極)處時(shí)，來(lái)自部分204的一些 銅將擴(kuò)散到部分260中。該現(xiàn)象由部分260中的向下漸變陰影表示。退火步 驟還可導(dǎo)致鍍的端頭的選定部分中(例如鍍層206中)的一些空洞(voiding), 這樣的空洞(由示例性區(qū)域262表示)可以是"克肯達(dá)爾(Kirkendall)"空 洞的結(jié)果，其中退火期間相鄰導(dǎo)電部分的擴(kuò)散導(dǎo)致形成的合金比原始組分占 據(jù)更小的體積。在某種程度上與此相反，圖26B的示例性實(shí)施例(本發(fā)明主 題的無(wú)金屬滲透(non metal penetration )實(shí)施例)沒(méi)有這樣的空洞區(qū)域262， 沒(méi)有活化劑材料微量(trace) 202，且沒(méi)有一些部分204擴(kuò)散到部分260中。 對(duì)于某些元件應(yīng)用可以充分形成圖7B的鍍端頭50，但是有時(shí)候從內(nèi)部 電極接片暴露的敷鍍金屬不足以形成本技術(shù)的自確定端頭。在這樣的情況 下，提供嵌入在單片元件的選定部分內(nèi)的額外錨接片是有利的，且在某些情 況下是必需的。錨接片是短的導(dǎo)電接片，其通常不向元件提供電功能，但是 沿單片器件的周?chē)鷻C(jī)械地成核且穩(wěn)固附加的鍍端頭。暴露的錨接片與暴露的 內(nèi)部電極部分結(jié)合可以提供足夠的暴露的敷鍍金屬?gòu)亩纬筛行У淖源_ 定端頭。暴露的錨接片與暴露的內(nèi)部電極結(jié)合可以用來(lái)將暴露的電極和接片 之間的距離減小到小于10微米，從而確保沒(méi)有間隙的連續(xù)金屬沉積且通過(guò) 向內(nèi)部和暴露的電極接觸區(qū)域提供更多直接電解鍍金屬而潛在地改善沉積 附著力。例如，考慮圖2A所示的示例性內(nèi)部敷鍍金屬的分解構(gòu)造。以與圖1A 的電極層類(lèi)似的構(gòu)造提供交替的電極層52和54,電極接片部分56從電極層 52和54的選定位置延伸。還在與有源電極層(active electrode layer) 52和 54相同的平面中優(yōu)選提供額外的錨接片58，使得它們也暴露在沿著多層元 件的選定位置處，但不提供內(nèi)部電連接。額外的錨接片還可以提供在多層元 件的覆蓋層中且沿選定側(cè)面暴露，使得能夠形成沿著元件的甚至更多周?chē)?伸的自確定鍍端頭。
施例。多層元件60的部分62優(yōu)選包括嵌入在部分電介質(zhì)材料內(nèi)的圖2A的 示例性交叉梳狀電極層和錨接片構(gòu)造。沿著部分62周?chē)膶?shí)線56用于表示 圖2A的電極接片56的暴露部分，且沿著部分62的周?chē)奶摼€58表示暴露 的錨接片58。額外的錨接片(圖2A中未示出)可嵌入在電介質(zhì)覆蓋層64 和66內(nèi)(其暴露部分由虛線68表示)從而進(jìn)一步提供暴露的敷鍍金屬的布 置以用于促進(jìn)根據(jù)本發(fā)明主題的自確定鍍端頭的形成。內(nèi)部錨接片優(yōu)選以與 內(nèi)部電極接片的堆疊大致類(lèi)似的列排列，使得全部?jī)?nèi)部接片以公共堆疊布 置。前面已提到，接片列中相鄰電極接片之間的距離應(yīng)優(yōu)選不大于約10微 米以確保適當(dāng)?shù)腻儭?yīng)當(dāng)理解，當(dāng)利用這樣的結(jié)構(gòu)時(shí)，該距離應(yīng)大體反映包 括暴露的電極接片和錨接片的暴露導(dǎo)電部分之間的距離。盡管推薦本技術(shù)的 一些示例性實(shí)施例在給定列中相鄰的暴露導(dǎo)電部分之間具有不大于約10微 米的距離，但是這樣的距離在某些實(shí)施例中可以小于約八微米。對(duì)于某些元件應(yīng)用，優(yōu)選地端頭不僅沿元件的整個(gè)寬度延伸，而且包繞 到頂層和/或底層。在該情況下，外部錨接片或者焊區(qū)70可位于多層IDC60 的頂層和底層上，使得可以沿著側(cè)面且在部分頂層和底層上形成鍍端頭，形 成延伸的焊料焊區(qū)(solder land )。例如，嵌入的內(nèi)部錨接片58和68以及外 部錨接片70的提供及IDC 60中存在的暴露電極接片56,例如如圖2B所示， 將促進(jìn)例如圖8A中的包繞式鍍端頭72的形成。圖18和19A-19D分別示出根據(jù)本公開(kāi)技術(shù)的錨接片的選擇性使用的額 外了解。圖19A、 19B、 19C和19D每個(gè)示出圖18所示的多層電容器沿線B 和C表示的平面截取的各示例性剖面。圖19A示出示例性多層器件，其中 錨接片192嵌入在覆蓋層中，使得可以形成沿著器件的整個(gè)高度延伸的端頭。 在某些實(shí)施例中使端頭延伸到器件的頂和/或底表面是有利的，使得當(dāng)器件經(jīng) 歷用于形成大致圓化的邊緣的工藝時(shí)，可以應(yīng)用無(wú)焊區(qū)端頭(land-less termination),其仍促進(jìn)到印刷電路板或其它安裝襯底的有效焊料浸潤(rùn)。在某 些示例性實(shí)施例中，錨接片192可以以距離頂和/或底器件表面兩密耳內(nèi)(更 具體地，在約1.0-1.5密耳內(nèi))的距離被嵌入。在另一些實(shí)施例中，多層器 件可以具有較薄的覆蓋層(例如小于約兩密耳)，其用于降低器件的等效串 聯(lián)電感(ESL)?，F(xiàn)在參照?qǐng)D19B,在本發(fā)明主題的某些實(shí)施例中會(huì)需要提供內(nèi)部錨接片
在有源層(如錨接片194所示)以及覆蓋層中(如錨接片192所示)。在這 樣的情況下，設(shè)計(jì)作為用于一種極性的端頭的額外成核點(diǎn)(necleation point) 的錨接片194可以印制在與相反極性的電極層相同的平面中。在再一些實(shí)施 例中，當(dāng)有源層之間有較大間隔時(shí)錨接片還可以用在有源層之間，例如在一 般較低額定電容或較高額定電壓器件中。圖19C中有源層之間這樣的內(nèi)部錨 接片被描繪為錨接片196。因?yàn)榭梢栽陔娮悠骷?nèi)所需的任何地方提供錨接 片從而沿器件周?chē)峁┏珊它c(diǎn)，所以總體器件尺寸或者電容不應(yīng)限制根據(jù)本 公開(kāi)技術(shù)的鍍端頭的使用和應(yīng)用。圖19D示出用于使成核點(diǎn)延伸到多層電容器的覆蓋層中的另 一選項(xiàng)。代 替在覆蓋層中僅使用錨接片192,公共電極層198可以被提供在覆蓋層中， 有或沒(méi)有額外的錨接片192。在這樣的實(shí)施例中，器件的有源電極層200包 括多對(duì)相對(duì)的第 一和第二電極層。那么覆蓋層之一可以包括以與第 一電極層 相同或相似的方式形成的公共電極層，同時(shí)另一覆蓋層包括與第二電極層類(lèi) 似的公共電極層。每層可如圖19D所示地包括錨接片，但是在電極層之間的 間隔足夠小的實(shí)施例中錨接片不是必需的。與僅使用錨接片相反而在覆蓋層支承以及一致性來(lái)實(shí)現(xiàn)。有數(shù)種不同技術(shù)潛在地可以被用來(lái)形成鍍端頭，諸如圖8A的多層元件 實(shí)施例74上的端頭72。如前面論述的，第一方法對(duì)應(yīng)于電鍍或者電化學(xué)沉 積，其中具有暴露的導(dǎo)電部分的電子元件被暴露到特征在于電偏置的鍍?nèi)芤?中，例如電解鎳或者電解錫。元件本身然后被偏置到與鍍?nèi)芤旱臉O性相反的 極性，鍍?nèi)芤褐械膶?dǎo)電元素被吸引到元件的暴露的敷鍍金屬。根據(jù)電鍍薄膜金屬?gòu)亩陔娮釉闹車(chē)纬啥祟^結(jié)構(gòu)或其它鍍結(jié)構(gòu) 的更特別的示例性方法，在電鍍步驟之前可執(zhí)行初始清潔步驟。采用這樣的 清潔步驟從而去除形成在內(nèi)部電極或錨接片的暴露部分上的任何氧化物累 積。當(dāng)內(nèi)部電極和/或錨接片或其它導(dǎo)電部件由鎳形成時(shí)，該清潔步驟特別有 助于輔助去除鎳氧化物的任何累積。元件清潔可通過(guò)電子元件在例如包括沒(méi) 有媒質(zhì)的酸性去垢劑的預(yù)清潔溶液中的完全浸沒(méi)來(lái)實(shí)現(xiàn)。在一示例性實(shí)施例 中，元件暴露于這樣的預(yù)清潔溶液預(yù)定時(shí)間，例如約10分鐘。元件清潔可 替代地通過(guò)化學(xué)拋光或整體研磨(harperizing)步驟實(shí)現(xiàn)，如后面更詳細(xì)描 述的。應(yīng)該理解，這里描述的清潔步驟和其它的后續(xù)鍍步驟可以作為批量工藝(bulk process )進(jìn)行，例如轉(zhuǎn)筒滾鍍(barrel plating )、流化床鍍(fluidizedbed plating)和/或流過(guò)鍍(flow-through plating)端頭工藝，所有這些對(duì)于本 領(lǐng)域技術(shù)人員 一般是公知的。這樣的批量工藝使多個(gè)元件可以一次被處理， 提供了有效且迅速的端頭工藝。相對(duì)于要求單個(gè)元件處理的傳統(tǒng)端頭方法諸 如厚膜端頭印制，這是個(gè)特別的優(yōu)點(diǎn)。進(jìn)一步參照示例性電鍍方法，上述清潔步驟之后可以接著進(jìn)行直接電鍍 工藝。如上面簡(jiǎn)要描述的， 一個(gè)或更多具有暴露的導(dǎo)電部分的電子元件完全 浸入在特征在于電偏置的鍍?nèi)芤褐?。元件本身然后被偏置到與鍍?nèi)芤合喾吹?極性，并且鍍?nèi)芤褐械膶?dǎo)電元素被吸引到元件的暴露的敷鍍金屬上。當(dāng)內(nèi)部 導(dǎo)電部件的暴露部分成組布置時(shí)，通過(guò)控制暴露的導(dǎo)電部分的各個(gè)組之間鍍 材料的橋接，發(fā)展出端頭結(jié)構(gòu)。在一示例性實(shí)施例中，使用具有有機(jī)添加劑 和媒質(zhì)的電解鍍?nèi)芤豪玢~(Cu)酸電解液、或其它合適的銅電解液，以用 于直接電鍍薄膜Cu到 一個(gè)或更多電子元件的周?chē)?。在?一示例性實(shí)施例中， 使用氨基磺酸鎳(Nickel Sulfamate)電解液、或其它鎳電解液以用于直接電 鍍薄膜鎳(Ni)到各元件周?chē)０被撬徭囯娊庖嚎商峁┯羞m當(dāng)?shù)拿劫|(zhì)。這 些電解液的預(yù)定pH水平可在固定工藝窗中或通過(guò)本領(lǐng)域普通技術(shù)人員公知 的其他手段來(lái)控制。這些電解鍍?nèi)芤和ǔ＝?jīng)歷高電流密度范圍，例如10至 15amp/ft"額定在9.4伏特)。在一特定示例性實(shí)施例中，多個(gè)電子元件在2.5 x 4英寸的筒中以16 rpm被轉(zhuǎn)筒滾鍍約60分鐘。繼續(xù)參照示例性電鍍方法，還可以可選地采用如上所述的額外退火步 驟。在一些實(shí)施例中，當(dāng)直接電鍍銅時(shí)，這樣的退火步驟可能不是必需的， 因而消除了工藝成本。當(dāng)直接電鍍鎳時(shí)，消除了一些多層端頭結(jié)構(gòu)中使用的 初始銅層，工藝成本也可以降低。第二種鍍技術(shù)包括將電子元件完全浸在鍍?nèi)芤褐卸鴽](méi)有極性偏置。這樣 的技術(shù)稱(chēng)為無(wú)電鍍(electroless plating )，并且可以與無(wú)電鍍?nèi)芤豪珂嚮蜚~ 離子溶液結(jié)合使用。根據(jù)無(wú)電鍍技術(shù)，在某些應(yīng)用中也稱(chēng)為浸鍍(immersion plating )，有時(shí)候在將電子元件浸入到給定無(wú)電鍍?nèi)芤褐兄翱梢岳妙A(yù)備步 驟。在電子元件形成有暴露的金屬電極和/或錨接片部分之后，可以實(shí)施化學(xué) 拋光步驟從而幫助金屬性部分的暴露。例如，當(dāng)電極和/或錨接片部分由鎳制 成時(shí)，化學(xué)拋光可以有助于化學(xué)地除去還沒(méi)有形成端頭的元件周?chē)湘囇趸?物(NiO)的任何累積。
根據(jù)當(dāng)前公開(kāi)的無(wú)電鍍技術(shù)可以利用的預(yù)備步驟的再一示例是這樣的 步驟使器件的暴露金屬性部分活化從而促進(jìn)無(wú)電鍍材料的沉積?；罨?activation)可以通過(guò)電子元件在鈀鹽中的浸入，光構(gòu)圖的鈀有機(jī)金屬前體 (經(jīng)掩?；蚣す?，絲網(wǎng)印刷或噴墨沉積的鈀化合物、或者電泳鈀沉積來(lái)實(shí) 現(xiàn)。應(yīng)意識(shí)到，當(dāng)前公開(kāi)鈀基活化僅作為對(duì)由鎳或鎳基合金形成的暴露電極 和/或接片部分的活化通常作用良好的活化方案的示例。在另一些實(shí)施例中， 可以利用作為替代的活化方案。在再一些實(shí)施例中，可以引入鈀(Pd)摻雜 劑到形成電容器電極和/或錨接片的鎳墨中從而省去用于無(wú)電Cu沉積的Pd 活化步驟。還應(yīng)意識(shí)到，上述活化方法中的一些，例如有機(jī)金屬前體，還參 與玻璃形成物的共沉積以用于提高到電子元件的一般陶瓷主體的粘合力。當(dāng) 如上所述地進(jìn)行活化步驟時(shí)，微量活化劑材料(圖26A中的部分202所示) 通常在端頭鍍之前和之后保留在暴露的導(dǎo)電部分處。根據(jù)電解鍍(電化學(xué)沉積)和無(wú)電鍍技術(shù)，元件例如圖8A的IDC 74 優(yōu)選浸沒(méi)在適當(dāng)?shù)腻內(nèi)芤褐谐掷m(xù)特定時(shí)間量。對(duì)于本發(fā)明主題的某些實(shí)施 例，需要不超過(guò)十五分鐘以用于足夠的鍍材料沉積在沿著元件的暴露的導(dǎo)電 位置，使得累積足以使鍍材料沿與暴露的導(dǎo)電位置垂直的方向蔓延且產(chǎn)生選 定的相鄰暴露導(dǎo)電部分之間的橋接。在本技術(shù)的某些實(shí)施例中，當(dāng)鍍初始材 料時(shí)不會(huì)形成完全橋接的端頭，而是僅在隨后的鍍步驟之后形成。例如，參 照?qǐng)D25,第一鍍步驟可導(dǎo)致鍍材料的未連接"凸塊"狀部分204的形成。在 初始未連接的部分204之上鍍材料的第二部分206之后才實(shí)現(xiàn)完全橋接的端 頭。關(guān)于圖25還應(yīng)注意，最終鍍層206下面無(wú)電鍍部分204的初始累積可 在端頭周?chē)鷮?dǎo)致大致"波狀的，，外貌。該視覺(jué)外觀可以是明顯的，即使當(dāng)以 連接的橋形成初始鍍部分204，且有或沒(méi)有提供隨后的鍍層時(shí)。根據(jù)本鍍端頭的形成可利用的另一技術(shù)包括鍍材料的磁吸引。例如，懸 浮在電解液中的鎳顆粒可以通過(guò)利用鎳的磁屬性被吸引到多層元件的類(lèi)似 的導(dǎo)電暴露電極接片和錨接片。在鍍端頭的形成中可以采用具有類(lèi)似^F茲屬性 的其它材料，或者其它材料可以被覆在磁芯(magnetic core )上。關(guān)于鍍端頭材料到多層元件的暴露電極接片和/或錨接片的施加的再一 技術(shù)涉及電泳原理或靜電學(xué)。根據(jù)這樣的示例性技術(shù)，電解液含有帶靜電的 顆粒。然后具有暴露的導(dǎo)電部分的IDC或其它多層元件被偏置有相反的電荷 且經(jīng)歷該電解液，使得帶電顆粒沉積在元件上的選定位置。該技術(shù)在玻璃和
其它半導(dǎo)體或非導(dǎo)電材料的應(yīng)用中特別有用。
一旦這樣的材料被沉積，其后可以通過(guò)充分的熱到元件的媒介應(yīng)用(intermediate application),將沉積的材 料轉(zhuǎn)化為導(dǎo)電材料。這里公開(kāi)的用于形成鍍端頭的方法中的大多數(shù)的相關(guān)優(yōu)點(diǎn)是多個(gè)電子 元件可以以批量工藝被形成有端頭，例如轉(zhuǎn)筒滾鍍(barrel plating )、流化床 鍍(fluidized bed plating )和/或流過(guò)鍍(flow-through plating )端頭工藝,其 全部對(duì)本領(lǐng)域普通技術(shù)人員而言是基本已知的。該方面促成更便利和有利的 元件端頭，因?yàn)槠骷圃觳辉傩枰ㄟ^(guò)精確構(gòu)造的端頭機(jī)械選擇性施加端 頭。還應(yīng)意識(shí)到，隨著這些電子部件變得更小，向每端施加厚膜端頭時(shí)能夠 物理保持他們的實(shí)際問(wèn)題變得更難以可行。此外，該薄膜方法提供更少的尺寸易變性，允許更容易的自動(dòng)操縱。根據(jù)本公開(kāi)技術(shù)用于形成鍍端頭的一個(gè)特定方法涉及上述鍍應(yīng)用技術(shù) 的組合。多層元件可以首先浸沒(méi)在無(wú)電鍍?nèi)芤褐?，例如銅離子溶液，從而在 暴露的接片部分上沉積銅初始層且提供更大的接觸面積。然后鍍技術(shù)轉(zhuǎn)換到 電化學(xué)鍍系統(tǒng)，其允許銅在這樣的元件的選定部分上的更快累積。在另外的示例性方法中，在無(wú)電鍍?nèi)芤褐械某跏荚](méi)可實(shí)現(xiàn)如圖25 所示的初始未連接部分204的形成。然后電化學(xué)鍍或電解鍍可用于形成隨后 的端頭材料的橋接部分206。當(dāng)初始部分204由銅形成時(shí)，橋接部分206可 在一些示例性實(shí)施例中對(duì)應(yīng)于銅的附加累積，或者在其它示例性實(shí)施例中對(duì) 應(yīng)于不同材料例如鎳(Ni)、金(Au)、銀(Ag)鎳-磷(NiP)或其它合適 合金的電鍍沉積。根據(jù)用于將材料鍍到根據(jù)本技術(shù)的多層元件的暴露導(dǎo)電部件的不同可 用技術(shù)，不同類(lèi)型的材料可以用于產(chǎn)生鍍端頭且形成到電子元件的內(nèi)部特征 的電連接。例如，可以使用金屬導(dǎo)體諸如鎳、銅、錫等；以及合適的電阻 性導(dǎo)體或半導(dǎo)電材料；和/或這些不同類(lèi)型材料的選擇的組合。參照?qǐng)D8B論述根據(jù)本發(fā)明主題的鍍端頭的一特定示例，其中鍍端頭包 括多種不同材料。依照鍍端頭72的特定示例性實(shí)施例，圖8B提供沿平面截 面線A-A截取的圖8A的元件74的剖視圖。應(yīng)意識(shí)到，端頭72可包括僅第 一鍍層且沒(méi)有該示例中示出的附加層。歸因于圖8A和圖8B的多層元件以 及端頭實(shí)施例中的鍍層數(shù)目的這樣的潛在變化，兩個(gè)各自實(shí)施例分別標(biāo)為74 和74'，這樣的附圖標(biāo)記無(wú)意暗示該兩個(gè)各自實(shí)施例之間額外的變化。圖8B所示端頭的形成中的第一步驟包括將元件浸在電解或無(wú)電鍍?nèi)芤褐?，使得銅層76或其它金屬層沿著元件74'的周?chē)练e，所述周?chē)巸?nèi)部錨 接片58和68、從電極層52和54延伸的暴露的內(nèi)部電極接片、以及外部錨 接片70的部分被暴露。覆蓋有金屬性鍍層76的接片區(qū)域和元件74'的整個(gè) 表面然后可被覆蓋以電阻器聚合材料(resistor-polymeric material) 78以用于金屬銅或其它材料80。在其它示例性實(shí)施例中，端頭層78可對(duì)應(yīng)于焊料阻 擋層(solder barrier layer),例如Ni焊料阻擋層。在某些實(shí)施例中，層78可 以通過(guò)在初始的無(wú)電或電解鍍層76(例如鍍的銅)上電鍍附加的鎳層來(lái)形成。 用于層78的其它示例性材料包括鎳-磷、金、以及銀。第三示例性端頭層80 在某些實(shí)施例中可對(duì)應(yīng)于導(dǎo)電層，例如鍍的Ni、 Ni/Cr、 Ag、 Pd、 Sn、 Pb/Sn 或者其它合適的鍍的焊料。再一替代的鍍對(duì)應(yīng)于形成金屬性鍍層，然后在這樣的金屬性鍍層上電鍍 電阻性合金或更高電阻金屬合金涂層，例如無(wú)電Ni-P合金。根據(jù)本發(fā)明主 題，現(xiàn)在可以包括除了第 一涂層以外的任何金屬涂層作為無(wú)電或者電解鍍 層，如本領(lǐng)域技術(shù)人員將從這里的完整公開(kāi)理解的那樣。另一實(shí)施例包括薄 膜鎳的初始電解鍍層，接著是錫(Sn)或金(Au)的鍍層。在一些實(shí)施例中， 銅(Cu)層可在鎳層之前首先被電解鍍。用于形成根據(jù)本發(fā)明主題的方面的 端頭結(jié)構(gòu)的鍍材料的選擇可以部分地由電子元件在它們各自的電路應(yīng)用中 是否被焊接或?qū)Ь€鍵合來(lái)決定。鍍層可以單獨(dú)或者組合提供，從而提供多種不同的鍍端頭構(gòu)造。這樣的 鍍端頭的基礎(chǔ)是通過(guò)暴露的導(dǎo)電部分沿元件周?chē)脑O(shè)計(jì)和定位來(lái)配置自確 定鍍層。應(yīng)意識(shí)到，具有多個(gè)層的前述鍍端頭不限于與圖8A和8B所示的 實(shí)施例一起使用，而是可以依照全部示出的、公開(kāi)的和其它明顯的電子元件 變型來(lái)實(shí)踐?？梢砸远喾N不同的構(gòu)造提供內(nèi)部電極部分和錨接片的這些特定取向，從 而促進(jìn)根據(jù)本發(fā)明主題的鍍端頭的形成。例如，考慮具有電極層26和28的 圖3B的示例性內(nèi)部導(dǎo)電構(gòu)造。電極接片30和內(nèi)部錨接片82可提供在電介 質(zhì)材料的主體內(nèi)從而形成類(lèi)似于圖4A的多層元件。還可提供額外的內(nèi)部錨 接片84和外部錨接片86。然后可以利用指定的鍍技術(shù)之一沿著敷鍍金屬的
暴露區(qū)域在多層元件88上形成鍍端頭。根據(jù)本發(fā)明主題某些方面的再一示例性多層元件示出為圖4B的元件 90。內(nèi)部電極層提供有延伸到元件90的四個(gè)側(cè)面的電極接片。額外的內(nèi)部 錨接片94可以與暴露的電極接片92交替插入。另外的內(nèi)部錨接片96可以 嵌入在元件90的覆蓋層內(nèi)從而提供擴(kuò)展的鍍端頭。外部錨接片98的提供能 促進(jìn)包繞式鍍端頭形成到元件的頂和/或底面。這樣的外部錨接片98可以被 直接印制到形成最上面的襯底層的陶瓷片或帶中從而形成與最上面的襯底 層完全齊平的"嵌入，，層。通過(guò)嵌入電子元件的這樣的部分，端頭可以更少 受局部破裂或無(wú)意中除去的影響，且還可以實(shí)現(xiàn)更美觀設(shè)計(jì)的總體元件?，F(xiàn)在參照?qǐng)DIOA、 IOB、 IIA、 IIB、 12A和12C示出不同的周?chē)祟^形 狀的示例，例如通過(guò)外部錨接片的選擇布置實(shí)現(xiàn)的。更特別地參照?qǐng)D10A, 多層電子元件150具有通過(guò)各第一電極152和各第二電極154實(shí)現(xiàn)的多對(duì)相 對(duì)的電極。每個(gè)電極層形成在各自的陶瓷層上，其上還可提供至少一個(gè)錨接 片156。額外的錨接片158還可被提供在沒(méi)有電極部件的電介質(zhì)覆蓋層中， 使得沿著多層元件150的兩側(cè)面的基本全部提供暴露的導(dǎo)電區(qū)域。通過(guò)提供 暴露的導(dǎo)電錨接片158到覆蓋層中且接近元件150的選定的各個(gè)角157,促 成如圖IOB所描繪的大致"I形"端頭159a和159b的形成。這樣的"I形" 端頭提供無(wú)焊區(qū)端頭，其仍能使焊料良好浸潤(rùn)到印刷電路板或其它安裝表 面，因?yàn)樵摱祟^優(yōu)選完全延伸到元件150的頂和/或底表面。現(xiàn)在參照?qǐng)D11A和11B,多層電子元件160具有通過(guò)各第一電極162和 各第二電極164實(shí)現(xiàn)的多對(duì)相對(duì)的電極。每個(gè)電極層形成在各自的陶瓷層上， 其上還可提供至少一個(gè)錨接片166。額外的錨接片168還可被提供在沒(méi)有電 極元件的電介質(zhì)覆蓋層中，使得沿著多層元件160的兩側(cè)面的基本全部提供 暴露的導(dǎo)電區(qū)域。外部錨接片165還優(yōu)選被提供在元件160的頂和底面中選 定的一個(gè)上，從而根據(jù)本主題的鍍技術(shù)形成所得"J形"端頭169a和169b。 這樣的"J形"端頭提供用于將電子元件安裝到印刷電路板或其它安裝表面 的焊區(qū)，且因?yàn)楹竻^(qū)僅在元件108的選定面上，所以提供了預(yù)定的元件安裝 取向。有時(shí)候需要在頂表面沒(méi)有導(dǎo)電部分，例如，當(dāng)表面會(huì)接觸可導(dǎo)致短路的 熱屏蔽件或RF屏蔽件時(shí)。才艮據(jù)上面圖IIA和11B的描述應(yīng)意識(shí)到，端頭169a和169b作為大致"J
形"的簡(jiǎn)略表達(dá)特性應(yīng)從較寬的說(shuō)明性角度來(lái)理解，不應(yīng)理解為局限于本技 術(shù)的實(shí)施例。例如，不同實(shí)施例中"J形，，端頭可以被解釋為描述形成為大 寫(xiě)"J"或者小寫(xiě)"j"的端頭。當(dāng)考慮小寫(xiě)"j"實(shí)施例時(shí)，"J"形端頭可以 被認(rèn)為類(lèi)似于"L"形結(jié)構(gòu)的顛倒透視圖，每個(gè)包括兩個(gè)基本垂直延伸的部 分。當(dāng)在本發(fā)明主題的某些實(shí)施例的背景中被提供作為端頭時(shí)，這樣的端頭 可沿著給定周?chē)砻嫜由?，同時(shí)包繞到與該給定周?chē)砻嫦噜彽囊粋€(gè)選定表 面。大寫(xiě)"J"形端頭可以類(lèi)似于小寫(xiě)"j"形端頭，因?yàn)樗▋蓚€(gè)基本垂 直的部分，但是還可包括與大寫(xiě)"J"頂部小橫線對(duì)應(yīng)的部分。當(dāng)在本發(fā)明 主題的某些實(shí)施例的背景中被提供作為端頭時(shí)，這樣的端頭可具有沿著給定 周?chē)砻嫜由斓闹鞑糠郑瑫r(shí)包括包繞到與該給定周?chē)砻嫦噜彽南鄬?duì)表面 的焊區(qū)， 一個(gè)焊區(qū)基本長(zhǎng)于另一焊區(qū)。較長(zhǎng)的焊區(qū)可以代表大寫(xiě)字母"J" 的底基部分，而較短的焊區(qū)可以代表上面的橫線部分。現(xiàn)在參照?qǐng)D12A和12B,多層電子元件170具有通過(guò)各第一電極172和 各第二電極174實(shí)現(xiàn)的多對(duì)相對(duì)的電極。每個(gè)電極層形成在各自的陶瓷層上， 其上還可提供至少一個(gè)錨接片176。額外的錨接片178還可被提供在沒(méi)有電 極部件的電介質(zhì)覆蓋層中，使得沿著多層元件170的兩側(cè)面的基本全部提供 暴露的導(dǎo)電區(qū)域。外部錨接片175還優(yōu)選被提供在元件170的頂和底面上， 使得根據(jù)本主題的鍍技術(shù)形成所得"U形"端頭179a和179b。這樣的"U 形"端頭提供用于將電子元件170的任一側(cè)面安裝到印刷電路板或者其它安 裝表面的焊區(qū)。關(guān)于圖IOB、 11B和12B，應(yīng)意識(shí)到，各端頭159a、 15%、 169a、 16%、 179a和179b可以選擇性地形成為單層端頭或多層端頭。例如，圖IOB、 11B 和12B中的每個(gè)周?chē)祟^可對(duì)應(yīng)于鍍的銅或鎳的單層。供選地，這樣的端頭 可以形成為具有鍍的銅的初始層，接著是各個(gè)鍍的焊料阻擋層和焊料層，例 如鎳然后錫。根據(jù)多層端頭，選定的層可以由電阻性或半導(dǎo)體材料形成。本公開(kāi)技術(shù)的再一應(yīng)用涉及更一般的多層元件構(gòu)造，例如圖15A、 15B 和15C所描繪的。以各自基本矩形的構(gòu)造提供圖15A的電極層162和圖15B 的電極層164，使得當(dāng)與電介質(zhì)層交替插入以形成例如圖15C所描繪的多層 器件時(shí)，這樣的電極162和164延伸到多層器件170的交替末端166和168。 錨接片部分172還可被提供在各電極層平面內(nèi)從而增加沿著器件170的末端 166和168的暴露的導(dǎo)電部分的密度且促進(jìn)其上鍍端頭的形成。外部錨接片
或焊區(qū)174還可被提供在器件170的頂和/或底表面上且與暴露的內(nèi)部電極和錨接片部分對(duì)準(zhǔn)從而促進(jìn)到一個(gè)或更多頂/底表面的包繞式端頭的選定形成。使器件170經(jīng)歷這里描述的一種或更多鍍技術(shù)之后，可實(shí)現(xiàn)根據(jù)本發(fā)明主題 的鍍端頭的形成。應(yīng)意識(shí)到，本發(fā)明主題的另外的實(shí)施例可包括與圖15A和 15B所示的類(lèi)似的電極構(gòu)造，其中電極片162和164是大致方形的而不是矩形的。圖6A、 6B、 6C、 6D、 6E、 6F和6G示出用于在依照本發(fā)明主題的實(shí)施 例中使用的再一示例性多層構(gòu)造。以各T形構(gòu)造提供圖6A的電極層100和 圖6B的電極層102,使得電極接片部分104b從電極層IOO延伸且電極接片 部分104a從電極層102延伸。當(dāng)電極層100和102與電介質(zhì)層交替插入從 而形成例如如圖6C所示的多層電子器件時(shí)，每個(gè)電極接片部分104a和104b 被暴露在器件108的兩個(gè)相鄰側(cè)面。更特別地，定義在各接片104b之間的 基部分和定義在各接片104a之間的基部分兩者都沿著器件108的一整個(gè)側(cè) 面被暴露且暴露到與給定側(cè)表面相鄰的兩個(gè)各自表面的部分。錨接片部分 ]06a和106b還可被提供在電極層平面內(nèi)使得暴露的導(dǎo)電部分沿著器件108 的相對(duì)的周?chē)鷤?cè)面對(duì)齊，從而促進(jìn)其上鍍的電極的形成。使器件108經(jīng)歷這 里描述的鍍技術(shù)的一種或更多之后，將實(shí)現(xiàn)角端頭的形成。應(yīng)意識(shí)到，圍繞 多層電子元件的選定角的這樣的端頭的提供通常難以采用現(xiàn)有技術(shù)的端頭 工藝實(shí)現(xiàn)。本領(lǐng)域普通技術(shù)人員還應(yīng)意識(shí)到，角端頭化(corner-terminated) 設(shè)計(jì)不僅可以在器件108中實(shí)現(xiàn)，而且可以在許多其它特定構(gòu)造的器件中實(shí) 現(xiàn)，而且還應(yīng)意識(shí)到，類(lèi)似于上述錨接片，當(dāng)需要時(shí)，如需要取向特征時(shí)， 角包裹可被提供在僅一個(gè)角上。當(dāng)堆疊多得多的電介質(zhì)和電極層以形成如圖6D所示的組件109時(shí)，會(huì) 意識(shí)到圖6C所示的示例性構(gòu)造的另外的優(yōu)點(diǎn)。與圖6C類(lèi)似，多個(gè)第一電 極104a (可選地包括附加的錨部分106a)以沿著器件109 —側(cè)以列暴露， 同時(shí)多個(gè)第二電極104b (及可選地額外的錨部分106b)沿著器件109的與 第一電極104a被暴露的側(cè)面相反的側(cè)面被暴露。每個(gè)電極部分104a和104b (以及任何相應(yīng)的可選錨部分106a和/或106b)實(shí)際上可沿著器件109的一 整個(gè)側(cè)面被暴露且暴露到兩相鄰側(cè)表面上。然后該獨(dú)特堆疊的組件109可根 據(jù)本公開(kāi)的鍍技術(shù)被端頭化從而形成如圖6E所示的兩個(gè)端頭llla和lllb。 圖6D所示的組件109被如圖6E所示地翻轉(zhuǎn)到其側(cè)面從而被構(gòu)造用于安裝
到襯底。這樣的組件中實(shí)現(xiàn)的獨(dú)特的角端頭llla和lllb使側(cè)表面113和與 側(cè)表面113相反的表面兩者都同樣能夠安裝到一表面，因此提供元件取向和 安裝的通用性?，F(xiàn)在參照?qǐng)D6F和6G，應(yīng)意識(shí)到，參照?qǐng)D6A-6E示出和論述的示例性電 極和角端頭不限于第一極性的一個(gè)端頭llla和第二極性的一個(gè)端頭lllb。 如圖6F所示，這樣的電極104a和104b可以選擇性地與電介質(zhì)層(有或沒(méi) 有額外的錨接片部分106a和106b)交替插入從而形成不同列的暴露導(dǎo)電部 分。根據(jù)本發(fā)明主題的"自確定"鍍技術(shù)，這樣不同的暴露區(qū)域可導(dǎo)致多個(gè) 第一端頭llla和llla'以及多個(gè)第二端頭lllb和lllb'的形成。應(yīng)意識(shí)到， 可以實(shí)現(xiàn)每組件遠(yuǎn)多于兩個(gè)或四個(gè)(如此處所示)端頭。圖16A-16D分別示出角端頭化的多層電子器件的另外示例。以各自的構(gòu) 造提供圖16A的電極層150和圖16B的電極層152,使得大致矩形的接片部 分154被提供在各大致矩形的基部分155的相對(duì)角處。當(dāng)電極層150和152 與電介質(zhì)層交替插入以形成例如圖16C所示的多層器件156時(shí)，電極層150 的組(圖16C中由實(shí)線示出)的各角接片部分154被暴露以用于在器件156 的相對(duì)角處的端頭，同時(shí)電極層152的組(圖16C中由虛線示出)的各個(gè)角 接片部分暴露在另外兩個(gè)角處。當(dāng)圖6C這樣的器件156經(jīng)歷這里公開(kāi)的鍍 技術(shù)時(shí)，多個(gè)端頭161a、 161b、 163a和163b如圖16D所示地形成在這樣的 器件的周?chē)?。翻轉(zhuǎn)該端頭化的器件在其用于安裝的側(cè)面上允許從器件156的 四個(gè)一4殳較大的側(cè)表面158中的任一個(gè)訪問(wèn)全部電極，允許這樣的四個(gè)側(cè)表 面158中的任一個(gè)被安裝到襯底。應(yīng)明白，每個(gè)角端頭161a、 161b、 163a 和163b不需要是如圖16D所示的一個(gè)連續(xù)的端頭。替代地，內(nèi)部電極150 和152的選擇性布置可導(dǎo)致每個(gè)角一個(gè)或更多列，例如圖6F和6G的實(shí)施例 所示的。圖16A-16D的電極和對(duì)應(yīng)的電容器設(shè)計(jì)允許表面安裝器件中取向的更 大自由度，其在本發(fā)明主題的某些示例性實(shí)施例中會(huì)是特別有利的，因?yàn)闇p 小的元件尺寸有時(shí)候增加了為了測(cè)試、帶/巻軸(tape/reel)和取/放應(yīng)用以及 實(shí)際器件安裝而實(shí)現(xiàn)合適的器件取向的潛在困難。對(duì)于大致矩形的器件可以 實(shí)現(xiàn)這些優(yōu)點(diǎn)，但是當(dāng)器件156的剖面(如頂和底表面160所定義的)由大 致方形定義時(shí)，可以實(shí)現(xiàn)更大的取向不敏感性。如上面關(guān)于圖6A-6C的角端 頭所述，應(yīng)意識(shí)到，圖16A-16D的示例性實(shí)施例對(duì)鍍端頭的使用提供額外的
優(yōu)點(diǎn)，因?yàn)椴捎矛F(xiàn)有印制技術(shù)提供角端頭通常是困難的，尤其在較小元件中。 盡管在圖16A-16D的實(shí)施例中未示出，但是應(yīng)明白所示的電極構(gòu)造可以補(bǔ)充 錨接片部分(例如大致"L，，形或三角形角接片)在有源和/或覆蓋層中和/ 或用作器件的外部焊區(qū)從而提供用于形成根據(jù)本公開(kāi)技術(shù)的鍍端頭的額外成核點(diǎn)。圖13A、 13B和13C示出可利用本公開(kāi)技術(shù)的多層電子元件的再一示例。 以各J形構(gòu)造提供圖13A的電極層130和圖13B的電極層132，使得電極接 片部分134從各電極層延伸。當(dāng)電極層130和132與電介質(zhì)層交替插入且被 堆疊從而形成例如圖13C所示的多層陶資器件時(shí)，每個(gè)電極接片部分134(各 實(shí)線所示)沿著器件138的頂面暴露在選定位置。錨接片部分136還可以被 提供在電極層平面內(nèi)和/或電介質(zhì)覆蓋層內(nèi)，使得額外的暴露導(dǎo)電部分(如圖 13C的各虛線所示)可以促進(jìn)其上鍍的電極的形成。利用如圖13A-13C所示 的"J形"電極的元件在某些應(yīng)用中具有優(yōu)點(diǎn)，即具有固有確定的元件取向， 因?yàn)槎祟^僅形成在元件的一個(gè)面上。圖13A-13C分別所示的"J形"電極的稍微變化對(duì)應(yīng)于圖14A、 14B和 14C中體現(xiàn)的"T形"電極。以各T形構(gòu)造提供圖14A的電極層140和圖 14B的電極層142，使得電極接片部分144從各電極層延伸。當(dāng)電極層130 和132與電介質(zhì)層交替插入且被堆疊從而形成如圖14C所示的多層陶瓷器件 時(shí)，每個(gè)電極接片部分144 (由各實(shí)線所示)沿器件148的頂和底兩面暴露 在選定位置處。錨接片部分146還可被提供在電極層平面內(nèi)和/或電介質(zhì)覆蓋 層內(nèi)，使得額外的暴露導(dǎo)電部分(如圖14C中各虛線所示)可促進(jìn)其上鍍的 電極的形成。圖17A、 17B和17C示出與本發(fā)明的鍍端頭技術(shù)一起使用的另外的示例 性器件構(gòu)造。多個(gè)例如圖17A所示的電極層176和例如圖17B所示的電極 層178與多個(gè)電介質(zhì)層交替插入從而形成例如圖17C所示的多層器件180。 每個(gè)各電極層176和178具有從其延伸且沿器件180的大致較長(zhǎng)側(cè)面184暴 露于選定位置處的多個(gè)電極接片。每個(gè)電極層176的延伸部分177在器件180 的側(cè)面186以對(duì)齊的列暴露，同時(shí)每個(gè)電極層178的延伸部分179以對(duì)齊的 列暴露在器件的側(cè)面188。應(yīng)意識(shí)到，盡管圖17A-17C中未示出，但是錨接 片可以補(bǔ)充電極層176和178且位于有源和/或覆蓋層中和/或用作器件的外 部焊區(qū)從而為形成根據(jù)本公開(kāi)技術(shù)的鍍端頭提供額外的成核點(diǎn)。
在圖17C的多層器件實(shí)施例中有較多數(shù)量的暴露導(dǎo)電部分。此前所述的 無(wú)電鍍技術(shù)和其它技術(shù)可以被用來(lái)在暴露的導(dǎo)電部分形成鍍端頭，但是當(dāng)端 頭的計(jì)劃數(shù)目多和/或端頭節(jié)距和/或端頭尺寸較小時(shí)，在某些實(shí)施例中僅利 用電鍍或電化學(xué)沉積技術(shù)是困難的。參照?qǐng)D17C的器件，電鍍技術(shù)要求每個(gè)暴露的導(dǎo)電部分(電極層176和178的部分180和182以及暴露端177和179) 必需被電偏置以使電解鍍?nèi)芤罕晃?1到且沉積在暴露的導(dǎo)電部分。如果僅一 些導(dǎo)電部分被偏置，則在一個(gè)或更多對(duì)齊列中端頭形成不會(huì)橋接全部暴露部 分。為了使電鍍成為用于圖17C的器件180的一更可行的選項(xiàng)，印制的末端 端頭190可以施加到在器件側(cè)面186和188處的電極層176和178的延伸的 各末端部分177和179。印制的末端端頭190將為相反極性的各電極層形成 兩個(gè)集體電連接。這樣的端頭可對(duì)應(yīng)于傳統(tǒng)地施加的較厚膜條，從而端頭化 電子器件，且如果需要的話可以包繞到器件的一個(gè)或者更多選定側(cè)面。具有 印制端頭190的器件170然后可以經(jīng)歷電鍍液，只要端頭190被偏置，那么 每個(gè)暴露導(dǎo)電部分180和182也將被加電，使得鍍材料將沉積在其上。該方 法可以用來(lái)大大減小電鍍技術(shù)期間鍍端頭不形成在一個(gè)或者更多暴露導(dǎo)電 部分180和182處的可能性。相關(guān)于圖9A和9B給出實(shí)施本公開(kāi)技術(shù)的方面的另一示例。圖9A表示 集成無(wú)源元件110,包括以單個(gè)單片結(jié)構(gòu)提供的無(wú)源元件的組合。集成元件 IIO可包括電阻器、變阻器、電容器、電感器、耦合器、平衡-不平衡轉(zhuǎn)換器 (balun)和/或其它無(wú)源元件的選定組合。每個(gè)不同的無(wú)源元件通常特征在 于至少一個(gè)導(dǎo)電的類(lèi)電極部分，至少一個(gè)電極接片部分112從其延伸且沿著 元件UO的周?chē)┞?。集成無(wú)源元件110,例如圖9A所示的集成無(wú)源元件，可具有如圖所示 的多種不同內(nèi)部電極布置。對(duì)應(yīng)的電極接片112可以以對(duì)稱(chēng)或者非對(duì)稱(chēng)的構(gòu) 造被提供且可以以多種方式成組。重要特征是暴露的電極接片112可以布置 在元件110內(nèi)從而促進(jìn)選擇性鍍端頭的形成。另外，內(nèi)部錨接片114和/或外 部錨接片116還可以與集成無(wú)源元件一起提供從而產(chǎn)生額外的選擇端頭布 置。例如，考慮圖9A的暴露接片布置，具有多個(gè)暴露的內(nèi)部電極接片112、 內(nèi)部錨接片114、以及外部錨接片116。根據(jù)本公開(kāi)技術(shù)的變型使這樣的構(gòu) 造經(jīng)歷鍍?nèi)芤簩?yōu)選實(shí)現(xiàn)例如圖9B所示的多個(gè)鍍的側(cè)面端頭118和鍍的包 繞端頭120的形成。集成無(wú)源元件或者多層電子器件110'完全對(duì)應(yīng)于集成無(wú)
源元件，例如具有分別附加的鍍端頭118和120的圖9A的110。因此，可以設(shè)計(jì)集成無(wú)源元件的接片，由此鍍端頭可以形成在不同電極和不同元件層之間?，F(xiàn)在參照?qǐng)D20、 21A-21C和22,將論述本發(fā)明主題的各個(gè)附加方面。 圖21A、 21B和21C示出沿線D-D和E-E定義的平面截取的多層電容器208 的不同示例性剖面。圖21A、 21B和21C的剖面示出當(dāng)由線D-D描繪時(shí)電 容器208的大體較短的側(cè)面，其上可形成示例性端頭210b,以及由線E-E 定義的上部分。盡管圖21A-21C參考一個(gè)特定器件角，但是應(yīng)意識(shí)到許多多 層器件沿一維或者更多維以基本對(duì)稱(chēng)的方式形成且因此所示部分實(shí)際上可 以代表多層器件208的多個(gè)邊緣/角。圖21A-21C未示出圖20描繪的末端端 頭210a和210b,而示出能導(dǎo)致根據(jù)本主題鍍端頭技術(shù)形成這樣的端頭的暴 露導(dǎo)電部分。圖21A和21B示出電子元件上角圓化的效果。"角圓化"也是根據(jù)本技 術(shù)在實(shí)際端頭鍍之前可實(shí)施的另 一步驟，以實(shí)現(xiàn)電子元件的先前銳利的邊緣 的基本圓化。這樣的圓化可促進(jìn)更好的端頭覆蓋和各部分之間的器件 一致 性，以及減少潛在的碎片(chipping),該碎片可能來(lái)自批量操控具有銳利邊 緣的多個(gè)元件。根據(jù)這樣的"角圓化"，多個(gè)電子元件可以經(jīng)歷預(yù)定等級(jí)的 機(jī)械攪動(dòng)(agitation),或者是在生料態(tài)(green state)日于，通常有軟媒質(zhì)或 根本沒(méi)有，或者是在燒成態(tài)(fired state)時(shí)，有媒質(zhì)和/或水。當(dāng)施加到燒成 狀態(tài)的元件時(shí)該工藝有時(shí)被本領(lǐng)域普通技術(shù)人員稱(chēng)為"整體研磨 (harperizing )，，。圖21A和21B的之前和之后的比較中給出這樣的角圓化的表示。在圖 21A和21B的多層元件部分中，多對(duì)相對(duì)的第一電極層212和第二電極層 214在多個(gè)電介質(zhì)層之中交替插入從而形成電容器208的有源區(qū)域。錨接片 217還可被提供在這樣的有源區(qū)域中從而增加沿著有源區(qū)域周?chē)倪x定區(qū)域 暴露的導(dǎo)電部分的密度。覆蓋層(大體表示為區(qū)域218)可被提供在電容器 208的有源區(qū)域的頂和/或底表面處。覆蓋層可包括多個(gè)電介質(zhì)材料層(例如 陶瓷片)，它們之間可提供錨接片220。通過(guò)在覆蓋層中布置錨接片使得它們 暴露在器件周?chē)?，?lèi)似于第一和/或第二電極層212和214，鍍端頭可以沿著 電容器208的整個(gè)高度被沉積。參照?qǐng)D21B，應(yīng)注意到，用于圓化電容器208的角的機(jī)械攪動(dòng)的等級(jí)可
以被控制以在器件的角半徑部分222中提供具有預(yù)定長(zhǎng)度的錨接片220。預(yù) 定攪動(dòng)變量例如持續(xù)時(shí)間和效力可以被預(yù)定從而實(shí)現(xiàn)不同的結(jié)果。例如，較 長(zhǎng)攪動(dòng)時(shí)間可能導(dǎo)致較高水平的角圓化而較少攪動(dòng)能減d、潛在的元件磨蝕。 通常更易受與角圓化工藝相關(guān)的機(jī)械磨蝕影響的多層電子元件的一個(gè)部分 是外部錨接片或者焊區(qū)224,其可被提供在器件上從而促成包繞式端頭。因 為至少該原因，外部錨接片224通常形成有比內(nèi)部錨接片更大的厚度。例如， 在一些實(shí)施例中，內(nèi)部錨接片例如有源層中的接片217或者覆蓋層中的接片 220以及內(nèi)部電極212和214的特征可在于約2jim或更小的示例性厚度，而 外部焊區(qū)224的特征可在于約5pm或更大的示例性厚度。通常，外部焊區(qū) 224的厚度可為內(nèi)部電極和/或錨接片的厚度的約兩倍以用于當(dāng)所得電子元 件經(jīng)歷與角圓化或整體研磨(harperizing)有關(guān)的機(jī)械攪動(dòng)時(shí)增加堅(jiān)固度。用于減小本發(fā)明主題的元件暴露于角圓化或整體研磨(harperizing)的 一個(gè)選項(xiàng)是切割該元件，使得需要更少滾磨(tumbling)或不需要滾磨來(lái)實(shí) 現(xiàn)基本圓化的器件角。例如，分別參照?qǐng)D23A-23C，本領(lǐng)域普通技術(shù)人員應(yīng) 意識(shí)到且知曉，根據(jù)本發(fā)明主題的電容器通常以批量工藝制造，由此較大的 電容器陣列被裝配且然后被切割從而形成單獨(dú)的元件。圖23A示出這樣的電 容器陣列的示例性部分226，使人們能夠看出內(nèi)部導(dǎo)電部分228可如何被形 成，其被切開(kāi)從而為超過(guò)一個(gè)的多層電容器提供錨接片230。代替可通過(guò)圖 23A中在232描繪的基本直的線實(shí)現(xiàn)的常規(guī)元件切割，該切割可對(duì)應(yīng)于"V" 型切割，例如圖23B中在切線234所示。"V"型切割將用于4吏元件的角改 變角度，使得將需要少得多的滾磨或整體研磨來(lái)實(shí)現(xiàn)如圖23C所示的具有圓 化的角的電容器236。此外，外部焊區(qū)224可不必像其它情形經(jīng)受角圓化所 需要的那樣厚。在本技術(shù)的 一些實(shí)施例中可以被實(shí)踐從而實(shí)現(xiàn)增加的器件機(jī)械堅(jiān)固性 的再一設(shè)計(jì)方面對(duì)應(yīng)于在形成電子器件的導(dǎo)電部分的材料中包括某些量的 陶瓷，機(jī)械堅(jiān)固性在進(jìn)行器件的滾磨或整體研磨時(shí)是尤其需要的。例如，在 多層陶瓷電容器中，內(nèi)部電極層和內(nèi)部和/或外部錨接片可以每個(gè)分別由某體 積百分?jǐn)?shù)(vol%)的導(dǎo)電墨(例如4臬(Ni)、銅(Cu)等)和某vol。/。的陶瓷 形成。應(yīng)意識(shí)到， 一些導(dǎo)電部分可以形成有高達(dá)75vol。/。的陶瓷(和對(duì)應(yīng)的 相反voP/。的導(dǎo)電墨使得兩個(gè)百分?jǐn)?shù)合并起來(lái)為100vol%)。應(yīng)意識(shí)到在陶瓷 和導(dǎo)電墨的結(jié)合中存在某些折衷較高vol。/。的陶瓷有助于實(shí)現(xiàn)增加的堅(jiān)固
度，但是由于減少的導(dǎo)電墨的水平而損失電導(dǎo)率。在更具體的示例性實(shí)施例 中，內(nèi)部電極和/或內(nèi)部錨接片以與約20vol。/。陶瓷(例如鈦酸鋇)結(jié)合的導(dǎo) 電墨(例如鎳墨)形成。向這樣的導(dǎo)電部分增加陶瓷有助于制造期間當(dāng)一部 分被燒制時(shí)控制電極收縮。外部錨接片(焊區(qū))可比內(nèi)部導(dǎo)電部分包括甚至更多vol。/。的陶瓷，例如約30vol。/。陶瓷的水平。隨著本發(fā)明主題電容器的導(dǎo) 電部分形成有增大百分?jǐn)?shù)的陶瓷材料，例如小于約l(im的減小的陶瓷粉末 顆粒尺寸可促進(jìn)陶資和導(dǎo)電材料的粘合。盡管增加陶瓷含量通常提高印制材 料的粘附，但是它減小層的電導(dǎo)率。然而，這是不重要的，因?yàn)殡S后純材料 的鍍層將又會(huì)是非常導(dǎo)電的?，F(xiàn)在參照?qǐng)D21C，用特定元件之間的示例性尺寸關(guān)系描繪根據(jù)本發(fā)明主 題的多層器件。在圖21C的器件中，覆蓋層218中錨接片220的長(zhǎng)度238小 于器件周?chē)碗姌O層214之間端部裕量(margin) 240的長(zhǎng)度。當(dāng)覆蓋層錨 接片長(zhǎng)度238與端部裕量長(zhǎng)度240相等或比其長(zhǎng)時(shí)(例如圖21A和21B所 示的情況)，會(huì)存在錨接片220與一個(gè)或者更多上面的第二電極214短路的 潛在風(fēng)險(xiǎn)。在圖21C的實(shí)施例中該風(fēng)險(xiǎn)大大減小。如果錨接片220或217與 第一電極212的任一個(gè)內(nèi)部地接觸，將不會(huì)影響器件功能，因?yàn)橥獠慷祟^形 成后那些導(dǎo)電部分總會(huì)全部耦接在 一起?，F(xiàn)在參照?qǐng)D22,將示出多層電子元件中角圓化的另一方面。圖23大體 示出例如圖21B所示的覆蓋層部分218的角半徑部分222。圖21B中視覺(jué)地 示出當(dāng)器件角被圓化時(shí)，相鄰覆蓋層錨接片220的暴露位置之間的距離朝向 器件頂部增大。為了維持錨接片(或者公共有源層或者任何導(dǎo)電部分可以被 內(nèi)部地提供在多層電子元件的頂和/或底表面附近)更恒定的側(cè)部暴露，這樣 的錨接片220的密度可以朝向器件的頂表面242增加。例如接近頂表面242 的錨接片之間的距離(例如距離246)小于遠(yuǎn)離頂表面242的錨接片之間的 距離(例如距離244)。對(duì)于利用根據(jù)本公開(kāi)技術(shù)的直接電解鍍工藝端頭化的多個(gè)多層電容器， 現(xiàn)在將給出幾個(gè)例子和測(cè)試結(jié)果。在第一示例性中， 一批次(lot) 200個(gè)元件，零件編號(hào)"NT054015-24" (0306尺寸)的兩端子LGA型多層電容器(AVX公司)，經(jīng)歷如上所述的 清潔和直接銅電解鍍步驟。直接電解鍍的銅部分的平均厚度為約21 ±2.88 微米。平均電容測(cè)量為約1.022微法，平均耗散因數(shù)(DF)測(cè)量為約6.983%， 平均絕緣電阻(IR)測(cè)量為約1.48千兆歐姆。二百個(gè)元件中的一百個(gè)經(jīng)歷退 火步驟(其中元件加熱到約600攝氏度的溫度)且然后經(jīng)歷端頭附著剝離測(cè) 試從而確定鍍的端頭的粘附強(qiáng)度，每個(gè)元件都通過(guò)了該測(cè)試。另外一百個(gè)元 件經(jīng)歷端頭附著剝離測(cè)試而沒(méi)有退火，該組中的每個(gè)元件也通過(guò)了剝離測(cè) 試。退火構(gòu)件中的五十個(gè)和未退火構(gòu)件中的五十個(gè)然后經(jīng)歷端頭熱沖擊浸測(cè) 試，這是一種將構(gòu)件插入焊料中的應(yīng)力測(cè)試，任一五十個(gè)構(gòu)件的組中都沒(méi)有 構(gòu)件失敗。進(jìn)一步參照該第一示例，具有直接銅電鍍層的該批次二百個(gè)構(gòu)件然后經(jīng) 歷額外的電鍍從而在初始的薄膜銅之上形成各鎳(Ni)層和然后的錫(Sn) 層。這些后續(xù)鍍步驟之后，每個(gè)構(gòu)件通過(guò)了相同的端頭附著剝離測(cè)試。端頭 強(qiáng)度還通過(guò)剪切測(cè)試(shear test)進(jìn)行了測(cè)量。退火的元件承受平均約11.4 磅的力，未退火的元件承受了平均約13.2磅的力。十個(gè)構(gòu)件然后經(jīng)歷第二退 火步驟，發(fā)現(xiàn)其負(fù)面影響一些元件的端頭完好性。如此，即使退火在一些實(shí) 施例中是有幫助的，也僅是在鍍初始銅(或其它)層之后。第二示例測(cè)試一批次200個(gè)元件，零件編號(hào)"NT054015-24" ( 0306尺 寸)的兩端子LGA型多層電容器(AVX公司)。這些元件經(jīng)歷如上所述的 清潔和直接鎳電解鍍步驟。直接電解鍍的鎳部分的平均厚度為約13.2 ±1.9 微米。二百個(gè)元件中的一百個(gè)經(jīng)歷退火步驟(其中元件加熱到約600攝氏度 的溫度)且然后經(jīng)歷端頭附著剝離測(cè)試從而確定鍍端頭的粘附強(qiáng)度，并且每 個(gè)元件都通過(guò)了該測(cè)試。另外一百個(gè)元件經(jīng)歷端頭附著剝離測(cè)試而沒(méi)有退 火，且該組中的每個(gè)元件也通過(guò)了剝離測(cè)試。元件然后經(jīng)歷額外的電解鍍從 而在鎳(Ni)部分上形成錫(Sn)。鍍的錫部分的平均厚度為約7.4±1.9微 米。這些元件也經(jīng)歷端頭附著剝離測(cè)試，且所有的構(gòu)件通過(guò)了測(cè)試。在元件 的電檢驗(yàn)中，平均電容測(cè)量為約1.024微法，平均耗散因數(shù)(DF)測(cè)量為約 6.951°/。，且平均絕緣電阻(IR)測(cè)量為約1.61千兆歐姆。端頭強(qiáng)度還通過(guò) 剪切測(cè)試進(jìn)行了測(cè)量，十個(gè)被測(cè)試的元件承受了平均約9.97磅的力。應(yīng)意識(shí)到，附圖中示出且參照附圖論述的單片元件實(shí)施例僅作為本公開(kāi) 技術(shù)的示例提供，包括其中間的方面。在一些示例中，描述了電極的四個(gè)或 者更多個(gè)一般的列，但是更少或更多數(shù)目的電極列是可行的，取決于所需的 元件構(gòu)造。此外，可以實(shí)現(xiàn)這里給出的示例性電極構(gòu)造的許多不同變型，因 此這樣的示例不應(yīng)限制本鍍端頭技術(shù)可被采用的結(jié)構(gòu)類(lèi)型。根據(jù)本公開(kāi)技術(shù)
可以沿著任何選定元件側(cè)面的任何選定部分形成4度端頭。應(yīng)意識(shí)到，內(nèi)部錨接片和外部錨接片可選擇性用于不同端頭優(yōu)選項(xiàng)從而 提供不同尺寸的側(cè)面端頭或者包繞式端頭。例如，當(dāng)對(duì)于特定應(yīng)用包繞式端 頭不優(yōu)選時(shí)，這里顯示和說(shuō)明的具有內(nèi)部和外部錨接片的IDC實(shí)施例可僅利 用內(nèi)部錨接片特征。在各種不同的多層元件上已有暴露的電極接片的情況下 內(nèi)部和外部錨接片的不同組合、幾何形狀或者尺寸可產(chǎn)生用于器件的眾多可 能的端頭方案。雖然相關(guān)于本發(fā)明主題的具體實(shí)施例詳細(xì)說(shuō)明了本發(fā)明主題，但是將意 識(shí)到，本領(lǐng)域技術(shù)人員在理解前述內(nèi)容之后可以容易地使本技術(shù)適合這樣的 實(shí)施例的替換、變化和等價(jià)物。因此，本公開(kāi)是示例性的而不是限制的，且 本公開(kāi)不排除包括對(duì)本領(lǐng)域普通技術(shù)人員顯而易見(jiàn)的對(duì)本發(fā)明主題的這樣 的修改、變化、和/或增加。
權(quán)利要求
1.一種多層電子元件，包括多個(gè)電介質(zhì)層，每個(gè)電介質(zhì)層通過(guò)邊緣被橫向限定；多個(gè)內(nèi)部電極，在所述多個(gè)電介質(zhì)層之間選擇性地交替插入，其中所述多個(gè)內(nèi)部電極的選定部分延伸到所述多個(gè)電介質(zhì)層的至少一個(gè)邊緣且以各組沿該至少一個(gè)邊緣暴露，所述內(nèi)部電極和電介質(zhì)層的交替插入的結(jié)合形成特征在于各最頂和最底表面的單片組件；以及至少一個(gè)電化學(xué)沉積物部分，包括沿著所述多層元件的周?chē)纬汕疫B接每個(gè)各組內(nèi)所述多個(gè)電極的暴露部分的薄膜鍍材料。
2. 如權(quán)利要求1所述的多層電子元件，其中每個(gè)各組內(nèi)所述多個(gè)內(nèi)部電 極的相鄰暴露部分之間的距離不大于約10微米。
3. 如權(quán)利要求1所述的多層電子元件，還包括多個(gè)內(nèi)部錨接片，選擇性 地交替插入在所述多個(gè)電介質(zhì)層之間且延伸至所述各組中所述多個(gè)電介質(zhì) 層的至少一個(gè)邊緣并沿該至少一個(gè)邊緣暴露。
4. 如權(quán)利要求3所述的多層電子元件，其中每個(gè)各組內(nèi)所述多個(gè)內(nèi)部電 極和所述多個(gè)內(nèi)部錨接片的相鄰暴露部分之間的距離不大于約10微米。
5. 如權(quán)利要求3所述的多層電子元件，其中暴露的內(nèi)部電極和內(nèi)部錨接 片的相鄰組之間的距離為任何給定組中暴露的內(nèi)部電極和內(nèi)部錨接片之間 的距離的至少兩倍大。
6. 如權(quán)利要求1所述的多層電子元件，其中所述至少一個(gè)電化學(xué)沉積物 部分包括鎳或銅之一。
7. 如權(quán)利要求1所述的多層電子元件，其中所述至少一個(gè)電化學(xué)沉積物 部分包括鈀、錫、金、銀、或錫-鉛合金或其它合金之一。
8. 如權(quán)利要求1所述的多層電子元件，還包括形成在所述至少一個(gè)電化 學(xué)沉積物部分之上的鍍材料的附加部分。
9. 如權(quán)利要求8所述的多層電子元件，其中所述至少一個(gè)電化學(xué)沉積物 部分包括鎳且所述鍍材料的附加部分包括錫。
10. 如權(quán)利要求8所述的多層電子元件，其中所述至少一個(gè)電化學(xué)沉積 物部分包括銅且所述鍍材料的附加部分包括鎳的第 一部分和錫的第二部分。
11. 如權(quán)利要求1所述的多層電子元件，其中所述多個(gè)內(nèi)部電極包括鎳、 鉑、銀或銀-鈀合金之一。
12. 如權(quán)利要求1所述的多層電子元件，其中所述多個(gè)內(nèi)部電極和所述 多個(gè)內(nèi)部錨接片的暴露部分沿著所述多層電子元件的周?chē)?一 個(gè)或更多列對(duì)齊。
13. 如權(quán)利要求12所述的多層電子元件，其中給定列中每個(gè)暴露的內(nèi)部 電極部分和暴露的內(nèi)部錨接片部分以距離所述給定列中所述暴露的內(nèi)部電 極部分和暴露的內(nèi)部錨接片部分的至少另外一個(gè)小于約8微米的距離沿著所 述多層電子元件的周?chē)槐┞丁?br> 14. 如權(quán)利要求13所述的多層電子元件，其中選定的各成列的組中選定 的相鄰內(nèi)部電極和內(nèi)部錨接片之間的距離朝所述單片組件的最頂和最底表 面比在所述組件的內(nèi)部層處更靠近。
15. 如權(quán)利要求13所述的多層電子元件，還包括選擇性地提供在所述單 片組件的所述最頂和最底表面的 一個(gè)或更多上的多個(gè)外部錨接片。
16. 如權(quán)利要求15所述的多層電子元件，其中所述多個(gè)內(nèi)部電極的暴露 部分、所述多個(gè)內(nèi)部錨接片的暴露部分和所述多個(gè)外部錨接片在所述多層電 子元件的選定周?chē)糠痔幰砸粋€(gè)或更多列對(duì)齊，且其中各所述電化學(xué)沉積物 部分沿著所述一個(gè)或更多列的每個(gè)形成且形成到所述單片組件的提供有所 述外部錨接片的所述最頂和最底表面中的選定表面上。
17. 如權(quán)利要求1所述的多層電子元件，其中所述多個(gè)內(nèi)部電極包括相 反的第一和第二極性的電容器板，且其中所述多個(gè)內(nèi)部電極的暴露部分以包 括第 一極性內(nèi)部電極的至少 一個(gè)列和包括第二極性內(nèi)部電極的至少 一個(gè)列 對(duì)齊。
18. 如權(quán)利要求1所述的多層電子元件，其中所述多個(gè)內(nèi)部電極以基本 交叉梳狀構(gòu)造來(lái)配置，多個(gè)電極接片部分從選定內(nèi)部電極的一個(gè)或更多選定 側(cè)面延伸，使得該電極接片部分在該多層電子元件上的周?chē)恢锰幰灶A(yù)定數(shù) 目的對(duì)齊列暴露。
19. 如權(quán)利要求18所述的多層電子元件，其中所述多個(gè)對(duì)齊列的預(yù)定數(shù) 目在4到40的范圍。
20. —種形成用于電子元件的電解鍍結(jié)構(gòu)的方法，所述方法包括下列步驟提供多個(gè)電子元件，每個(gè)電子元件包括多個(gè)絕緣襯底層，所述多個(gè)絕緣 襯底層與多個(gè)內(nèi)部導(dǎo)電部件選擇性地交替插入，其中該內(nèi)部導(dǎo)電部件的選定 部分暴露在沿所述電子元件的周?chē)倪x定位置處；提供具有電偏置的電解鍍?nèi)芤?；以及將所述多個(gè)電子元件完全浸在所述電解鍍?nèi)芤褐蓄A(yù)定時(shí)間量，使得鍍材 料沉積在所述多個(gè)電子元件的所述暴露的內(nèi)部導(dǎo)電部件的選定者上，并且通 過(guò)控制暴露的內(nèi)部導(dǎo)電部件的選定者之間鍍材料的橋接而發(fā)展出各端頭結(jié)構(gòu)。
21. 如權(quán)利要求20所述的方法，其中所述預(yù)定時(shí)間量確定為對(duì)應(yīng)于累積 鍍材料至大于約1微米的厚度所需要的時(shí)間。
22. 如權(quán)利要求20所述的方法，其中所述多個(gè)電子元件完全浸在所述電 解鍍?nèi)芤褐蓄A(yù)定時(shí)間量，從而實(shí)現(xiàn)具有在約2和約20微米之間的各厚度的 橋接端頭結(jié)構(gòu)。
23. 如權(quán)利要求20所述的方法，其中所述電解鍍?nèi)芤喊╚臬或銅電解液o
24. 如權(quán)利要求20所述的方法，其中所述電解鍍?nèi)芤喊ò被撬徭囯?解液。
25. 如權(quán)利要求20所述的方法，其中沉積在所述多個(gè)電子元件的暴露的 內(nèi)部導(dǎo)電部件的選定者上以形成各端頭結(jié)構(gòu)的所述鍍材料包括鎳，且還包括 在所述鎳端頭結(jié)構(gòu)之上鍍至少 一 個(gè)薄膜金屬附加層的步驟。
26. 如權(quán)利要求25所述的方法，其中在所述鎳端頭結(jié)構(gòu)之上的至少一個(gè) 薄膜金屬附加層包括錫和金之一 。
27. 如權(quán)利要求20所述的方法，其中所述電解鍍?nèi)芤喊ㄣ~酸電解液。
28. 如權(quán)利要求20所述的方法，其中沉積在所述多個(gè)電子元件的暴露的 內(nèi)部導(dǎo)電部件的選定者上以形成各端頭結(jié)構(gòu)的所述鍍材料包括銅，且還包括 在所述銅端頭結(jié)構(gòu)之上鍍至少 一 個(gè)薄膜金屬附加層的步驟。
29. 如權(quán)利要求28所述的方法，其中在所述銅端頭結(jié)構(gòu)之上的至少一個(gè) 薄膜金屬附加層包括鎳的第 一部分以及錫和金之一 的第二部分。
30. 如權(quán)利要求20所述的方法，還包括在將所述電子元件完全浸在所述 電解鍍?nèi)芤褐兄扒鍧嵥龆鄠€(gè)電子元件的選定表面的步驟。
31. 如權(quán)利要求30所述的方法，其中所述多個(gè)電子元件的所述內(nèi)部導(dǎo)電 部件包括鎳，且其中所述清潔步驟對(duì)應(yīng)于基本去除所述內(nèi)部導(dǎo)電部件的暴露部分上鎳氧化物的任何累積。
32. 如權(quán)利要求20所述的方法，還包括加熱所述多個(gè)電子元件的步驟， 從而加強(qiáng)所述各橋接端頭結(jié)構(gòu)到所述電子元件的附著。
33. —種形成電解鍍結(jié)構(gòu)的方法，所述方法包括 提供多個(gè)層，每個(gè)層通過(guò)邊緣被橫向限定；提供多個(gè)內(nèi)部電極，選擇性交替插入在所述多個(gè)層之間，其中所述多個(gè) 內(nèi)部電極的選定部分延伸到所述多個(gè)層的至少一個(gè)邊緣且以各組沿該至少 一個(gè)邊緣暴露，所述內(nèi)部電極和層的交替插入的結(jié)合形成特征在于各最頂和 最底表面的單片組件；以及電解沉積至少一個(gè)薄膜鍍材料部分，其沿著所述多層元件的周?chē)疫B接 每個(gè)各組內(nèi)所述多個(gè)電極的暴露部分，其中所述薄膜鍍材料由至少一種金屬 形成，且其中每個(gè)各組內(nèi)所述多個(gè)內(nèi)部電極的相鄰暴露部分之間的距離不大 于約IO微米。
34. 如權(quán)利要求33所述的方法，還包括提供多個(gè)內(nèi)部錨接片的步驟，所 述多個(gè)內(nèi)部錨接片選擇性地交替插入在所述多個(gè)層之間并延伸至所述各組 中所述多個(gè)層的至少一個(gè)邊緣且沿該至少一個(gè)邊緣暴露，且其中每個(gè)各組內(nèi) 所述多個(gè)內(nèi)部電極和所述多個(gè)內(nèi)部錨接片的相鄰暴露部分之間的距離不大 于約IO微米。
35. 如權(quán)利要求34所述的方法，其中所述多個(gè)層包括多層電子元件的各 多個(gè)電介質(zhì)層。
36. 如權(quán)利要求33所述的方法，其中所述至少一個(gè)薄膜鍍材料部分包括 鎳或銅之一。
37. 如權(quán)利要求33所述的方法，其中所述至少一個(gè)薄膜鍍材料部分包括 鈀、錫、金、銀、或錫-鉛合金或其它合金銅之一。
全文摘要
本發(fā)明涉及鍍的端頭及利用電解鍍形成其的方法。一種多層電子元件包括與多個(gè)內(nèi)部電極交替插入的多個(gè)電介質(zhì)層。內(nèi)部和/或外部錨接片還可以與電介質(zhì)層選擇性地交替插入。內(nèi)部電極和錨接片的部分沿著電子元件的周?chē)愿鹘M暴露。在給定組中每個(gè)暴露部分在距其它暴露部分預(yù)定距離內(nèi)，使得可以通過(guò)沉積并控制暴露的內(nèi)部導(dǎo)電部件的選定者之間薄膜鍍材料的橋接來(lái)形成端頭結(jié)構(gòu)。電解鍍可以與可選的清潔和退火步驟結(jié)合來(lái)采用，從而形成銅、鎳或其它導(dǎo)電材料的直接鍍部分。一旦初始薄膜金屬直接鍍到元件周?chē)?，其上可以鍍不同材料的附加部分?br> 文檔編號(hào)H01G2/06GK101150009SQ20071014094
公開(kāi)日2008年3月26日 申請(qǐng)日期2007年8月10日 優(yōu)先權(quán)日2006年8月10日
發(fā)明者安德魯·P·里特, 約翰·L·高爾瓦格尼, 約翰·M·赫利克, 羅伯特·海斯坦第二, 雷蒙德·T·加拉斯科 申請(qǐng)人:阿維科斯公司