專利名稱：增加pecvd氮化硅膜層的壓縮應(yīng)力的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制半導(dǎo)體裝置膜層的壓縮應(yīng)力的方法，特別是一種形成具有高壓縮應(yīng)力膜層的方法。
背景技術(shù)：
在對一基板進行加工以制作電路或顯示器的過程中，通常要將基板曝露于一能將材質(zhì)沉積于其上或蝕刻其上的材質(zhì)的受激發(fā)制程氣體。化學(xué)氣相沉積(CVD)制程，使用受一高頻電壓或微波能激發(fā)的制程氣體，將材質(zhì)沉積在基板上，其可為一層、一接觸孔充填物、或是其他選擇性的沉積結(jié)構(gòu)。此沉積層可經(jīng)蝕刻或采用別的方法加工而在基板上形成主動或被動元件，例如金氧半導(dǎo)體場效電晶體(metal-oxide-semiconductor field effect transistors ；MOSFETs)及其他元件。一個 MOSFET 通常具有一源極(source)區(qū)、 一漏極(drain)區(qū)、以及一介于源極和漏極間的通道(channel)區(qū)。在MOSFET元件中，一柵極(gate electrode)形成于上方，并通過一柵介電質(zhì)與通道隔離，以控制源極和漏極間的傳導(dǎo)。這類元件可以利用如減低供給電壓、柵介電質(zhì)厚度或通道長度等方法而改善其性能。然而，在元件的尺寸和間隙越變越變小的當下，像這樣的傳統(tǒng)方法面臨到裝載 (mounting)的問題。例如，在通道長度很短的情況下，通過減少通道長度而產(chǎn)生的增加單位面積電晶體數(shù)以及飽和電流的好處，會被不受歡迎的載體速度飽和效應(yīng)(carrier velocity saturation effect)抵銷掉。而通過減小柵介電質(zhì)厚度所帶來的類似優(yōu)勢，如 柵極阻滯的降低，則在小型元件上受到局限，這是因為柵極泄漏電流的增多及電荷貫通介電質(zhì)，因而逐漸損毀電晶體。降低供給電壓可使操作功率度下降，但是電晶體的臨界電壓 (threshold voltage)使得上述之下降情形同樣受到限制。在一個相當近期才發(fā)展出來而用以增進電晶體效能的方法中，是施加應(yīng)力于一沉積材質(zhì)的原子晶格(atomic lattice)，以增進此材質(zhì)本身或是由一受應(yīng)力沉積材質(zhì)施力而產(chǎn)生應(yīng)變(strain)的上方或下方材質(zhì)的電子特性。晶格應(yīng)變(lattice strain)能夠提升半導(dǎo)體(例如硅)的載體遷移率，因而提高經(jīng)摻雜的硅電晶體的飽和電流，進而增進其性能。例如，經(jīng)由沉積具有壓縮(compressive)或拉伸(tensile)應(yīng)力本質(zhì)的電晶體組成材質(zhì)，則局部晶格應(yīng)變可在電晶體通道區(qū)中被引發(fā)。例如，用作為蝕刻終止材質(zhì)及柵極硅化物材質(zhì)的間隔層的氮化硅材質(zhì)，可經(jīng)沉積而作為應(yīng)力材質(zhì)，而可在電晶體通道區(qū)中引發(fā)一應(yīng)變。而沉積材質(zhì)所需求的應(yīng)力型態(tài)則視受應(yīng)力材質(zhì)的種類而定。例如，CMOS元件制程中，負通道(NMOS)摻雜區(qū)覆有一具有正拉伸應(yīng)力(positive tensile stress)的抗拉材質(zhì) (tensile stressed material)，而正通道MOS(PMOS)摻雜區(qū)覆有一具有負應(yīng)力值的高度壓縮材質(zhì)(compressive stressed material)。因此，期望可制作具有預(yù)定應(yīng)力型態(tài)的受應(yīng)力材質(zhì)，像是拉伸應(yīng)力或壓縮應(yīng)力；亦可控制沉積材質(zhì)產(chǎn)生的應(yīng)力度；更可沉積此類的受應(yīng)力材質(zhì)，而能在基板上產(chǎn)生均勻的局部應(yīng)力或應(yīng)變；另外亦期望具有一可在基板上的主動或被動元件上面形成受應(yīng)力材質(zhì)，而不毀損元件的制程。更進一步期望沉積膜層是高度均勻覆蓋(或保形；conformal)，以作為表面形貌(topography)的基礎(chǔ)。

發(fā)明內(nèi)容
有許多技術(shù)可以單獨或合并地使用，以制作具需求特性的受應(yīng)力膜層。一半導(dǎo)體元件的一膜層的壓縮應(yīng)力，可單獨或合并使用一或多種技術(shù)而加以控制的。本發(fā)明的一第一組實施例是通過將氫加入沉積化學(xué)作用中，以提高氮化硅的壓縮應(yīng)力，并降低以高壓縮應(yīng)力氮化硅膜層制作的元件的元件缺陷，而該具高壓縮應(yīng)力的氮化硅膜層是于存有氫氣的狀態(tài)下形成。一氮化硅膜層可包含一初始層，其于無氫氣流下形成，作為一氫氣流下制成的一高應(yīng)力氮化物層的底層。根據(jù)本發(fā)明的一實施例所形成的氮化硅膜層，可具一 2. SGI^a或更高的壓縮應(yīng)力。根據(jù)本發(fā)明的一實施例，用以制作氮化硅的一方法的一實施例包含配置一含一表面的基板于一制程室中；以及將此位于制程室的表面在一含氫等離子中曝露于一含硅前導(dǎo)物，而將氧化硅沉積于此表面上。根據(jù)本發(fā)明用以形成氮化硅的一方法的一實施例，其包含配置一含一表面的工件(workpiece)于一制程室中；在缺乏沉積的條件下，將此表面曝露于一等離子，以移除污染物；及在存有一氫氣流的狀態(tài)下，于此經(jīng)等離子處理過的表面上沉積一氮化硅層。根據(jù)本發(fā)明用以形成氮化硅的一方法的另一實施例，其包含配置一含一表面的工件于一制程室中；于此表面上形成一緩沖層；在一氫氣流存在下，于此緩沖層上沉積一氮化硅層。根據(jù)本發(fā)明用以形成氮化硅的一方法的再一實施例，其包含配置一含一表面的工件于一制程室中；于此表面上沉積一膜層迭(film stack)，此膜層迭包含一在無氫氣流的狀態(tài)下形成的氮化硅初始層，以及接著在氫氣流存在下所形成的一高壓縮應(yīng)力的氮化硅層。根據(jù)本發(fā)明用以避免一元件內(nèi)的缺陷形成的一方法的一實施例，其包含將一表面以一等離子處理，并在一氫氣流的存在下，于此處理過的表面上沉積一氮化硅層。根據(jù)本發(fā)明用以避免一元件內(nèi)的缺陷形成的一方法的另一實施例，其包含在一表面上沉積一緩沖層，并且在一氫氣流的存在下，于此緩沖層上沉積一氮化硅層。根據(jù)本發(fā)明用以避免一元件內(nèi)的缺陷形成的一方法的再一實施例，其包含在一無氫氣流的狀態(tài)下，沉積一氮化硅初始層；在一氫氣流存在下，將一高壓縮應(yīng)力氮化硅層沉積在此氮化硅初始層上。根據(jù)本發(fā)明用以避免一元件內(nèi)的缺陷形成的一方法的再一實施例，其包含在一無氫氣流的狀態(tài)下，于一表面上沉積一氮化硅初始層；在一氫氣流存在下，將一高壓縮應(yīng)力氮化硅層沉積在此氮化硅初始層上；將此高壓縮應(yīng)力氮化硅層以一稀釋的NF3等離子回蝕。根據(jù)本發(fā)明的一膜層迭的一實施例，其包含一氧化緩沖層，以及一位于其上的氮化硅層，此氮化硅層于氫氣存在下沉積且具一高壓縮應(yīng)力。根據(jù)本發(fā)明的一膜層迭的另一實施例，其包含一氮化硅初始層，其介于一氧化緩沖層及一高壓縮應(yīng)力氮化硅層間，該初始層具有一較上方氮化硅層為低的壓縮應(yīng)力。根據(jù)本發(fā)明形成氮化硅的一方法的一實施例，其包含(i)配置一含一表面的基板于一制程室中；(ii)在無等離子的狀態(tài)下，將該位于該制程室的表面曝露于一含硅的前導(dǎo)氣體中，由此在此表面上形成一含硅層；及(iii)將位于該制程室的該含硅層曝露于一含氮等離子， 由此形成氮化硅。重復(fù)步驟(ii)-(iii)以增加該氮化硅的厚度。根據(jù)本發(fā)明用以形成氮化硅的一方法的一實施例，其包含(i)配置一含一表面的基板于一制程室中；(ii)在一第一含氮等離子中，將位于該制程室的該表面曝露于一含硅的前導(dǎo)氣體；及(iii)將此曝露表面處以一第二含氮等離子，以形成氮化硅。重復(fù)步驟 (ii)-(iii)以增加此氮化硅的厚度。根據(jù)本發(fā)明用以增強一氮化硅膜層的拉伸應(yīng)力的一方法的一實施例，其包含在一低于40(TC且存有一含氮等離子下，沉積一氮化硅膜層，并使此氮化硅沉積膜層曝露于紫外輻射照射之下。根據(jù)本發(fā)明用以形成一具高拉伸應(yīng)力的氮化硅膜層的一方法的一實施例，其包含在存有一成孔劑(porogen)的狀態(tài)下，沉積氮化硅膜層；將此氮化硅沉積膜層曝露于一等離子或紫外輻射兩者的至少其一處理，以釋出成孔劑；稠化氮化硅膜層，以減低因釋出成孔劑而造成的氣孔尺寸，且使氮化硅膜層內(nèi)的Si-N鍵被拉伸(產(chǎn)生應(yīng)變)，進而賦予一拉伸應(yīng)力給氮化硅膜層。根據(jù)本發(fā)明制作一 MOS電晶體結(jié)構(gòu)的一方法的一實施例，其包含在一柵氧化物層之上形成一多晶硅層；置入鍺使的與此多晶硅層的一第一部分接觸；將位于制作一柵極所選定的一部分以外的多晶硅層及柵氧化物層移除。一具有拉伸應(yīng)力的均勻覆蓋氮化物層于此柵極上方形成，施用熱能于柵極，并對此均勻覆蓋的氮化物層進行蝕刻，以于鄰接?xùn)艠O處形成一間隙物結(jié)構(gòu)。根據(jù)本發(fā)明制作一 MOS電晶體結(jié)構(gòu)的一方法的一實施例，其包含在一柵氧化物層上方形成一多晶硅層；將位于制作一柵極所選定的一部分以外的多晶硅層及柵氧化物層移除；于此柵極上形成一具有拉伸應(yīng)力的均勻覆蓋氮化物層。對此柵極施以熱能，并對此均勻覆蓋的氮化物層進行蝕刻，以于鄰接?xùn)艠O處形成一間隙物結(jié)構(gòu)，在此柵極及此間隙物結(jié)構(gòu)上形成一氮化硅蝕刻阻障層，此蝕刻阻障層的一拉伸應(yīng)力增強。根據(jù)本發(fā)明制作一 MOS電晶體結(jié)構(gòu)的一方法的另一實施例，其包含在一柵氧化物層之上形成一多晶硅層；置入鍺使的與此多晶硅層的一第一部分接觸；并將位于制作一柵極所選定的一部分以外的多晶硅層及柵氧化物層移除。在此柵極上形成一氮化硅蝕刻終止層，此氮化硅蝕刻終止層的一拉伸應(yīng)力是通過曝露在一等離子或UV輻射兩者的至少其中之一處理而增進。本發(fā)明的目的及優(yōu)勢可通過接下來的詳細描述并同其隨附的圖示而得到更進一步的了解。


第1圖為一基板的一簡化剖面圖，顯示上方覆有一抗拉氮化硅沉積材質(zhì)的一電晶體結(jié)構(gòu)的一部份；第2圖標繪在數(shù)種不同的制程條件下形成的CVD SiN膜層的壓縮應(yīng)力及折射率；第3圖顯示在數(shù)種不同的制程條件下形成的CVD SiN膜層的FTHR光譜；第4A圖標繪以不同的硅烷(silane)流速所沉積的CVD SiN膜層，其壓縮應(yīng)力及折射率；第4B圖標繪以不同的面板對晶片間隙所沉積的CVD SiN膜層，其壓縮應(yīng)力及折射率；第4C圖標繪以不同的氫氣流速所沉積的CVD SiN膜層，其壓縮應(yīng)力及折射率；第4D圖標繪在不同的功率施用度下所沉積的CVD SiN膜層，其壓縮應(yīng)力及折射率；第5A圖標繪在有氫氣下及無氫氣下所沉積的CVD SiN膜層，其壓縮應(yīng)力及折射率；第5B圖標繪在不同功率及不同溫度下所沉積的CVD SiN膜層，其壓縮應(yīng)力及折射率；第6圖為一標繪圖，顯示在提高高RF電壓功率度及在不同氮等離子處理制程循環(huán)所測得的拉伸應(yīng)力；第7圖為一標繪圖，顯示在不同沉積及等離子處理制程循環(huán)下，沉積層的壓縮應(yīng)力及折射率；第8圖為一標繪圖，顯示隨著N2等離子處理時間，沉積材質(zhì)的拉伸應(yīng)力值的變化；第9圖為一標示圖，顯示在不同滌氣及抽吸循環(huán)的制程下，隊等離子處理時間對拉伸應(yīng)力值的影響；第10圖標繪以不同沉積/處理循環(huán)所形成的CVD SiN膜層，其膜層拉伸應(yīng)力對產(chǎn)量的關(guān)系圖；第1IA圖顯示在表IV列出的多種循環(huán)條件下沉積所得的CVD SiN膜層，其 N-H Si-N鍵的比率；第IlB圖顯示在表IV列出的多種循環(huán)及時間下，以400°C沉積所得的CVD SiN膜層的FT-IR光譜；第12A-D圖標繪在多種不同的制程條件下，于450°C形成的一 CVDSiN膜層的膜層應(yīng)力；第13A圖對在400°C下受過以等離子作沉積后處理的CVD SiN膜層，繪制拉伸應(yīng)力圖表并標繪氫含量的降低量，而該等離子是由含有不同級量氬的氣體所構(gòu)成；第13B圖標繪了第13A圖中沉積的CVD SiN膜層，其拉伸應(yīng)力、氫含量、以及N-H 及Si-H鍵的FIWR光譜的尖峰面積；第13C圖對受過以不同功率度的Ar等離子作沉積后處理的CVD SiN膜層，表列拉伸應(yīng)力并標繪氫含量的降低量；第13D圖標繪了第13C圖中沉積的CVD SiN膜層，其拉伸應(yīng)力、氫含量、以及N-H 及Si-H鍵的FIWR光譜的尖峰面積；第13E圖對在550°C下受過以等離子作沉積后處理的CVD SiN膜層，繪制拉伸張應(yīng)力圖表并標繪氫含量的降低量，而該等離子是由含有不同級量氬的氣體所構(gòu)成；
第13F圖標繪了第13E圖中沉積的CVD SiN膜層，其拉伸應(yīng)力、氫含量、以及N-H 及Si-H鍵的FIWR光譜的尖峰面積；第14圖標繪了在每一循環(huán)間處以或不處以Ar等離子清理而沉積的CVD SiN膜層， 其膜層厚度對沉積/處理循環(huán)數(shù)的關(guān)系圖；第15圖標繪了在每一循環(huán)間不處以Ar等離子清理而沉積的CVD SiN膜層，其膜層厚度對沉積/處理循環(huán)數(shù)的關(guān)系圖；第16圖標繪了在相繼循環(huán)間多種條件下形成的CVD SiN膜層，其膜層厚度對沉積 /處理循環(huán)數(shù)的關(guān)系圖；第17圖標繪了在相繼循環(huán)間多種條件下形成的CVD SiN膜層，其膜層厚度對沉積 /處理循環(huán)數(shù)的關(guān)系圖；第18圖為一照射室的圖示，其適用于將一氮化硅材質(zhì)曝露于一合適的能量光束源；第19圖為一柱狀圖，顯示在不同制程條件下(A及B)沉積所得的材質(zhì)，其于紫外輻射照射時間增加下，拉伸應(yīng)力值的變化；第20圖為一標繪圖，顯示在初鍍(as-d印osited)狀態(tài)(初鍍-以連續(xù)線表示) 及經(jīng)紫外輻射處理過后(處理過膜層-以虛線表示)的一受應(yīng)力氮化硅材質(zhì)，其一傅立葉轉(zhuǎn)換紅外線(FT-IR)光譜；第21A至21E圖為標繪圖，顯示氮化硅沉積材質(zhì)的拉伸應(yīng)力隨紫外輻射照射時間的增加而提高，且在第21A圖中，其受單波長(處理1)及寬帶波長(處理幻兩種紫外光照射；第22A圖標繪了受過以UV輻射作沉積后處理的CVD SiN膜層，其拉伸應(yīng)力及收縮對沉積溫度的關(guān)系圖；第22B圖標繪了第22k圖中的CVD SiN膜層，其氫總含量以及N-H及Si-H鍵的 FT4R光譜的尖峰面積比；第23圖顯示初鍍的CVD SiN膜層以及其經(jīng)UV輻射處理后的FT4R光譜；第M圖顯示曝露于沉積后處理等離子的CVD SiN膜層的FT4R光譜，而該等離子是由不同混合氣體所生成；第25A-D圖為電子顯微剖面圖，顯示在不同制程條件下形成的CVDSiN膜層的均勻覆蓋性(conformality)；第^A-B圖為放大的電子顯微剖面圖，顯示在不同制程條件下形成的CVD SiN膜層形態(tài)(morphology)；第27圖為材質(zhì)沉積速率對曝露量(exposure dose)作圖；第28A圖為沉積速率對曝露量作圖；第28B圖為一顯微剖面圖，顯示擁有一沉積層的一特征部位，此層是經(jīng)一 500mT ^ s配量的SiH4曝露后沉積而得；第^A-H圖為電子顯微剖面圖，顯示在不同制程條件下所形成的CVDSiN膜層的形態(tài)；第30圖為一基板制程室的一實施例的一圖示，其為一 PECVD沉積室；第31圖為一相對較高壓的傳統(tǒng)制程室的簡略剖面圖，以及依據(jù)本發(fā)明一實施例而修改過的一制程室，其是在較低壓下操作；第32圖為第31圖中剖面顯示的修改過的制程室的一透視圖；第33圖為一條柱狀圖，顯示在加入一氧化物層的情況下，沉積粒子及退火后 (post annealed)粒子的表現(xiàn)；第34A-C圖是圖示當使用一增厚的初始層時，沉積粒子及退火后粒子的表現(xiàn)；第35圖為一柱狀圖，顯示當將一氧化物層及一增厚的初始層并用時，沉積粒子及退火后粒子的表現(xiàn)；第36圖為一柱狀圖，顯示當使用多種增進壓縮應(yīng)力可靠性的方法時，沉積粒子及退火后粒子的表現(xiàn)；第37A圖為一突顯菲涅爾原理(Fresnal Principle)的圖形；第37B圖為一描述菲涅爾原理的顯微剖面圖；第38A-B圖是圖示布魯斯德角度論(Brewster angle theory)；第39A-M圖描述一整合流程的簡略剖面圖，該流程使用來自多種來源的應(yīng)力以增進元件性能；第40圖是圖示當受應(yīng)力氮化物膜層隨同快速熱處理制程(Rapid Thermal Processing)使用時，對膜層組成(Si-H/N_H)以及氫總含量的反應(yīng)；第41圖是圖示一沉積后NF3回蝕制程使隔離區(qū)獲致一較高蝕刻率；第42圖為一電子顯微圖，顯示經(jīng)過根據(jù)本發(fā)明一實施例的一 NF3回蝕制程后的外形變化以及圖案負載效應(yīng)(Pattern Loading Effeet (PLE))。主要元件符號說明
20氮化硅材質(zhì)24電晶體(或M0SFET)
28通道區(qū)32基板(或工件)
36源極區(qū)40漏極區(qū)
44溝渠46溝渠材質(zhì)
48柵氧化材質(zhì)52柵極
54金屬接觸56硅化物材質(zhì)
60間隙物64氧化墊材質(zhì)
68(柵極)側(cè)壁72植入
76前金屬介電質(zhì)(PMD)材料80制程室/CVD沉積室/腔室
84圍墻88天花板
92邊墻96底墻
100制程區(qū)104基板支撐件
105電極106基板輸送
107加熱器108氣體分配器
109(第二)電極110 進入口
IlOa 第一入口IlOb 第二入口
111面板112洞孔
124aU24b 氣體供給128a,128b 氣源
132a、13 導(dǎo)氣管144a、144b 氣閥
182排氣管184抽吸通道
185排氣接口186節(jié)氣閥
188排氣泵196控制器
198電力供應(yīng)200照射室(腔室)
204曝源206加熱器
208氣體入口210氣體出口
3100較低壓腔室3102較高壓腔室
3103轉(zhuǎn)接管3104加熱器
3106泵接口3108晶片座
3110升舉栓桿3112加熱器轉(zhuǎn)接器塞
3114隔離物3900CMOS前導(dǎo)結(jié)構(gòu)
3902PMOS 區(qū)3904匪OS區(qū)
3903柵極3905柵極
3906淺溝渠隔離結(jié)構(gòu)3908柵氧化物層
3910柵多晶硅層3912光阻遮罩
3912a 間隔3930氮化物層(SiN層)
3931遮罩3932引發(fā)應(yīng)力的構(gòu)造
3934氮化物層(SiN層)
3936、3938 氮化硅蝕刻終止層(SiN ESL)
3950、3952 間隙物結(jié)構(gòu)
具體實施例方式有許多技術(shù)可以單獨或合并地使用，以增進利用化學(xué)氣相沉積(CVD)所形成的一膜層的均勻覆蓋性(conformality ；或稱保形性)和應(yīng)力。根據(jù)本發(fā)明所提出的實施例特別適用于制作具拉伸或壓縮應(yīng)力的均勻覆蓋層，其對位于下方的一硅晶格施加應(yīng)變。在一應(yīng)用范例中，此高度拉伸(tensile stressed)或高度壓縮(compressive stressed)氮化硅材質(zhì)20于一基板或工件32上形成，以制作一 MOSFET結(jié)構(gòu)392，此結(jié)構(gòu)描繪于第1圖的簡略剖面圖。此沉積或經(jīng)處理過的氮化硅材質(zhì)20，其具有相對較高的內(nèi)在應(yīng)力，因而于電晶體M的一通道區(qū)觀內(nèi)引發(fā)一應(yīng)變。此被引發(fā)的應(yīng)變提高了通道區(qū)觀內(nèi)的載體遷移率，因而增進電晶體M的性能，例如提升電晶體M的飽和電流。氮化硅材質(zhì)20 在MOSFET M中還具有其他用途，例如作為一蝕刻終止材質(zhì)。此受高度應(yīng)力的氮化硅材質(zhì) 20于其他結(jié)構(gòu)中也一樣有用，比如其他電晶體，包括但不限制于為二極接合電晶體、電容器、感應(yīng)器及促動器等。其中的基板32可為一硅晶片，或可由其他材質(zhì)制成，如鍺、硅鍺、砷化鎵及其組合。此基板或工件32也可為一介電質(zhì)，而用于制作顯示器，如玻璃。第1圖中描述的電晶體M為一負通道(或稱η-通道)MOSFET (NMOS)，具有源極和漏極區(qū)36、40，其是經(jīng)由摻雜基板32 — VA族元素而形成一 η_型半導(dǎo)體。NMOS電晶體中， 源極和漏極區(qū)36、40的外的基板32典型上摻雜著一 IIIA族元素，而形成一 ρ-型半導(dǎo)體。 NMOS通道區(qū)上方覆蓋的受應(yīng)力氮化硅材質(zhì)被制成具有一拉伸應(yīng)力。在另一方案中，MOSFET電晶體M包含一正通道或ρ-通道MOSFET (PMOS)，(未以圖示)其具有源極和漏極區(qū)，是經(jīng)由摻雜基板一 IIIA族元素而形成一 ρ-型半導(dǎo)體。在一 PMOS電晶體中，電晶體M可包含一基板32，其包含一 η-型半導(dǎo)體，或者是，電晶體M具有一阱區(qū)(well region;未以圖示)，阱區(qū)包含一形成于一基板或工件32的η-型半導(dǎo)體，而基板或工件32包含一 ρ-型半導(dǎo)體。此PMOS通道區(qū)覆蓋著一高度壓縮氮化硅。在所示方案中，電晶體M包含一溝渠44，是于基板32上的電晶體M間或電晶體 24群間供作隔離，亦即一種習(xí)知技術(shù)淺溝渠隔離(shallow trench isolation).溝渠44 典型上以一蝕刻制程而形成于源極和漏極區(qū)36、40之前。一溝渠側(cè)壁的襯里材質(zhì)(未以圖示)，舉例來說，可利用在一氧化物/氧化氮化物環(huán)境中的一快速熱氧化而在溝渠44內(nèi)形成，其亦可將溝渠44(或其他地方)上的尖角變圓。在一方案中，溝渠44亦可充填具一拉伸應(yīng)力的溝渠材質(zhì)46，其還可用來對通道區(qū)觀提供一拉伸應(yīng)力。溝渠材質(zhì)46的沉積可包含使用一高縱橫比制程(High Aspect Ratio Process (HARP))，其可包含使用一應(yīng)用O3/四乙氧基硅烷(TE0Q的次大氣壓化學(xué)氣相沉積(SACVD)制程。過多的溝渠材質(zhì)46可利用如化學(xué)機械研磨(chemical mechanical polishing)將的移除。此電晶體包含一柵氧化材質(zhì)48和一柵極52，其位于源極和漏極區(qū)36、40之間的通道區(qū)觀上方。在顯示的方案中，電晶體M還包含硅化物材質(zhì)56，其位于源極和漏極區(qū)36、 40之上，也位于柵極52之上。此硅化物材質(zhì)56與位于下方的源極和漏極區(qū)36、40以及柵極52相較，是為高度導(dǎo)電，并經(jīng)由金屬接觸M助使電子訊號傳進及傳出電晶體24。而視使用材質(zhì)及形成的制程，硅化物材質(zhì)56還可包含一拉伸應(yīng)力并在通道區(qū)觀中產(chǎn)生拉伸應(yīng)變。 圖示電晶體也包含間隙物60以及氧化墊材質(zhì)64，其可位于柵極52的對立側(cè)壁68上，使硅化物材質(zhì)56在一制作硅化物材質(zhì)56的硅化制程中保持分隔。在硅化制程中，一連續(xù)的金屬材質(zhì)(未以圖示)沉積在含氧化物的源極和漏極區(qū)36、40以及柵極52之上，也在含氮化物的間隙物60之上。此金屬與位于下方源極和漏極區(qū)36、40以及柵極52的硅反應(yīng)，而形成金屬-硅合金硅化物材質(zhì)，但其對間隙物60中的氮化物材質(zhì)較不具反應(yīng)性。因此，間隙物60允許上方未反應(yīng)的金屬被蝕去，而并不影響硅化物材質(zhì)56中的金屬合金。通道區(qū)觀的長度較柵氧化物材質(zhì)48的長度短。量測源極區(qū)36和漏極區(qū)40邊緣之間定義的通道區(qū)觀長度約為90納米或更短，例如由約90納米至約10納米。由于通道區(qū)28的長度變短，植入(implant) 72 (也稱的為環(huán)形植入(halo))可能被反向摻雜進通道區(qū)洲中，以避免電荷載體失控地由源極區(qū)36跳到漏極區(qū)40，反之亦然。第1圖顯示的方案中，氮化硅材質(zhì)20是形成于硅化物材質(zhì)56上方。氮化硅材質(zhì) 20典型上作為一接觸蝕刻的終止材質(zhì)，同時也提供應(yīng)變給通道區(qū)觀。氮化硅材質(zhì)20能夠經(jīng)沉積而具有一應(yīng)力值，其范圍由壓縮應(yīng)力直至拉伸應(yīng)力。選擇氮化硅材質(zhì)20的應(yīng)力種類亦即選取了提供電晶體M通道區(qū)觀的應(yīng)變型態(tài)。如前所述，膜層應(yīng)力及均勻覆蓋性為對下方硅晶格上施加應(yīng)變的薄膜所具有的兩個主要特征。并入本文全部議題以供參考的是2005年2月11日提出的美國非暫時性專利申請書第11/055,936號，題目為「半導(dǎo)體用的高度拉伸及壓縮材質(zhì)(TENSILE AND COMPRESSIVE STRESSED MATERIALS FOR SEMICONDUCTORS)」。此先前提出的專利申請書描述多種可用于控制一沉積膜層應(yīng)力的技術(shù)。此暫時性申請書描述更多控制一由化學(xué)氣相沉積(CVD)所形成的膜層的應(yīng)力和均勻覆蓋性的技術(shù)。經(jīng)發(fā)現(xiàn)，沉積的氮化硅受應(yīng)力材質(zhì)的兩種型態(tài)的應(yīng)力，即拉伸及壓縮，以及應(yīng)力值皆可于沉積材質(zhì)中設(shè)定，是通過控制制程變數(shù)或通過如下述般對沉積材質(zhì)進行的處理。這些制程變數(shù)將個別地或以特別組合描述于下，然而，本發(fā)明不應(yīng)被局限于本文所描述的個別或組合范例，而是可在本門技藝者所顯知下，包含其他的變數(shù)個體或組合。以下部分是分別對壓縮膜層應(yīng)力、拉伸膜層應(yīng)力以及膜層均勻覆蓋性的控制提出申述。I(Compressive Stressed Materials)沉積制程及處理條件可調(diào)整而適于沉積一高度壓縮材質(zhì)于基板上，或于沉積期間或沉積之后處理一材質(zhì)，使其壓縮應(yīng)力值提高。在不受限于說明下，已發(fā)現(xiàn)欲獲得一具有較高壓縮應(yīng)力值的氮化硅受應(yīng)力材質(zhì)，可經(jīng)由提高RF撞擊來獲致較高的膜層密度，而這是由于沉積材質(zhì)內(nèi)具有較多的Si-N鍵而Si-H及N-H鍵減少的緣故。較高的沉積溫度及RF功率增進了沉積膜層的壓縮應(yīng)力度。此外，于較高動能值的等離子種類所沉積的材質(zhì)中，可獲得較高的壓縮應(yīng)力度。據(jù)信，高能的等離子種類(如等離子離子和中子)的轟擊會在沉積材質(zhì)中造成壓縮應(yīng)力的原因在于膜層密度的增加。用于沉積高度壓縮氮化硅的制程氣體包含如下所述(與高度拉伸材質(zhì)的形成有關(guān))的含硅和含氮氣體。且除非有特別聲明，一般沉積制程的條件，像是射頻(radio frequency)形式和功率程度、氣體流率和壓力、基板溫度、以及其他如是制程，與那些用于沉積抗拉材質(zhì)的制程大致類似。要沉積一高度壓縮氮化硅材質(zhì)，引進腔室的制程氣體包含含有一含硅氣體的第一成分、含有一含氮氣體的第二成分、及含有碳、硼或鍺的第三成分。舉例來說，含硅成分可為硅烷、二硅烷、三甲基硅烷(TMS)、三(二甲基氨基)硅烷(TDMAS)、二(第三-丁基氨基)硅烷(BTBAQ、二氯硅烷(DCS)、及它們的組合。除上述的化合物以外，含碳成分可為乙烯(C2H4)、丙烯(C3H6)、甲苯(C7H8)、及它們的組合。含硼及含鍺成分可分別為二硼烷( )、 氯化硼(B2Cl4)、及鍺烷(GeH4)15 —適當?shù)墓柰榱髀适抢鐬榧s10至約200sCCm。舉例而言，含氮氣體可為氨氣、氮氣、以及它們的組合。一適當?shù)陌睔饬髀适菫榧s50至約600SCCm。 此制程氣體也可含一稀釋氣體，其供入的體積量比反應(yīng)氣體成分大很多。此稀釋氣體也可作為一稀釋物，并同時至少部分作為含氮反應(yīng)氣體，例如流率為約500至約20，OOOsccm的氮氣。其他可包含于制程氣體內(nèi)的其他氣體為鈍氣，例如氦氣和氬氣，其具一約100至約 5，OOOsccm的流率。當沉積氮氧化硅材質(zhì)時，此制程氣體也可另含氣體，如一含氧氣體，像是氧氣。除非有特別聲明，在這些制程中，電極的功率度典型上維持在約100至約400瓦特， 電極間隙為約5毫米QOO毫寸)至約12毫米(600毫寸)，制程氣壓為約1托至約4托，且基板溫度為約300至約600°C。經(jīng)發(fā)現(xiàn)，將氫氣引進沉積化學(xué)作用，可實質(zhì)地使成形膜層的壓縮應(yīng)力提高。下方直 I列出三種氮化硅膜層沉積的個別條件。表 I
膜層#SiH4(seem)NH3(Sccm)N2(升)Ar(升)H2(升)16030130
權(quán)利要求
1.一種形成氮化硅的方法，該方法包含配置含表面的基板于制程室中；及將于所述制程室內(nèi)的所述表面于含氫等離子中曝露于含硅前導(dǎo)物，而將氧化硅沉積于所述表面上。
2.如權(quán)利要求1所述的方法，其中上述的含氫等離子是于一含有分子型態(tài)氫的混合氣體中形成。
3.如權(quán)利要求1所述的方法，其中上述的含氫等離子包含至少一前導(dǎo)物，是選自含鍺前導(dǎo)物及含碳前導(dǎo)物。
4.如權(quán)利要求2所述的方法，其中上述的混合氣體還包含氬。
5.如權(quán)利要求4所述的方法，其中上述的混合氣體還包含至少一成分，該至少一成分是選自分子型態(tài)氮、氙、及氪。
6.如權(quán)利要求1所述的方法，其中上述的氮化硅具有一2. SGPa或更高的壓縮應(yīng)力。
7.—種避免元件內(nèi)的缺陷的方法，該方法包含在無氫氣流的狀態(tài)下，于表面上沉積氮化硅初始層；在氫氣流存在下，將高壓縮應(yīng)力氮化硅層沉積在所述氮化硅初始層上；及以稀釋的NF3等離子，回蝕所述高壓縮應(yīng)力氮化硅層。
8.如權(quán)利要求7所述的方法，其中上述的回蝕制程與所述高壓縮應(yīng)力沉積制程是執(zhí)行于相同的腔室內(nèi)。
9.如權(quán)利要求7所述的方法，其中上述的回蝕制程是經(jīng)調(diào)整以使隔離區(qū)上出現(xiàn)較高的蝕刻率。
10.如權(quán)利要求7所述的方法，其中上述的高壓縮應(yīng)力氮化硅層具有2.SGPa或更高的壓縮應(yīng)力。
全文摘要
一半導(dǎo)體元件的一膜層的壓縮應(yīng)力，可單獨或合并使用一或多種技術(shù)，而加以控制。一第一組實施例是經(jīng)由將氫加入沉積化學(xué)作用中而提高氮化硅的壓縮應(yīng)力，并降低以高壓縮應(yīng)力氮化硅膜層制作的元件的元件缺陷，而該具高壓縮應(yīng)力的氮化硅膜層是于存有氫氣的狀態(tài)下形成。一氮化硅膜層可包含一初始層，其于無氫氣流的存在下而形成，作為于一氫氣流存在下所形成的一高應(yīng)力氮化物層的底層。根據(jù)本發(fā)明的一實施例所形成的氮化硅膜層，其可具一2.8GPa或更高的壓縮應(yīng)力。
文檔編號H01L21/318GK102437053SQ201110374168
公開日2012年5月2日 申請日期2006年5月18日 優(yōu)先權(quán)日2005年5月26日
發(fā)明者H·姆塞德, I·羅弗勞克斯, M·柏西留, V·佐布庫夫, 舍美葉, 謝利群 申請人:應(yīng)用材料公司