Cmos器件的制造方法
【專利摘要】本發(fā)明公開了一種CMOS器件的制造方法，包括步驟：形成淺溝槽場(chǎng)氧并隔離出有源區(qū)。形成CMOS器件的阱區(qū)。在硅襯底的正面依次生長(zhǎng)柵氧化層、多晶硅層并對(duì)多晶硅層進(jìn)行摻雜。依次沉積金屬硅化鎢層和頂層氮化硅層。采用光刻工藝定義出柵極圖形，依次對(duì)頂層氮化硅層、金屬硅化鎢層和多晶硅層進(jìn)行干法刻蝕工藝形成柵極結(jié)構(gòu)，金屬硅化鎢層的刻蝕采用干法異向刻蝕加干法同向刻蝕。本發(fā)明能夠使得刻蝕后的柵極中金屬硅化鎢會(huì)相對(duì)于頂層氮化硅層和多晶硅層會(huì)向柵極中心凹陷一段距離，能使后續(xù)在金屬硅化鎢處形成的側(cè)墻的厚度增加，能夠提高CMOS器件的自對(duì)準(zhǔn)接觸孔和柵極之間的擊穿電壓，提高器件的性能。
【專利說明】CMOS器件的制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種CMOS器件的制 造方法。

【背景技術(shù)】
[0002] 現(xiàn)有CMOS器件制造工藝中，一種是利用在柵極的多晶硅層（Poly Si)上沉積一層 導(dǎo)電金屬層來實(shí)現(xiàn)NM0S器件和PM0S器件的柵極互聯(lián)，用于柵極互聯(lián)的層導(dǎo)電金屬大多是 金屬硅化鎢（WSI)和自對(duì)準(zhǔn)鈷硅化物（Co salicide)。如圖1所示，是現(xiàn)有方法形成的CMOS 器件的俯視圖；圖2是沿圖1中AA'線的CMOS器件的剖視圖。現(xiàn)有方法包括步驟：
[0003] 利用光刻刻蝕工藝在硅襯底1上形成淺溝槽，由所述淺溝槽定義出有源區(qū)；在所 述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧3,由所述淺溝槽場(chǎng)氧3對(duì)所述有源區(qū)進(jìn)行隔離.
[0004] 在所述硅襯底1的有源區(qū)表面生長(zhǎng)一層犧牲氧化層，并進(jìn)行粒子注入形成各種阱 區(qū)2 ;對(duì)于NM0S器件，阱區(qū)2為P型；對(duì)于PM0S器件，阱區(qū)2為N型。
[0005] 在所述硅襯底的正面利用濕法去除掉犧牲氧化層，并生長(zhǎng)一層?xùn)叛鯇?,然后沉積 一層多晶硅層6;隨后進(jìn)行N型多晶硅層和P型多晶硅層的植入，N型多晶硅層用于形成 NM0S器件的柵極，P型多晶硅層用于形成PM0S器件的柵極。
[0006] 在所述娃襯底2上沉積一層金屬娃化鶴7和氮化娃8,然后利用干法刻蝕工藝依次 對(duì)氮化硅8、金屬硅化鎢7和多晶硅層6進(jìn)行刻蝕形成柵極，即柵極由刻蝕后的多晶硅層6、 金屬娃化鶴7和氮化娃8疊加形成。
[0007] 然后進(jìn)行后繼工藝步驟，后續(xù)工藝步驟包括：
[0008] 采用自對(duì)準(zhǔn)離子注入工藝在柵極兩側(cè)形成NM0S器件或PM0S器件的輕摻雜漏區(qū) (LDD);在柵極的側(cè)面形成側(cè)墻，圖2中的側(cè)墻也是由氮化硅介質(zhì)層組成。
[0009] 采用自對(duì)準(zhǔn)離子注入工藝在形成側(cè)墻的柵極兩側(cè)形成NM0S器件或PM0S器件的源 漏區(qū)。
[0010] 沉積層間膜4,層間膜4將柵極和柵極外側(cè)區(qū)域如淺溝槽場(chǎng)氧3、有源區(qū)或有源區(qū) 表面的柵氧5覆蓋。
[0011] 之后進(jìn)行自對(duì)準(zhǔn)接觸孔圖形定義，進(jìn)行刻蝕將自對(duì)準(zhǔn)接觸孔區(qū)域的層間膜4去除 形成自對(duì)準(zhǔn)接觸孔9，并在自對(duì)準(zhǔn)接觸孔9中填充金屬。自對(duì)準(zhǔn)接觸孔9的底部尺寸不是自 對(duì)準(zhǔn)接觸孔圖形定義，而是由位于兩個(gè)相鄰的柵極的側(cè)墻之間的距離進(jìn)行定義。
[0012] 現(xiàn)有方法的一個(gè)缺點(diǎn)是，在刻蝕形成柵極時(shí)，雖然對(duì)氮化硅8、金屬硅化鎢7和多 晶硅層6的兩側(cè)邊緣能夠通過光刻工藝良好對(duì)齊，但是在后續(xù)工藝中，金屬硅化鎢7在熱作 用下晶粒會(huì)變大，從而造成金屬硅化鎢7膨脹，如圖2中所示，金屬硅化鎢7的寬度要大于 多晶娃層6和氣化娃8的覽度，從而在側(cè)墻刻蝕完成后，棚極金屬娃化鶴7處的側(cè)墻即圖2 的標(biāo)記10所示區(qū)域的側(cè)墻厚度要會(huì)較??；再加上自對(duì)準(zhǔn)接觸孔9刻蝕的時(shí)候也會(huì)對(duì)側(cè)墻造 成一定的破壞，所以會(huì)使標(biāo)記10所示區(qū)域的側(cè)墻厚度更薄。在CMOS器件工作中，電壓會(huì)加 在自對(duì)準(zhǔn)接觸孔9和金屬硅化鎢7之間，由于柵極金屬硅化鎢處的側(cè)墻變薄，會(huì)使自對(duì)準(zhǔn)接 觸孔9和金屬硅化鎢7之間的耐壓能力變差，并在電學(xué)測(cè)試擊穿電壓測(cè)試時(shí)在金屬硅化鎢7 的地方更容易發(fā)生擊穿，造成自對(duì)準(zhǔn)接觸孔9和柵極之間的形成通路失效或擊穿電壓偏低 的問題，造成器件不能正常工作。


【發(fā)明內(nèi)容】

[0013] 本發(fā)明所要解決的技術(shù)問題是提供一種CMOS器件的制造方法，能夠提高CMOS器 件的自對(duì)準(zhǔn)接觸孔和柵極之間的擊穿電壓，提高器件的性能。
[0014] 為解決上述技術(shù)問題，本發(fā)明提供的CMOS器件的制造方法包括如下步驟：
[0015] 步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)； 在所述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧，由所述淺溝槽場(chǎng)氧對(duì)所述有源區(qū)進(jìn)行隔離。
[0016] 步驟二、進(jìn)行離子注入形成CMOS器件的阱區(qū)，所述CMOS器件的阱區(qū)包括用于形成 NM0S器件的P型阱區(qū)和用于形成PM0S器件的N型阱區(qū)。
[0017] 步驟三、在所述硅襯底的正面依次生長(zhǎng)柵氧化層、多晶硅層，在用于形成NM0S器 件的柵極區(qū)域的所述多晶硅層中進(jìn)行N型離子注入、在用于形成PM0S器件的柵極區(qū)域的所 述多晶硅層中進(jìn)行P型離子注入。
[0018] 步驟四、在進(jìn)行了 N型和P型離子注入的所述多晶硅層表面依次沉積金屬硅化鎢 層和頂層氮化硅層。
[0019] 步驟五、采用光刻工藝定義出NM0S器件或PM0S器件的柵極圖形，進(jìn)行第一次干法 異向刻蝕工藝，所述第一次干法異向刻蝕工藝并將NM0S器件或PM0S器件的柵極區(qū)域外的 所述頂層氮化硅層去除并露出所述金屬硅化鎢層表面；進(jìn)行第二次干法異向刻蝕工藝，所 述第二次干法異向刻蝕工藝將NM0S器件或PM0S器件的柵極區(qū)域外所述金屬硅化鎢層部分 去除；進(jìn)行第三次干法同向刻蝕工藝，所述第三次干法同向刻蝕工藝將NM0S器件或PM0S器 件的柵極區(qū)域外所述金屬硅化鎢層全部去除、且將NM0S器件或PM0S器件的柵極區(qū)域內(nèi)的 所述金屬硅化鎢層部分去除；進(jìn)行第四次干法異向刻蝕工藝，所述第四次干法異向刻蝕工 藝將NM0S器件或PM0S器件的柵極區(qū)域外所述多晶硅層去除，所述第四次干法異向刻蝕工 藝完成后在NM0S器件或PM0S器件的柵極區(qū)域內(nèi)形成由所述多晶硅層、所述金屬硅化鎢層 和所述頂層氮化硅層組成的柵極結(jié)構(gòu)。
[0020] 進(jìn)一步的改進(jìn)是，在步驟五形成所述柵極結(jié)構(gòu)之后還包括如下步驟：
[0021] 步驟六、在所述硅襯底正面沉積側(cè)墻介質(zhì)層，對(duì)所述側(cè)墻介質(zhì)層進(jìn)行刻蝕并在所 述柵極結(jié)構(gòu)的側(cè)面形成有刻蝕后余下的所述側(cè)墻介質(zhì)層組成的側(cè)墻。
[0022] 步驟七、在形成所述側(cè)墻后的所述硅襯底正面沉積層間膜，所述層間膜將所述柵 極結(jié)構(gòu)以及所述柵極結(jié)構(gòu)外的區(qū)域全部覆蓋。
[0023] 步驟八、采用光刻工藝定義出自對(duì)準(zhǔn)接觸孔區(qū)域，對(duì)所述自對(duì)準(zhǔn)接觸孔區(qū)域的所 述層間膜全部去除形成自對(duì)準(zhǔn)接觸孔，所述自對(duì)準(zhǔn)接觸孔的底部區(qū)域大小由相鄰兩個(gè)所述 柵極結(jié)構(gòu)的所述側(cè)墻之間的距離自定義。
[0024] 本發(fā)明在干法刻蝕工藝形成柵極結(jié)構(gòu)時(shí)，采用干法異向刻蝕加干法同向刻蝕的步 驟對(duì)金屬硅化鎢進(jìn)行刻蝕，能夠使得刻蝕后的柵極中金屬硅化鎢會(huì)相對(duì)于頂層氮化硅層和 多晶硅層會(huì)向柵極中心凹陷一段距離，從而能夠避免或減少后續(xù)工藝的熱過程會(huì)使金屬硅 化鎢向柵極外側(cè)膨脹延伸，從而能使后續(xù)在金屬硅化鎢處形成的側(cè)墻的厚度增加，從而能 夠提高CMOS器件的自對(duì)準(zhǔn)接觸孔和柵極之間的擊穿電壓，提高器件的性能。

【專利附圖】

【附圖說明】
[0025] 下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明：
[0026] 圖1是現(xiàn)有方法形成的CMOS器件的俯視圖；
[0027] 圖2是沿圖1中AA'線的CMOS器件的剖視圖；
[0028] 圖3是本發(fā)明實(shí)施例方法的流程圖；
[0029] 圖4_圖6是本發(fā)明實(shí)施例方法各步驟中CMOS器件的剖面圖。

【具體實(shí)施方式】
[0030] 如圖3所示，是本發(fā)明實(shí)施例方法的流程圖；如圖4至圖6所示，是本發(fā)明實(shí)施例 方法各步驟中CMOS器件的剖面圖。本發(fā)明實(shí)施例CMOS器件的制造方法包括如下步驟：
[0031] 步驟一、如圖4所示，利用光刻刻蝕工藝在硅襯底101上形成淺溝槽，由所述淺溝 槽定義出有源區(qū)；在所述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧103,由所述淺溝槽場(chǎng)氧103 對(duì)所述有源區(qū)進(jìn)行隔離。
[0032] 步驟二、如圖4所示，在所述硅襯底1的所述有源區(qū)表面生長(zhǎng)一層犧牲氧化層；
[0033] 進(jìn)行離子注入形成CMOS器件的阱區(qū)102,所述阱區(qū)102的離子注入穿過所述犧牲 氧化層。所述CMOS器件的阱區(qū)102包括用于形成NM0S器件的P型阱區(qū)和用于形成PM0S 器件的N型阱區(qū)。
[0034] 所述阱區(qū)102形成后利用濕法刻蝕工藝去除所述犧牲氧化層。
[0035] 步驟三、如圖4所示，在所述硅襯底101的正面依次生長(zhǎng)柵氧化層105、多晶硅層 106,在用于形成NM0S器件的柵極區(qū)域的所述多晶硅層106中進(jìn)行N型離子注入、在用于形 成PM0S器件的柵極區(qū)域的所述多晶硅層106中進(jìn)行P型離子注入。
[0036] 步驟四、如圖4所示，在進(jìn)行了 N型和P型離子注入的所述多晶硅層106表面依次 沉積金屬娃化鶴層107和頂層氮化娃層108。
[0037] 步驟五、如圖5所示，采用光刻工藝形成光刻膠圖形并由該光刻膠圖形定義出 NM0S器件和PM0S器件的柵極圖形。
[0038] 以所述光刻膠圖形為進(jìn)行第一次干法異向刻蝕工藝，所述第一次干法異向刻蝕工 藝并將NM0S器件或PM0S器件的柵極區(qū)域外的所述頂層氮化硅層108去除并露出所述金屬 硅化鎢層107表面。
[0039] 進(jìn)行第二次干法異向刻蝕工藝，所述第二次干法異向刻蝕工藝將NM0S器件或 PM0S器件的柵極區(qū)域外所述金屬硅化鎢層107部分去除。
[0040] 進(jìn)行第三次干法同向刻蝕工藝，所述第三次干法同向刻蝕工藝將NM0S器件或 PM0S器件的柵極區(qū)域外所述金屬硅化鎢層107全部去除、且將NM0S器件或PM0S器件的柵 極區(qū)域內(nèi)的所述金屬硅化鎢層107部分去除。經(jīng)過所述第二次干法異向刻蝕工藝和所述第 三次干法同向刻蝕工藝之后，所述金屬硅化鎢層107的外側(cè)面相對(duì)于刻蝕后的所述頂層氮 化硅層108的外側(cè)面會(huì)向柵極中心凹陷一段距離。
[0041] 進(jìn)行第四次干法異向刻蝕工藝，所述第四次干法異向刻蝕工藝將NM0S器件或 PM0S器件的柵極區(qū)域外所述多晶硅層106去除，所述第四次干法異向刻蝕工藝完成后在 NMOS器件或PMOS器件的柵極區(qū)域內(nèi)形成由所述多晶硅層106、所述金屬硅化鎢層107和所 述頂層氮化硅層108組成的柵極結(jié)構(gòu)。所述第四次干法異向刻蝕工藝，雖然所述金屬硅化 鎢層107會(huì)向柵極中心凹陷，但是所述第四次干法異向刻蝕工藝是以頂部的光刻膠圖形以 及刻蝕后的所述頂層氮化硅層108做掩模，故刻蝕后的所述多晶硅層106的寬度和所述頂 層氮化硅層108的寬度相等，所述多晶硅層106的寬度也為柵極所需的寬度。
[0042] 之后，去除所述光刻膠。
[0043] 步驟六、在所述柵極結(jié)構(gòu)形成之，能夠采用自對(duì)準(zhǔn)輕摻雜漏區(qū)離子注入工藝在所 述柵極結(jié)構(gòu)兩側(cè)的所述阱區(qū)102中形成輕摻雜漏區(qū)（LDD)。對(duì)于NM0S器件，LDD為N型摻 雜；對(duì)于PM0S器件，LDD為P型摻雜。LDD的邊緣和所述多晶硅層6的邊緣自對(duì)準(zhǔn)。
[0044] 如圖6所示，在所述硅襯底101正面沉積側(cè)墻介質(zhì)層，對(duì)所述側(cè)墻介質(zhì)層進(jìn)行刻蝕 并在所述柵極結(jié)構(gòu)的側(cè)面形成有刻蝕后余下的所述側(cè)墻介質(zhì)層組成的側(cè)墻。本發(fā)明實(shí)施例 中側(cè)墻介質(zhì)層的材料選用氮化硅。在所述金屬硅化鎢107刻蝕之后、以及所述側(cè)墻形成之 前，所述金屬硅化鎢107會(huì)在工藝過程中的熱的作用下膨脹，由于本發(fā)明在步驟五中將所 述金屬硅化鎢107的寬度刻蝕到小于柵極的寬度，本發(fā)明實(shí)施例中的所述金屬硅化鎢107 在膨脹后的寬度也會(huì)小于現(xiàn)有技術(shù)中的寬度。
[0045] 較佳為，圖6中所示的所述金屬硅化鎢107在膨脹后的寬度保持在小于等于所述 柵極的寬度。這樣在形成側(cè)墻后，在所述金屬硅化鎢107的側(cè)面位置處的側(cè)墻110寬度會(huì) 保持較厚的厚度。
[0046] 在形成所述側(cè)墻之后，采用自對(duì)準(zhǔn)源漏注入在所述柵極結(jié)構(gòu)的兩側(cè)的所述阱區(qū) 102中形成源漏區(qū)。對(duì)于NM0S器件，源漏區(qū)為N型摻雜；對(duì)于PM0S器件，源漏區(qū)為P型摻 雜。源漏區(qū)的邊緣和所述多晶硅層6的邊緣自對(duì)準(zhǔn)。
[0047] 步驟七、如圖6所示,在形成所述側(cè)墻以及所述源漏區(qū)后的所述娃襯底101正面沉 積層間膜104,所述層間膜104將所述柵極結(jié)構(gòu)以及所述柵極結(jié)構(gòu)外的區(qū)域全部覆蓋，所述 柵極結(jié)構(gòu)外的區(qū)域包括所述淺溝槽場(chǎng)氧103、所述有源區(qū)，以及形成于所述有源區(qū)中的阱區(qū) 102和源漏區(qū)。
[0048] 步驟八、如圖6所示，采用光刻工藝定義出自對(duì)準(zhǔn)接觸孔區(qū)域，對(duì)所述自對(duì)準(zhǔn)接觸 孔區(qū)域的所述層間膜104全部去除形成自對(duì)準(zhǔn)接觸孔109,所述自對(duì)準(zhǔn)接觸孔109的底部 區(qū)域大小由相鄰兩個(gè)所述柵極結(jié)構(gòu)的所述側(cè)墻之間的距離自定義。最后在所述自對(duì)準(zhǔn)接觸 孔109中填充金屬形成電極引出結(jié)構(gòu)。比較圖2和圖6可知，本發(fā)明實(shí)施例在所述金屬硅 化鎢107側(cè)面處的側(cè)墻厚度變厚，這樣當(dāng)CMOS器件工作時(shí)，能夠增加在該位置處的承受所 述自對(duì)準(zhǔn)接觸孔109和所述金屬硅化鎢107之間的電壓的能力，從而能夠提高器件的擊穿 電壓并提高器件的性能。
[0049] 以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種CMOS器件的制造方法，其特征在于，包括如下步驟： 步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)；在所 述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧，由所述淺溝槽場(chǎng)氧對(duì)所述有源區(qū)進(jìn)行隔離； 步驟二、進(jìn)行離子注入形成CMOS器件的阱區(qū)，所述CMOS器件的阱區(qū)包括用于形成NM0S 器件的P型阱區(qū)和用于形成PM0S器件的N型阱區(qū)； 步驟三、在所述硅襯底的正面依次生長(zhǎng)柵氧化層、多晶硅層，在用于形成NM0S器件的 柵極區(qū)域的所述多晶硅層中進(jìn)行N型離子注入、在用于形成PM0S器件的柵極區(qū)域的所述多 晶硅層中進(jìn)行P型離子注入； 步驟四、在進(jìn)行了N型和P型離子注入的所述多晶硅層表面依次沉積金屬硅化鎢層和 頂層氮化硅層； 步驟五、采用光刻工藝定義出NM0S器件或PM0S器件的柵極圖形，進(jìn)行第一次干法異 向刻蝕工藝，所述第一次干法異向刻蝕工藝并將NM0S器件或PM0S器件的柵極區(qū)域外的所 述頂層氮化硅層去除并露出所述金屬硅化鎢層表面；進(jìn)行第二次干法異向刻蝕工藝，所述 第二次干法異向刻蝕工藝將NM0S器件或PM0S器件的柵極區(qū)域外所述金屬硅化鎢層部分去 除；進(jìn)行第三次干法同向刻蝕工藝，所述第三次干法同向刻蝕工藝將NM0S器件或PM0S器件 的柵極區(qū)域外所述金屬硅化鎢層全部去除、且將NM0S器件或PM0S器件的柵極區(qū)域內(nèi)的所 述金屬硅化鎢層部分去除；進(jìn)行第四次干法異向刻蝕工藝，所述第四次干法異向刻蝕工藝 將NM0S器件或PM0S器件的柵極區(qū)域外所述多晶硅層去除，所述第四次干法異向刻蝕工藝 完成后在NM0S器件或PM0S器件的柵極區(qū)域內(nèi)形成由所述多晶硅層、所述金屬硅化鎢層和 所述頂層氮化硅層組成的柵極結(jié)構(gòu)。
2. 如權(quán)利要求1所述的CMOS器件的制造方法，其特征在于：在步驟五形成所述柵極結(jié) 構(gòu)之后還包括如下步驟： 步驟六、在所述硅襯底正面沉積側(cè)墻介質(zhì)層，對(duì)所述側(cè)墻介質(zhì)層進(jìn)行刻蝕并在所述柵 極結(jié)構(gòu)的側(cè)面形成有刻蝕后余下的所述側(cè)墻介質(zhì)層組成的側(cè)墻； 步驟七、在形成所述側(cè)墻后的所述硅襯底正面沉積層間膜，所述層間膜將所述柵極結(jié) 構(gòu)以及所述柵極結(jié)構(gòu)外的區(qū)域全部覆蓋； 步驟八、采用光刻工藝定義出自對(duì)準(zhǔn)接觸孔區(qū)域，對(duì)所述自對(duì)準(zhǔn)接觸孔區(qū)域的所述層 間膜全部去除形成自對(duì)準(zhǔn)接觸孔，所述自對(duì)準(zhǔn)接觸孔的底部區(qū)域大小由相鄰兩個(gè)所述柵極 結(jié)構(gòu)的所述側(cè)墻之間的距離自定義。
【文檔編號(hào)】H01L21/8238GK104124209SQ201310151384
【公開日】2014年10月29日 申請(qǐng)日期:2013年4月27日 優(yōu)先權(quán)日:2013年4月27日
【發(fā)明者】郭振強(qiáng), 陳瑜, 羅嘯, 趙階喜, 馬斌, 陳華倫 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司