一種mosfet器件及其制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，具體而言，涉及一種MOSFET器件及其制造方法，包括N+層、N區(qū)、柵電極區(qū)和源極金屬，N+層上依次設(shè)置有N區(qū)、柵電極區(qū)和源極金屬，源極金屬與N區(qū)之間形成肖特基結(jié)，N區(qū)設(shè)置有第一凹槽和第二凹槽，且第二凹槽深度大于第一凹槽深度，柵電極區(qū)位于第一凹槽內(nèi)，其中N區(qū)頂部上有MOSFET的溝道，溝道為肖特基結(jié)的勢(shì)壘區(qū)，溝道長(zhǎng)度非常短，可以在一定程度上克服MOSFET的溝道電子遷移率低溝道電阻大的問(wèn)題，第一凹槽為MOSFET的柵溝槽，第二凹槽為肖特基源區(qū)的溝槽，而且第二凹槽的深度大于第一凹槽的深度，在器件承載電壓的時(shí)候，肖特基結(jié)對(duì)MOSFET柵溝槽底部形成電場(chǎng)屏蔽，來(lái)降低MOSFET柵溝槽底部電場(chǎng)，改善MOSFET的可靠性。
【專利說(shuō)明】
一種MOSFET器件及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，具體而言，涉及一種MOSFET器件及其制造方法。 【背景技術(shù)】[0002 ]功率MOSFET具有理想的柵極絕緣特性、高速的開關(guān)性能、低導(dǎo)通電阻和高穩(wěn)定性， 在硅基器件中，功率MOSFET獲得巨大成功。同樣，碳化娃MOSFET也是最受矚目的碳化硅功率開關(guān)器件，其最明顯的優(yōu)點(diǎn)是，驅(qū)動(dòng)電路非常簡(jiǎn)單及與現(xiàn)有的功率器件驅(qū)動(dòng)電路的兼容性。
[0003]碳化硅器件中，最早市場(chǎng)化的碳化硅肖特基二極管器件，因器件結(jié)構(gòu)簡(jiǎn)單，生產(chǎn)工藝最早成熟。對(duì)于硅材料的肖特基器件，不論采用什么勢(shì)皇金屬，器件的高溫漏電都比較大，在150°C下，漏電通常要在100yA以上，有的甚至達(dá)到mA級(jí);但對(duì)于寬禁帶半導(dǎo)體材料碳化硅肖特基二極管，就有很大不同，即使溫度達(dá)到175°C，漏電水平與室溫相當(dāng)，基本沒有增加，漏電水平在nA級(jí)，碳化硅肖特基結(jié)的漏電達(dá)到了硅材料PiN二極管的漏電水平。碳化硅 MOSFET器件設(shè)計(jì)方面目前存在兩個(gè)主要技術(shù)難點(diǎn):溝道電子迀移率低，引起MOSFET的溝道電阻大的問(wèn)題，以及在高溫、高電場(chǎng)下柵氧可靠性的問(wèn)題。碳化娃MOSFET器件工藝方面目前存在的難點(diǎn)主要是P阱區(qū)的制作及P阱區(qū)合適雜質(zhì)的濃度分布。
[0004]所以提供一種能夠解決上述問(wèn)題溝道電阻大、柵氧可靠性、P阱區(qū)的制作難度大的 MOSFET器件及其制造方法成為本領(lǐng)域技術(shù)人員所以解決的重要技術(shù)問(wèn)題。
【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種MOSFET器件及其制造方法，以解決現(xiàn)有技術(shù)中溝道電阻大、柵氧可靠性、P阱區(qū)的制作難度大的技術(shù)問(wèn)題。
[0006]本發(fā)明提供的一種MOSFET器件，包括N+層、N區(qū)、柵電極區(qū)和源極金屬；
[0007]所述N+層上依次設(shè)置有所述N區(qū)、所述柵電極區(qū)和所述源極金屬；
[0008]所述源極金屬與所述N區(qū)之間形成肖特基結(jié)；
[0009]所述N區(qū)設(shè)置有第一凹槽和第二凹槽，且所述第二凹槽深度大于所述第一凹槽深度。
[0010]進(jìn)一步地，所述第一凹槽設(shè)置在所述N區(qū)上端的中間位置；
[0011]所述第二凹槽設(shè)置在所述N區(qū)上端的兩側(cè)位置。
[0012]進(jìn)一步地，所述源極金屬上設(shè)置有凸塊和第三凹槽；
[0013]所述第三凹槽與所述第一凹槽配合形成放置所述柵電極區(qū)的空腔；
[0014]所述凸塊與所述第二凹槽配合。
[0015]進(jìn)一步地，所述柵電極區(qū)包括柵電極、柵氧化層和柵電極絕緣保護(hù)層；
[0016]所述柵氧化層設(shè)置在所述柵電極與所述第一凹槽之間；
[0017]所述柵電極絕緣保護(hù)層設(shè)置在所述柵電極與所述第三凹槽之間。
[0018]進(jìn)一步地，所述N區(qū)包括N層；
[0019]所述第一凹槽和所述第二凹槽位于所述N層上。
[0020] 進(jìn)一步地，所述N區(qū)包括N層和N1層；[0〇21]所述N1層位于所述N層上；[〇〇22]所述第一凹槽位于所述N1層上，所述第二凹槽位于所述N層上且穿過(guò)所述N1層； [〇〇23]所述N1層摻雜濃度大于所述N層摻雜濃度。[〇〇24]本發(fā)明提供的一種M0SFET器件的制造方法，其特征在于，包括以下步驟:[〇〇25]在重?fù)诫s的N+層上通過(guò)外延法形成N區(qū)的工序；
[0026]在所述N區(qū)的上表面上形成第一凹槽和第二凹槽的工序；
[0027]在所述第一凹槽內(nèi)形成柵電極區(qū)的工序；
[0028]在所述N區(qū)和柵電極區(qū)上通過(guò)淀積法形成源極金屬的工序；[〇〇29]對(duì)芯片背面N+區(qū)進(jìn)行減薄金屬化形成漏區(qū)電極的工序。[〇〇3〇] 進(jìn)一步地，所述形成N區(qū)的步驟包括:[〇〇31]在所述重?fù)诫s的N+層上形成N層的工序。[〇〇32] 進(jìn)一步地，所述形成N區(qū)的步驟還包括:[〇〇33]在所述N層形成后形成N1層的工序。
[0034]進(jìn)一步地，形成所述柵電極區(qū)的步驟包括:[〇〇35]在所述第一凹槽底部形成柵氧化層的工序；
[0036]在所述柵氧化層上形成柵電極的工序；
[0037]在所述柵電極上形成柵電極絕緣保護(hù)層的工序；
[0038]在所述第一凹槽底部增加所述柵氧化層厚度的工序。[〇〇39]本發(fā)明的有益效果為:[〇〇4〇]本發(fā)明提供的一種M0SFET器件，包括N+層、N區(qū)、柵電極區(qū)和源極金屬，N+層上依次設(shè)置有N區(qū)、柵電極區(qū)和源極金屬，源極金屬與N區(qū)之間形成肖特基結(jié)，N區(qū)設(shè)置有第一凹槽和第二凹槽，且第二凹槽深度大于第一凹槽深度，柵電極區(qū)位于第一凹槽內(nèi)，其中N區(qū)頂部上有M0SFET的溝道，溝道為肖特基結(jié)的勢(shì)皇區(qū)，溝道長(zhǎng)度非常短，可以在一定程度上克服 M0SFET的溝道電子迀移率低溝道電阻大的問(wèn)題，尤其是碳化娃M0SFET的溝道電子迀移率低溝道電阻大的問(wèn)題，第一凹槽為M0SFET的柵溝槽，第二凹槽為肖特基源區(qū)的溝槽，而且第二凹槽的深度大于第一凹槽的深度，在器件承載電壓的時(shí)候，肖特基結(jié)對(duì)M0SFET的溝槽底部形成電場(chǎng)屏蔽，來(lái)降低M0SFET溝槽底部電場(chǎng)，改善M0SFET的可靠性；同時(shí)寄生的肖特基二極管壓降比較低，與硅材料PN二極管相當(dāng)，常規(guī)碳化娃M0SFET器件寄生的PN二極管壓降比較大，通常大于4V，遠(yuǎn)大于硅材料PN二極管壓降。[〇〇411本發(fā)明提供的一種M0SFET器件的制造方法，其特征在于，包括以下步驟:在重?fù)诫s的N+層上通過(guò)外延法形成N區(qū)的工序，在N區(qū)的上表面上形成第一凹槽和第二凹槽的工序， 在所述第一凹槽內(nèi)形成柵電極區(qū)的工序，在N區(qū)和柵電極區(qū)上形成源極金屬的工序，對(duì)芯片背面N+層進(jìn)行減薄金屬化形成漏區(qū)電極的工序。通過(guò)在材料片外延過(guò)程中形成N區(qū)，不用再在芯片制程中進(jìn)行N區(qū)摻雜，克服了碳化硅材料的雜質(zhì)摻雜、擴(kuò)散困難的問(wèn)題，可以在現(xiàn)硅材料功率M0SFET生產(chǎn)線上進(jìn)行生產(chǎn)?！靖綀D說(shuō)明】
[0042]為了更清楚地說(shuō)明本發(fā)明【具體實(shí)施方式】或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)【具體實(shí)施方式】或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施方式，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0043]圖1是本發(fā)明實(shí)施例提供的一種M0SFET器件中N區(qū)的一種實(shí)施方式的結(jié)構(gòu)示意圖；
[0044]圖2是本發(fā)明實(shí)施例提供的一種M0SFET器件N區(qū)的另一種實(shí)施方式的結(jié)構(gòu)示意圖；
[0045]圖3是基于圖1形成第一凹槽的制造方法的說(shuō)明圖；
[0046]圖4是基于圖3形成柵電極區(qū)的制造方法的說(shuō)明圖；
[0047]圖5是基于圖4形成第二凹槽的制造方法的說(shuō)明圖；
[0048]圖6是基于圖5對(duì)柵氧化層加厚的制造方法的說(shuō)明圖；[〇〇49]圖7是基于圖6形成M0SFET器件的制造方法的說(shuō)明圖；[〇〇5〇]圖8是基于圖2形成M0SFET器件的制造方法的說(shuō)明圖；[〇〇51]圖9是本發(fā)明實(shí)施例提供的一種M0SFET器件中源極金屬的結(jié)構(gòu)示意圖；[〇〇52] 附圖標(biāo)記:[〇〇53]1-源極金屬；101-凸塊；102-第三凹槽；2-N+層；3-N區(qū)；301-N層；302-N1層；303-第一凹槽;304-第二凹槽;4-柵電極區(qū)；401-柵氧化層;402-柵電極;403-柵電極絕緣保護(hù)層。【具體實(shí)施方式】
[0054]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將對(duì)本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的描述。顯然，所描述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。 基于本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)的前提下所得到的所有其它實(shí)施例，都屬于本發(fā)明所保護(hù)的范圍。
[0055]在本發(fā)明的描述中，需要說(shuō)明的是，術(shù)語(yǔ)“中心”、“上”、“下”、“左”、“右”、“豎直”、 “水平”、“內(nèi)”、“外”等指示的方位或位置關(guān)系為基于附圖所示的方位或位置關(guān)系，僅是為了便于描述本發(fā)明和簡(jiǎn)化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、 以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本發(fā)明的限制。此外，術(shù)語(yǔ)“第一”、“第二”、 “第三”僅用于描述目的，而不能理解為指示或暗示相對(duì)重要性。
[0056]在本發(fā)明的描述中，還需要說(shuō)明的是，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、 “相連”、“連接”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸連接，或一體地連接;可以是機(jī)械連接，也可以是電連接;可以是直接相連，也可以通過(guò)中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。
[0057]下面通過(guò)具體的實(shí)施例子并結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步的詳細(xì)描述。[〇〇58]圖1是本發(fā)明實(shí)施例提供的一種M0SFET器件中N區(qū)的一種實(shí)施方式的結(jié)構(gòu)示意圖； 圖2是本發(fā)明實(shí)施例提供的一種M0SFET器件N區(qū)的另一種實(shí)施方式的結(jié)構(gòu)示意圖；圖3是基于圖1形成第一凹槽的制造方法的說(shuō)明圖；圖4是基于圖3形成柵電極區(qū)的制造方法的說(shuō)明圖；圖5是基于圖4形成第二凹槽的制造方法的說(shuō)明圖；圖6是基于圖5對(duì)柵氧化層加厚的制造方法的說(shuō)明圖；圖7是基于圖6形成M0SFET器件的制造方法的說(shuō)明圖；圖8是基于圖2形成 M0SFET器件的制造方法的說(shuō)明圖；圖9是本發(fā)明實(shí)施例提供的一種M0SFET器件中源極金屬的結(jié)構(gòu)示意圖；
[0059]如圖1-圖9所示為本發(fā)明實(shí)施例提供的一種M0SFET器件，包括源極金屬1、N+層2、N 區(qū)3和柵電極區(qū)4;
[0060]N+層2上依次設(shè)置有N區(qū)3、柵電極區(qū)4和源極金屬1;[〇〇61]源極金屬1與N區(qū)3之間形成肖特基結(jié)；[〇〇62] N區(qū)3設(shè)置有第一凹槽303和第二凹槽304,且第二凹槽304深度大于第一凹槽303深度。[〇〇63] 本發(fā)明提供的一種M0SFET器件，包括N+層2、N區(qū)3、柵電極區(qū)4和源極金屬1，N+層2上依次設(shè)置有N區(qū)3、柵電極區(qū)4和源極金屬1，源極金屬1與N區(qū)3之間形成肖特基結(jié)，N區(qū)3設(shè)置有第一凹槽303和第二凹槽304,且第二凹槽304深度大于第一凹槽303深度，柵電極區(qū)4位于第一凹槽303內(nèi)，其中N區(qū)3頂部上有M0SFET的溝道，溝道為肖特基結(jié)的勢(shì)皇區(qū)，溝道長(zhǎng)度非常短，可以在一定程度上克服碳化硅M0SFET的溝道電子迀移率低溝道電阻大的問(wèn)題，第一凹槽303為M0SFET柵溝槽，第二凹槽304為肖特基源區(qū)的溝槽，而且第二凹槽304的深度大于第一凹槽303的深度，在器件承載電壓的時(shí)候，肖特基結(jié)對(duì)M0SFET柵溝槽底部形成電場(chǎng)屏蔽，來(lái)降低M0SFET柵溝槽底部電場(chǎng)，改善M0SFET的可靠性；同時(shí)寄生的肖特基二極管壓降比較低，與硅材料PN二極管相當(dāng)，常規(guī)碳化娃M0SFET器件寄生的PN二極管壓降比較大，通常大于4V，遠(yuǎn)大于與硅材料PN二極管壓降。[〇〇64]需要指出的額是，第二凹槽304的深度必須大于第一凹槽303的深度。
[0065]本實(shí)施例的可選方案中，第一凹槽303設(shè)置在N區(qū)3上端的中間位置；[〇〇66] 第二凹槽304設(shè)置在N區(qū)3上端的兩側(cè)位置。[〇〇67] 在N區(qū)3上設(shè)置第一凹槽303和第二凹槽304,其中，第一凹槽303位于N區(qū)3上端的中間位置，第二凹槽304位于N區(qū)3上端的兩側(cè)位置，且第二凹槽304的深度大于第一凹槽303的深度，其中，肖特基源區(qū)的溝槽位于第二凹槽304的底部，M0SFET的柵溝槽位于N區(qū)3的上表面，因此，肖特基源區(qū)的溝槽深度大于M0SFET的柵溝槽深度，在器件承載電壓的時(shí)候，肖特基結(jié)對(duì)M0SFET的溝槽底部形成電場(chǎng)屏蔽，來(lái)降低M0SFET溝槽底部電場(chǎng)，進(jìn)而提高M(jìn)0SFET器件的可靠性。[〇〇68]本實(shí)施例的可選方案中，源極金屬1上設(shè)置有凸塊101和第三凹槽102;[〇〇69]第三凹槽102與第一凹槽303配合形成放置柵電極區(qū)4的空腔；[〇〇7〇]凸塊101與第二凹槽304配合。
[0071] 源極金屬1上有凸塊101，此凸塊101與位于N區(qū)3上的第二凹槽304配合，源極金屬1 上還有第三凹槽102,此第三凹槽102與位于N區(qū)3上的第一凹槽303配合，形成放置柵電極 402的空腔。[〇〇72]本實(shí)施例的可選方案中，柵電極區(qū)4包括柵電極402、柵氧化層401和柵電極絕緣保護(hù)層403;[〇〇73]柵氧化層401設(shè)置在柵電極402與第一凹槽303之間；[〇〇74]柵電極絕緣保護(hù)層403設(shè)置在柵電極402與第三凹槽102之間。[〇〇75]柵電極區(qū)4包括柵電極402、柵氧化層401和柵電極絕緣保護(hù)層403,其中，柵電極 402設(shè)置在第一凹槽303內(nèi)，柵氧化層401設(shè)置在柵電極402與第一凹槽303之間，柵電極絕緣保護(hù)層403設(shè)置在柵電極402與第三凹槽102之間，通過(guò)柵氧化層401和柵電極絕緣保護(hù)層 403將柵電極402與N區(qū)3隔開，同時(shí)通過(guò)柵氧化層401和柵電極絕緣保護(hù)層403將柵電極402還與源極金屬1隔開，柵電極402起到開關(guān)的作用。[〇〇76]需要指出的是，柵氧化層401設(shè)置在第一凹槽303的內(nèi)側(cè)，柵電極402位于柵氧化層 401上，柵電極絕緣保護(hù)層403位于柵電極402上。[〇〇77]本實(shí)施例的可選方案中，N區(qū)3包括N層301;
[0078]第一凹槽303和第二凹槽304位于N層301上。[〇〇79] N區(qū)3的一種形式包括N層301，N層301位于N+層2上，且N層301上設(shè)置有第一凹槽 303和第二凹槽304。
[0080]本實(shí)施例的可選方案中，N區(qū)3包括N層301和N1層302;[0081 ] N1層 302位于 N層 301 上；[〇〇82]第一凹槽303位于N1層302上，第二凹槽304位于N層301上且穿過(guò)N1層302;[〇〇83] N1層302摻雜濃度大于N層301摻雜濃度。
[0084] N區(qū)3的另外一種形式包括N層301和N1層302，N層301位于N+層2上，N1層302位于N 層301上，且第一凹槽303位于N1層302上，第二凹槽304位于N層301上且穿過(guò)N1層302,其中， N1層302摻雜濃度大于N層301摻雜濃度。[〇〇85]需要指出的是，N1層302的摻雜濃度大于N層301的摻雜濃度可以降低導(dǎo)通電阻。
[0086]如圖1-圖9所示為本發(fā)明提供的一種M0SFET器件的制造方法，包括以下步驟:[〇〇87]在重?fù)诫s的N+層2上通過(guò)外延法形成N區(qū)3的工序；[〇〇88]在N區(qū)3的上表面上形成第一凹槽303和第二凹槽304的工序；[〇〇89]在第一凹槽303內(nèi)形成柵電極區(qū)4的工序；
[0090]在N區(qū)3和柵電極區(qū)4上通過(guò)淀積法形成源極金屬1的工序；
[0091]對(duì)N+層2進(jìn)行減薄、金屬化形成漏區(qū)電極的工序。[〇〇92]一種M0SFET器件的制造方法，首先在重?fù)诫s的N+層2上通過(guò)外延工藝形成N區(qū)3，N區(qū)3根據(jù)不同的實(shí)際情況的要求設(shè)置不同的厚度，然后在N區(qū)3上形成掩蔽層，對(duì)N區(qū)3上端中間位置進(jìn)行加工形成第一凹槽303,在N區(qū)3上端左右兩側(cè)加工形成第二凹槽304,且第二凹槽304的深度大于第一凹槽303的深度，然后在第一凹槽303內(nèi)形成柵電極區(qū)4,在N區(qū)3和柵電極區(qū)4的上方通過(guò)淀積法形成源極金屬1，最后對(duì)芯片背面N+區(qū)2進(jìn)行減薄、金屬化形成漏區(qū)電極。[〇〇93]需要指出的是，在在重?fù)诫s的N+層2上通過(guò)外延工藝形成N區(qū)3,其中外延工藝可以是氣相外延工藝、固相外延工藝、化學(xué)氣相淀積或者是分子束外延，根據(jù)情況不同可以選用不同的外延工藝，通過(guò)外延工藝的運(yùn)用，可以使各層的摻雜濃度靈活控制，克服了碳化硅材料的雜質(zhì)摻雜、擴(kuò)散困難的問(wèn)題，可以在現(xiàn)硅材料功率M0SFET生產(chǎn)線上進(jìn)行生產(chǎn)。[〇〇94]還需要指出的是，形成第一凹槽303和第二凹槽304的過(guò)程中，首先在N區(qū)3上設(shè)置掩蔽膜，掩蔽膜可以為金屬或者有機(jī)材料，然后通過(guò)光刻及刻蝕技術(shù)形成凹槽，其中N區(qū)3上沒有掩蔽膜的地方被刻蝕掉。[〇〇95]還需要指出的是，通過(guò)采用溝槽肖特基結(jié)構(gòu)替代常規(guī)M0SFET器件的P阱區(qū)，不用再在芯片制程中進(jìn)行P阱區(qū)的摻雜，克服了碳化硅材料的雜質(zhì)摻雜、擴(kuò)散困難的問(wèn)題。[〇〇96]還需要指出的是，制作M0SFET器件的材料不僅限于碳化硅材料，還可以是GaN等寬禁帶半導(dǎo)體材料。
[0097]本實(shí)施例的可選方案中，形成N區(qū)3的步驟包括:
[0098] 在重?fù)诫s的N+層2上形成N層301的工序。[〇〇99] 在N+層2上形成N區(qū)3的過(guò)程，在N+層上通過(guò)外延工藝形成N層301。[〇1〇〇]需要指出的是，N區(qū)3為N層301，可以根據(jù)M0SFET器件的電壓規(guī)格不同，厚度相應(yīng)進(jìn)行調(diào)整，如1200V的M0SFET器件，N層301厚度可以為4一5_。
[0101]還需要指出的是，N層301在N+層2上通過(guò)外延工藝形成，根據(jù)情況的不同，可以選用氣相外延工藝、固相外延工藝、化學(xué)氣相淀積或者分子束外延。
[0102]本實(shí)施例的可選方案中，形成N區(qū)3的步驟還包括:
[0103]在N層301形成后形成N1層302的工序。[〇1〇4] 在形成N區(qū)3時(shí)，在N+層2上通過(guò)外延工藝形成N層301，在N層301形成后繼續(xù)通過(guò)外延工藝形成N1層302,其N1層302的摻雜濃度高出N層301摻雜濃度的10 %-50 %。[〇1〇5]需要指出的是，在N層301形成后通過(guò)外延工藝?yán)^續(xù)形成N1層302,使電壓承受能力不降低的同時(shí)，降低M0SFET器件的導(dǎo)通電阻。
[0106]本實(shí)施例的可選方案中，形成柵電極區(qū)4的步驟包括:
[0107]在第一凹槽303底部形成柵氧化層401的工序；[〇1〇8]在柵氧化層401上形成柵電極402的工序；[〇1〇9]在柵電極402上形成柵電極絕緣保護(hù)層403的工序；[〇11〇]在第一凹槽303內(nèi)側(cè)增加?xùn)叛趸瘜?01厚度的工序。柵電極區(qū)4的形成包括在第一凹槽303內(nèi)側(cè)形成的柵氧化層401和在柵氧化層401 上形成的柵電極402,以及在柵電極402上形成的柵電極絕緣保護(hù)層403,還有柵氧化層401 的加厚，柵電極402可以看做M0SFET器件的開關(guān)裝置，而柵氧化層401和柵電極絕緣保護(hù)層 403保護(hù)柵電極402,使柵電極402能夠與源極金屬1實(shí)現(xiàn)電絕緣，保證正常的工作狀態(tài)。 [〇112]需要指出的是，柵氧化層401加厚的目的在于降低M0SFET器件的電容，提高M(jìn)0SFET 器件開關(guān)的速度。[〇113]還需要指出的是，其中第一凹槽303內(nèi)側(cè)通過(guò)淀積工藝形成柵氧化層401，然后在柵氧化層401上通過(guò)淀積形成柵電極402,在柵電極402上設(shè)置掩蔽膜，然后通過(guò)光刻或者刻蝕形成柵電極絕緣保護(hù)層403。
[0114]最后應(yīng)說(shuō)明的是:以上各實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案，而非對(duì)其限制;盡管參照前述各實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。
【主權(quán)項(xiàng)】
1.一種MOSFET器件，其特征在于，包括:N+層、N區(qū)、柵電極區(qū)和源極金屬；所述N+層上依次設(shè)置有所述N區(qū)、所述柵電極區(qū)和所述源極金屬；所述源極金屬與所述N區(qū)之間形成肖特基結(jié)；所述N區(qū)設(shè)置有第一凹槽和第二凹槽，且所述第二凹槽深度大于所述第一凹槽深度。2.根據(jù)權(quán)利要求1所述的MOSFET器件，其特征在于，所述第一凹槽設(shè)置在所述N區(qū)上端 的中間位置；所述第二凹槽設(shè)置在所述N區(qū)上端的兩側(cè)位置。3.根據(jù)權(quán)利要求1所述的MOSFET器件，其特征在于，所述源極金屬上設(shè)置有凸塊和第三 凹槽；所述第三凹槽與所述第一凹槽配合形成放置所述柵電極區(qū)的空腔；所述凸塊與所述第二凹槽配合。4.根據(jù)權(quán)利要求3所述的MOSFET器件，其特征在于，所述柵電極區(qū)包括柵電極、柵氧化 層和柵電極絕緣保護(hù)層；所述柵氧化層設(shè)置在所述柵電極與所述第一凹槽之間；所述柵電極絕緣保護(hù)層設(shè)置在所述柵電極與所述第三凹槽之間。5.根據(jù)權(quán)利要求1所述的MOSFET器件，其特征在于，所述N區(qū)包括N層；所述第一凹槽和所述第二凹槽位于所述N層上。6.根據(jù)權(quán)利要求1所述的MOSFET器件，其特征在于，所述N區(qū)包括N層和N1層；所述N1層位于所述N層上；所述第一凹槽位于所述N1層上，所述第二凹槽位于所述N層上且穿過(guò)所述N1層；所述N1層摻雜濃度大于所述N層摻雜濃度。7.—種MOSFET器件的制造方法，其特征在于，包括以下步驟:在重?fù)诫s的N+層上通過(guò)外延法形成N區(qū)的工序；在所述N區(qū)的上表面上形成第一凹槽和第二凹槽的工序；在所述第一凹槽內(nèi)側(cè)形成柵電極區(qū)的工序；在所述N區(qū)和柵電極區(qū)上通過(guò)淀積法形成源極金屬的工序；對(duì)芯片背面N+區(qū)進(jìn)行減薄金屬化形成漏區(qū)電極的工序。8.根據(jù)權(quán)利要求7所述的MOSFET器件的制造方法，其特征在于，所述形成N區(qū)的步驟包 括:在所述重?fù)诫s的N+層上形成N層的工序。9.根據(jù)權(quán)利要求8所述的MOSFET器件的制造方法，其特征在于，所述形成N區(qū)的步驟還 包括:在所述N層形成后形成N1層的工序。10.根據(jù)權(quán)利要求8或9所述的MOSFET器件的制造方法，其特征在于，形成所述柵電極區(qū) 的步驟包括:在所述第一凹槽內(nèi)側(cè)形成柵氧化層的工序；在所述柵氧化層上形成柵電極的工序；在所述柵電極上形成柵電極絕緣保護(hù)層的工序；在所述第一凹槽底部增加所述柵氧化層厚度的工序。
【文檔編號(hào)】H01L29/423GK106024867SQ201610589981
【公開日】2016年10月12日
【申請(qǐng)日】2016年7月25日
【發(fā)明人】左義忠, 楊壽國(guó), 張海宇, 曲亮, 賈國(guó)
【申請(qǐng)人】吉林華微電子股份有限公司