在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法
【專(zhuān)利摘要】本發(fā)明提供了一種在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，包括：在硅片上形成Fin-FET的鰭；沉積一層介質(zhì)層覆蓋所述的鰭作為虛擬柵極層，在虛擬柵極層上沉積硬掩模層和光刻膠進(jìn)行光刻刻蝕以形成虛擬柵極；在虛擬柵極暴露出來(lái)的硅片上形成柵極氧化層和柵極；利用濕法刻蝕回刻虛擬柵極，在虛擬柵極的高度與鰭高度相同的時(shí)候停止回刻；沉積一層薄膜形成覆蓋虛擬柵極和柵極的側(cè)墻保護(hù)層，并對(duì)側(cè)墻保護(hù)層執(zhí)行第一次干法刻蝕以形成用于離子注入的側(cè)墻保護(hù)層；以第一次干法刻蝕之后的側(cè)墻保護(hù)層為硬掩模對(duì)剩余的虛擬柵極進(jìn)行第二次干法刻蝕，從而露出部分鰭，形成完整覆蓋柵極的側(cè)墻保護(hù)層；利用完整覆蓋柵極的側(cè)墻保護(hù)層進(jìn)行離子注入。
【專(zhuān)利說(shuō)明】在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說(shuō)，本發(fā)明涉及一種在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法。

【背景技術(shù)】
[0002]隨著小型化系統(tǒng)集成度的提高，金屬氧化物半導(dǎo)體(MOS)器件尺寸急劇減小，器件的高集成度和超薄的柵極氧化層使得器件能夠提供更好的性能，但由于器件溝道的縮短和柵極氧化層的變薄，制造的MOS器件將會(huì)帶來(lái)一系列可靠性的問(wèn)題。熱載流子效應(yīng)是MOS器件的一個(gè)重要的失效機(jī)理，隨著MOS器件尺寸的日益縮小，器件的熱載流子注入效應(yīng)越來(lái)越嚴(yán)重。以PMOS器件為例，溝道中的空穴，在漏源之間高橫向電場(chǎng)的作用下被加速，形成高能載流子，高能載流子與硅晶格碰撞，產(chǎn)生電離的電子空穴對(duì)，電子由襯底收集，形成襯底電流，大部分碰撞產(chǎn)生的空穴，流向漏極，但還有部分空穴，在縱向電場(chǎng)的作用下，注入到柵極中形成柵極電流，這種現(xiàn)象稱(chēng)為熱載流子注入(HotCarrier Inject1n)。熱載流子會(huì)造成硅襯底與二氧化硅柵氧界面處能鍵的斷裂，在硅襯底與二氧化硅柵氧界面處產(chǎn)生界面態(tài)，導(dǎo)致器件性能，如閾值電壓、跨導(dǎo)以及線性區(qū)/飽和區(qū)電流的退化，最終造成MOS器件失效。傳統(tǒng)的側(cè)墻刻蝕工藝:首先是側(cè)墻沉積。接下來(lái)采用各向異性的干法刻蝕，通?？涛g的等離子體方向?yàn)榇怪庇诠杵砻妫涛g后源、漏的側(cè)墻成對(duì)稱(chēng)結(jié)構(gòu)，然后是源、漏重?fù)诫s以及退火工藝，源、漏形成的摻雜離子距離器件溝道的距離，由側(cè)墻的寬度所決定。
[0003]在快速進(jìn)步的半導(dǎo)體制造工業(yè)中，20納米以下傳統(tǒng)的器件已經(jīng)不能滿(mǎn)足摩爾定律的要求，但是3D器件中的鰭式場(chǎng)效應(yīng)晶體管(Fin-FET)可用于許多邏輯及其他應(yīng)用，且整合成為各種不同的半導(dǎo)體裝置。Fin-FET器件一般包括具有高深寬比的半導(dǎo)體鰭板，在鰭板中形成晶體管的溝道及源極/漏極區(qū)。Fin-FET器件由于更高的柵極寬長(zhǎng)比，可以更進(jìn)一步的優(yōu)點(diǎn)包括減少短溝道效應(yīng)及增加電流量。
[0004]然而目前的FinFET科技已面臨挑戰(zhàn)。例如通常以離子注入法形成輕摻雜漏極(lightly doped drain,LDD)區(qū),在完成柵極工藝后的側(cè)墻的形成上,傳統(tǒng)方法除了在柵極兩側(cè)形成側(cè)墻外還會(huì)在鰭的兩側(cè)形成側(cè)墻的弊端，而鰭兩側(cè)的側(cè)墻在后續(xù)離子注入工藝中會(huì)阻擋離子的注入，使得有源區(qū)的源漏或者LDD等不能被有效參雜。
[0005]因此，需要找到一種只在柵極兩側(cè)形成均勻覆蓋的側(cè)墻的方法。


【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問(wèn)題是針對(duì)現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠在FinFET器件上形成離子注入側(cè)墻保護(hù)層從而只在柵極兩側(cè)形成均勻覆蓋的側(cè)墻的方法。
[0007]為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，包括:在硅片上形成Fin-FET的鰭；沉積一層介質(zhì)層覆蓋所述的鰭作為虛擬柵極層，在虛擬柵極層上沉積硬掩模層和光刻膠進(jìn)行光刻刻蝕以形成虛擬柵極；在虛擬柵極暴露出來(lái)的硅片上形成柵極氧化層和柵極；利用濕法刻蝕回刻虛擬柵極，在虛擬柵極的高度與鰭高度相同的時(shí)候停止回刻；沉積一層薄膜形成覆蓋虛擬柵極和柵極的側(cè)墻保護(hù)層，并對(duì)側(cè)墻保護(hù)層執(zhí)行第一次干法刻蝕以形成用于離子注入的側(cè)墻保護(hù)層；以第一次干法刻蝕之后的側(cè)墻保護(hù)層為硬掩模對(duì)剩余的虛擬柵極進(jìn)行第二次干法刻蝕，從而露出部分鰭，形成完整覆蓋柵極的側(cè)墻保護(hù)層；利用完整覆蓋柵極的側(cè)墻保護(hù)層進(jìn)行離子注入。
[0008]優(yōu)選地，硅片是外延硅或者外延鍺硅的硅片。
[0009]優(yōu)選地，在第一步驟中，鰭之間被淺溝槽結(jié)構(gòu)形成有源區(qū)的隔離，隔離部分的淺溝槽用二氧化硅填充。
[0010]優(yōu)選地，在第一步驟中，鰭的頂部未被淺溝槽隔離的高度在200A到600A之間，鰭的頂部的寬度在10-60納米之間。
[0011]優(yōu)選地，在第二步驟中，虛擬柵極的介質(zhì)層采用化學(xué)氣相沉積或者旋涂凝膠法生長(zhǎng)方法，形成一層覆蓋鰭的薄膜覆蓋層，根據(jù)柵極的高度來(lái)定義薄膜覆蓋層相對(duì)于鰭的頂端的高度。
[0012]優(yōu)選地，在第五步驟中，采用化學(xué)氣相沉積或者原子層沉積側(cè)墻保護(hù)層。
[0013]優(yōu)選地，在第五步驟中，側(cè)墻保護(hù)層的臺(tái)階覆蓋性大于90%。
[0014]優(yōu)選地，在第五步驟中，側(cè)墻保護(hù)層的厚度在50-200A之間。
[0015]優(yōu)選地，側(cè)墻保護(hù)層的材料為二氧化硅，氮化硅或者兩者組合。
[0016]通過(guò)本發(fā)明的方法避免了傳統(tǒng)方法除了在柵極兩側(cè)形成側(cè)墻外還會(huì)在鰭的兩側(cè)形成側(cè)墻的弊端；采用本發(fā)明的方法，在形成柵極側(cè)墻時(shí)由于鰭的兩側(cè)有虛擬柵極的保護(hù)，所以不會(huì)在鰭的兩側(cè)形成不需要的側(cè)墻保護(hù)層，而只在柵極兩側(cè)形成側(cè)墻，提高了離子注入效率，并使得Fin-FET能夠高效的使用LDD等傳統(tǒng)的離子注入工藝，進(jìn)而增加了 Fin-FET的器件性能。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0017]結(jié)合附圖，并通過(guò)參考下面的詳細(xì)描述，將會(huì)更容易地對(duì)本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中:
[0018]圖1至圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法的各個(gè)步驟。
[0019]圖7和圖8分別示意性地示出了有無(wú)柵極側(cè)墻保護(hù)層的離子注入后的離子分布示意圖。
[0020]需要說(shuō)明的是，附圖用于說(shuō)明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類(lèi)似的元件標(biāo)有相同或者類(lèi)似的標(biāo)號(hào)。

【具體實(shí)施方式】
[0021]為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對(duì)本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。
[0022]圖1至圖6示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法的各個(gè)步驟。
[0023]具體地，如圖1至圖6所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法包括:
[0024]首先在硅片上形成Fin-FET的基本結(jié)構(gòu)一鰭10，如圖1所示；
[0025]沉積一層介質(zhì)層覆蓋所述的鰭作為虛擬柵極層，在虛擬柵極層上沉積硬掩模層和光刻膠進(jìn)行光刻刻蝕以形成虛擬柵極20，如圖2所示；
[0026]在虛擬柵極20暴露出來(lái)的硅片上形成柵極氧化層和柵極(參考標(biāo)號(hào)30表示柵極氧化層和柵極)，如圖3所示；
[0027]利用濕法刻蝕回刻虛擬柵極20，在虛擬柵極20的高度與鰭高度相同的時(shí)候停止回刻，如圖4所示；
[0028]沉積一層薄膜形成覆蓋虛擬柵極和柵極的側(cè)墻保護(hù)層，并對(duì)側(cè)墻保護(hù)層執(zhí)行第一次干法刻蝕以形成用于離子注入的側(cè)墻保護(hù)層50，如圖5所示；
[0029]以第一次干法刻蝕之后的側(cè)墻保護(hù)層50為硬掩模對(duì)剩余的虛擬柵極20進(jìn)行第二次干法刻蝕，從而露出部分鰭10，形成完整覆蓋柵極的側(cè)墻保護(hù)層，如圖6所示，隨后利用完整覆蓋柵極的側(cè)墻保護(hù)層進(jìn)行離子注入等常規(guī)工藝。
[0030]圖7示意性地示出了無(wú)柵極側(cè)墻保護(hù)層的離子注入后的離子分布示意100。圖8示意性地示出了存在柵極側(cè)墻保護(hù)層的離子注入后的離子分布示意200。
[0031]可以看出，通過(guò)本發(fā)明的方法避免了傳統(tǒng)方法除了在柵極兩側(cè)形成側(cè)墻外還會(huì)在鰭的兩側(cè)形成側(cè)墻的弊端；采用本發(fā)明的方法，在形成柵極側(cè)墻時(shí)由于鰭的兩側(cè)有虛擬柵極的保護(hù)，所以不會(huì)在鰭的兩側(cè)形成不需要的側(cè)墻保護(hù)層，而只在柵極兩側(cè)形成側(cè)墻，提高了離子注入效率，并使得Fin-FET能夠高效的使用LDD等傳統(tǒng)的離子注入工藝，進(jìn)而增加了Fin-FET的器件性能。
[0032]下面將描述本發(fā)明優(yōu)選實(shí)施例所采用的器件及工藝的優(yōu)選示例。
[0033]對(duì)于形成的鰭的硅片可以是外延硅或者外延鍺硅的硅片，在一個(gè)實(shí)施例中，硅片采用晶向?yàn)?10晶向的外延娃片，先光刻定義出有源區(qū)(active area)和淺溝槽隔離區(qū)(STI);然后進(jìn)行干法刻蝕，刻蝕出鰭和淺溝槽；用等離子化學(xué)氣相沉積一層氧化硅填充淺溝槽隔離區(qū)；然后用濕法刻蝕回刻隔離區(qū)，露出鰭的頂端；鰭之間被淺溝槽結(jié)構(gòu)形成有源區(qū)的隔離，隔離部分的淺溝槽用二氧化硅填充，鰭的頂部暴露部分的高度在200A到600A之間，鰭的頂部的寬度在10-60納米之間。
[0034]虛擬柵極的介質(zhì)層采用化學(xué)氣相沉積或者旋涂凝膠法，形成一層覆蓋鰭的二氧化硅、氮化硅、非晶碳等半導(dǎo)體工藝中的常規(guī)薄膜，在一個(gè)實(shí)施例中，用等離子化學(xué)氣相沉積一層非晶碳層，該覆蓋層的厚度以高于鰭的高度300A-1000A之間，根據(jù)柵極的高度來(lái)定義(一般的鰭的頂部覆蓋層的高度和后續(xù)工藝中形成的柵極的高度一致)，在一個(gè)實(shí)施例中，淺溝槽的深度為2400A，鰭的高度為350A，覆蓋層的非晶碳的厚度為700A。
[0035]在虛擬柵極上光刻刻蝕形成柵極區(qū)域，該區(qū)域的寬度為10-60納米，刻蝕采用高選擇比，各項(xiàng)異性的干法刻蝕，刻蝕終止在鰭上，在一個(gè)實(shí)施例中，柵極的寬度為14納米，刻蝕采用的氣體為O2 ,Ar。
[0036]在暴露出來(lái)的柵極區(qū)域中形成柵極氧化層，該氧化層可以是傳統(tǒng)的二氧化硅，摻氮的二氧化硅，或者氧化鉿等高介電常數(shù)的介質(zhì)，柵極氧化層的厚度在8A-30A之間，柵極材料可以是多晶硅柵，非晶硅柵或者金屬柵極，柵極的厚度在300A-800A之間，在該實(shí)施例中，柵極氧化層采用氧化鉿，厚度為8A，采用原子層沉積生長(zhǎng)，柵極采用金屬柵極，TiN和AL，W的疊層，厚度為500A。
[0037]對(duì)虛擬柵極進(jìn)行回刻，該刻蝕的特征是對(duì)柵極有很高的選擇比(虛擬柵極/柵極的選擇比大于20)，在該實(shí)施例中，回刻采用的是02灰化工藝，回刻停留在鰭的頂部，剩余的非晶碳與鰭的高度保持一致，而柵極的高度在鰭的頂部200A。
[0038]柵極側(cè)墻采用化學(xué)氣相沉積或者原子層沉積，特征是有較高的臺(tái)階覆蓋性(大于90% )，薄膜可以為二氧化硅，氮化硅或者兩者組合形成，厚度在50-200A之間，在該實(shí)施例中，得用原子層沉積一層氮化硅，厚度為50A，臺(tái)階覆蓋性為100%。
[0039]對(duì)柵極側(cè)墻的第一次刻蝕要求將虛擬柵極頂部和柵極頂部的側(cè)墻薄膜去除，但是保留柵極兩側(cè)的側(cè)墻，在該實(shí)施例中，刻蝕采用各項(xiàng)異性的干法刻蝕，刻蝕氣體為CF4, Ar。
[0040]對(duì)柵極側(cè)墻的第二次刻蝕要求以上次刻蝕出的側(cè)墻為硬掩模，對(duì)虛擬柵極進(jìn)行刻蝕，刻蝕停留在鰭的底部，但是保留了柵極量測(cè)的側(cè)墻和側(cè)墻下的虛擬柵極，最終形成以第一次刻蝕形成的氮化硅和第二次的刻蝕保留的非晶碳組合形成的柵極側(cè)墻。
[0041]可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對(duì)于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所做的任何簡(jiǎn)單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
【權(quán)利要求】
1.一種在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于包括: 第一步驟:在硅片上形成Fin-FET的鰭； 第二步驟:沉積一層介質(zhì)層覆蓋所述的鰭作為虛擬柵極層，在虛擬柵極層上沉積硬掩模層和光刻膠進(jìn)行光刻刻蝕以形成虛擬柵極； 第三步驟:在虛擬柵極暴露出來(lái)的硅片上形成柵極氧化層和柵極； 第四步驟:利用濕法刻蝕回刻虛擬柵極，在虛擬柵極的高度與鰭高度相同的時(shí)候停止回刻； 第五步驟:沉積一層薄膜形成覆蓋虛擬柵極和柵極的側(cè)墻保護(hù)層，并對(duì)側(cè)墻保護(hù)層執(zhí)行第一次干法刻蝕以形成用于離子注入的側(cè)墻保護(hù)層； 第六步驟:以第一次干法刻蝕之后的側(cè)墻保護(hù)層為硬掩模對(duì)剩余的虛擬柵極進(jìn)行第二次干法刻蝕，從而露出部分鰭，形成完整覆蓋柵極的側(cè)墻保護(hù)層； 第七步驟:利用完整覆蓋柵極的側(cè)墻保護(hù)層進(jìn)行離子注入。
2.根據(jù)權(quán)利要求1所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，硅片是外延硅或者外延鍺硅的硅片。
3.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，在第一步驟中，鰭之間被淺溝槽結(jié)構(gòu)形成有源區(qū)的隔離，隔離部分的淺溝槽用二氧化硅填充。
4.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，在第一步驟中，鰭的頂部未被淺溝槽隔離的高度在200A到600A之間，鰭的頂部的寬度在10-60納米之間。
5.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，在第二步驟中，虛擬柵極的介質(zhì)層采用化學(xué)氣相沉積或者旋涂凝膠法生長(zhǎng)方法，形成一層覆蓋鰭的薄膜覆蓋層，根據(jù)柵極的高度來(lái)定義薄膜覆蓋層相對(duì)于鰭的頂端的高度。
6.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，在第五步驟中，采用化學(xué)氣相沉積或者原子層沉積側(cè)墻保護(hù)層。
7.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，在第五步驟中，側(cè)墻保護(hù)層的臺(tái)階覆蓋性大于90%。
8.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，在第五步驟中，側(cè)墻保護(hù)層的厚度在50-200A之間。
9.根據(jù)權(quán)利要求1或2所述的在FinFET器件上形成離子注入側(cè)墻保護(hù)層的方法，其特征在于，側(cè)墻保護(hù)層的材料為二氧化硅，氮化硅或者兩者組合。
【文檔編號(hào)】H01L21/336GK104183500SQ201410403737
【公開(kāi)日】2014年12月3日 申請(qǐng)日期:2014年8月15日 優(yōu)先權(quán)日:2014年8月15日
【發(fā)明者】桑寧波, 雷通 申請(qǐng)人:上海華力微電子有限公司