本披露涉及半導(dǎo)體結(jié)構(gòu)，更具體地，涉及垂直存儲(chǔ)器單元結(jié)構(gòu)及其制造方法。

背景技術(shù)：

存儲(chǔ)器(memory)密度增加的結(jié)果導(dǎo)致價(jià)格便宜、高容量的貯存器(storage)。到2020年，預(yù)計(jì)存儲(chǔ)器裝置可以在一個(gè)郵票的大小區(qū)域存儲(chǔ)一兆位(trillionbits)的信息。然而，增加存儲(chǔ)器密度變得越來(lái)越復(fù)雜與昂貴。而且，目前的傳統(tǒng)技術(shù)在存儲(chǔ)器密度的增長(zhǎng)量正在放緩，由于縮放的難度，甚至無(wú)法跟上摩爾定律的步伐。

技術(shù)實(shí)現(xiàn)要素：

在本披露的一個(gè)態(tài)樣中，一種垂直存儲(chǔ)器單元陣列包括：多個(gè)垂直納米線，延伸自絕緣層；介電材料，位在該多個(gè)垂直納米線的垂直側(cè)壁上；摻雜材料，提供在該多個(gè)垂直納米線之間；至少一個(gè)位線，延伸于該多個(gè)垂直納米線的頂部上并與其電性接觸；以及至少一個(gè)字線，形成在該多個(gè)垂直納米線的垂直側(cè)壁上并藉由介電材料從中隔離。

在本披露的一個(gè)態(tài)樣中，一種垂直存儲(chǔ)器單元陣列包括：多個(gè)垂直納米線；高-k介電材料，位在該多個(gè)垂直納米線的垂直側(cè)壁上；摻雜多晶硅材料，提供在該多個(gè)垂直納米線之間；至少一個(gè)字線，形成在該高-k介電材料上方的該多個(gè)垂直納米線的垂直側(cè)壁上并與該摻雜多晶硅材料電性隔離；以及至少一個(gè)位線，延伸于該多個(gè)垂直納米線的頂部上，與該多個(gè)垂直納米線電性接觸并與該摻雜多晶硅材料電性隔離。

在本披露的一個(gè)態(tài)樣中，一種形成垂直存儲(chǔ)器單元陣列的方法包括：生長(zhǎng)自絕緣層延伸的多個(gè)垂直納米線；在該多個(gè)垂直納米線的垂 直側(cè)壁上沉積介電材料；在該多個(gè)垂直納米線之間沉積摻雜多晶硅材料；在該多個(gè)垂直納米線的垂直側(cè)壁上形成至少一個(gè)字線并藉由介電材料從中隔離；將該至少一個(gè)字線與該摻雜多晶硅材料隔離；以及在該多個(gè)垂直納米線的頂部上形成至少一個(gè)位線并與其電性接觸。

附圖說(shuō)明

本披露在下面詳細(xì)描述，參考以下多個(gè)附圖，本披露的示例性實(shí)施例是以非限制性的示例描述。

圖1是根據(jù)本披露的態(tài)樣顯示結(jié)構(gòu)與相應(yīng)的制造程序。

圖2a是根據(jù)本披露的態(tài)樣顯示圖1的結(jié)構(gòu)經(jīng)受退火制程后的立體圖。

圖2b是圖2a的剖面圖。

圖3是根據(jù)本披露的態(tài)樣顯示納米線與相應(yīng)的制造程序。

圖4是根據(jù)本披露的態(tài)樣顯示若干制程步驟與所得結(jié)構(gòu)。

圖5a是根據(jù)本披露的態(tài)樣顯示圖4的結(jié)構(gòu)經(jīng)受導(dǎo)電材料的沉積制程后的立體圖。

圖5b是圖5a的剖面圖。

圖6是根據(jù)本披露的態(tài)樣顯示在圖5a與圖5b所示結(jié)構(gòu)的露出表面上沉積的層間介電材料的中間結(jié)構(gòu)。

圖7是根據(jù)本披露的態(tài)樣顯示存儲(chǔ)器單元陣列與相應(yīng)的制造程序的橫截面圖。

圖8是顯示圖7的存儲(chǔ)器單元陣列的頂視圖。

圖9至圖14是根據(jù)本披露的其它態(tài)樣顯示結(jié)構(gòu)與相應(yīng)的制造程序。

具體實(shí)施方式

本披露涉及半導(dǎo)體結(jié)構(gòu)，更具體地，涉及垂直存儲(chǔ)器單元結(jié)構(gòu)及其制造方法。更具體地，本披露涉及高密度垂直存儲(chǔ)器單元結(jié)構(gòu)及其制造方法。在實(shí)施例中，該高密度垂直存儲(chǔ)器單元結(jié)構(gòu)利用納米技術(shù)，例如納米線電容器，以提高裝置的密度。在實(shí)施例中，存儲(chǔ)器密度可以是當(dāng)前深溝槽技術(shù)的約2-3倍。

本披露的高密度垂直存儲(chǔ)器單元結(jié)構(gòu)可以使用若干不同工具以若干不同方式來(lái)制造。在一般情況下，該方法與工具用于形成微米與納米級(jí)尺寸的結(jié)構(gòu)。該方法，即技術(shù)，用來(lái)制造本披露的高密度垂直存儲(chǔ)器單元結(jié)構(gòu)的技術(shù)已經(jīng)被集成電路(ic)采用。例如，這些結(jié)構(gòu)是建立在晶圓上并通過(guò)光刻制程在晶圓的頂部圖案化材料的薄膜來(lái)實(shí)現(xiàn)。特別是，高密度垂直存儲(chǔ)器單元結(jié)構(gòu)的制造使用三個(gè)基本組成部分：(i)襯底上沉積的材料的薄膜，(ii)通過(guò)光刻成像施加圖案化掩膜在薄膜的頂部上，以及(ⅲ)經(jīng)掩膜選擇性地蝕刻薄膜。

圖1是根據(jù)本披露的態(tài)樣顯示結(jié)構(gòu)與相應(yīng)的制程步驟。具體地，圖1的結(jié)構(gòu)10包括襯底12。在實(shí)施例中，襯底12可以是一個(gè)絕緣體上硅(silicon-on-insulator,soi)晶圓；但是其它襯底12例如塊體(bulk)襯底也是本披露考慮的。在實(shí)施例中，襯底12包括形成于si晶圓14上的絕緣層16。絕緣層16可以是例如sio2；但是其它絕緣體材料也是可考慮的。絕緣層16的厚度可以為約15納米至約0.5微米；但是這樣的尺寸對(duì)本披露的理解不是至關(guān)重要的。

仍參照?qǐng)D1，在絕緣層16上形成半導(dǎo)體層18。該半導(dǎo)體層18可以例如是硅。本披露還考慮其它半導(dǎo)體材料，例如硅鍺、碳化硅鍺、碳化硅、砷化鎵、砷化銦、磷化銦，以及其它iii/v或ii/vi族化合物半導(dǎo)體。在實(shí)施例中，半導(dǎo)體層18的厚度可以為約5納米至約50納米。在半導(dǎo)體層18沉積金屬或金屬合金層20。在實(shí)施例中，該金屬或金屬合金層20可以使用傳統(tǒng)的化學(xué)汽相沉積(cvd)或原子層沉積(ald)的制程沉積約2納米至20納米的厚度。該金屬或金屬合金層20可以包括例如鋁、金或銅，也包括其他的金屬材料。

金屬或金屬合金層20與半導(dǎo)體層18經(jīng)受圖案化制程，以形成離散的區(qū)域(island)20a。這些離散的區(qū)域?qū)⒃陔S后的制造程序形成納米線?？墒褂脗鹘y(tǒng)的光刻與蝕刻制程進(jìn)行圖案化制程。例如，光阻劑可以在金屬或金屬合金層20上形成，并暴露于能量(例如光)中，以形成開口或圖案。接著，以反應(yīng)性離子蝕刻(reactiveionetching,rie)制程，在金屬或金屬合金層20進(jìn)行化學(xué)選擇性的開口，隨后在半導(dǎo)體層18進(jìn)行該化學(xué)選擇性制程。以這種方式，圖案化制程將形成包括半導(dǎo)體層18與金屬或金屬合金層20的區(qū)域20a。之后，光阻劑可以使用 傳統(tǒng)的灰化(ashing)制程移除。

圖2a是圖1的結(jié)構(gòu)經(jīng)受退火制程后的立體圖，而圖2b是圖2a的剖面圖。在圖2a與圖2b中，金屬或金屬合金層20經(jīng)受退火制程以形成納米點(diǎn)種子(nanodotseeds)22。在實(shí)施例中，退火制程包括在約400℃至約600℃的溫度中約2分鐘至約20分鐘的烘烤過(guò)程。本領(lǐng)域技術(shù)人員將明白，此退火制程將由于表面張力收縮，從而在金屬或金屬合金層形成納米線種子22。

圖3是根據(jù)本披露的態(tài)樣顯示形成納米線18a的生長(zhǎng)制程。例如，在實(shí)施例中，生長(zhǎng)制程包括將該結(jié)構(gòu)置于溫度約300℃至約700℃中含sih4的腔體內(nèi)。在實(shí)施例中，納米線18a可長(zhǎng)到約10微米至100微米高，但是本披露也考慮其它尺寸。在實(shí)施例中，納米線18a可以是約10至30納米的直徑；但是本披露還考慮其它尺寸。

圖4是根據(jù)本披露的態(tài)樣顯示若干附加的制程步驟與所得結(jié)構(gòu)。具體地，在納米線18a的垂直側(cè)壁與其它露出表面上沉積高-k介電層24，例如在納米線種子22與絕緣層16的露出表面上。在實(shí)施例中，高-k介電層24可以是鉿(hafnium,hf)基材料，例如hfo2，沉積的厚度為約1納米至約5納米。高-k介電層24可以利用傳統(tǒng)的ald制程來(lái)沉積。

仍參照?qǐng)D4，在高-k介電層24上沉積摻雜多晶硅材料26，接著是凹陷(recess)制程(例如蝕刻制程)以露出納米線18a的上部與納米線種子22。在實(shí)施例中，該摻雜多晶硅材料26可以是n+摻雜層，例如砷或磷，或p+摻雜層，例如硼，采用傳統(tǒng)的cvd制程沉積。在實(shí)施例中，摻雜多晶硅材料26的凹陷可以通過(guò)傳統(tǒng)的濕式蝕刻制程或者干式蝕刻制程，如rie，以露出納米線18a的垂直范圍約20納米到約100納米，低于納米線種子22。

在圖4中進(jìn)一步顯示，該結(jié)構(gòu)經(jīng)受高溫?zé)嵫趸瞥?，以在摻雜多晶硅表面上形成高溫氧化物層28。在實(shí)施例中，高溫氧化物層28的厚度可以是約3納米至約20納米；但是本披露也考慮其它尺寸。該氧化物層的功能為垂直納米線電容器與垂直納米線晶體管之間的絕緣體。

圖5a是圖4的結(jié)構(gòu)經(jīng)受導(dǎo)體沉積制程后的立體圖，而圖5b是圖5a的剖面圖。特別是，圖5a與圖5b顯示該金屬沉積圍繞該高-k層與 硅納米線，以形成用于垂直通道閘極晶體管(verticalpassgatetransistor)的圍繞閘極(all-aroundgate)結(jié)構(gòu)。作為本領(lǐng)域的技術(shù)人員可以理解的，高-k材料用作閘極電介質(zhì)，且金屬層用作控制閘極。在更具體的實(shí)施例中，金屬層30沉積在露出的表面上，包括在氧化物層28與納米線18a的露出部分與納米線種子22。金屬層30可以是例如鋁或銅，沉積的厚度為約2納米至約20納米。在實(shí)施例中，金屬層30可使用傳統(tǒng)的ald或cvd制程來(lái)沉積。該氧化物層的功能為在垂直納米線電容器與垂直納米線晶體管之間的絕緣體。

如圖5a所示，金屬層30經(jīng)受凹陷制程，例如蝕刻制程，以露出該納米線種子22。在實(shí)施例中，凹陷制程將金屬層30降到低于納米線種子22，使得該金屬層電性隔離，例如，從該截面方向，與納米線種子22隔離。如圖5b所示，在納米線種子22上形成金屬層30。

在圖6中，根據(jù)本披露的態(tài)樣顯示在圖5a與圖5b的結(jié)構(gòu)的露出表面上沉積的層間介電材料32。層間介電材料32可使用傳統(tǒng)的沉積制程，例如cvd，以沉積sio2。在實(shí)施例中，層間介電材料32可凹陷到納米線種子22的下方，并且在納米線18a的側(cè)壁上的金屬層30(例如字線)之間提供電性絕緣。凹陷制程中也可以使金屬層30凹陷到納米線種子22的下方，從而形成存儲(chǔ)器單元的字線。在實(shí)施例中，金屬層30在納米線的上部垂直表面上形成，藉由高-k介電材料24與金屬隔離。凹陷制程可以是一個(gè)傳統(tǒng)的蝕刻制程，例如rie，使材料選擇性的凹陷。

在圖7中，在層間介電材料32上沉積第二層間介電材料32'，再經(jīng)平坦化制程。在實(shí)施例中，平坦化制程可以是化學(xué)機(jī)械研磨(cmp)制程，這也將移除被形成在納米線種子22上的高介電材料24的部分。以這種方式，可露出納米線種子22。

仍參照?qǐng)D7，金屬層34沉積在第二層間介電材料32'上并與該納米線種子22的露出部分直接電性接觸。該金屬層34可以是任何布線材料，例如銅或鎢金屬布線，使用傳統(tǒng)的cvd方法沉積。在實(shí)施例中，金屬層34可以用作存儲(chǔ)器單元的位線。在實(shí)施例中，層間介電材料32'將提供在金屬層34(例如位線)及金屬層30(例如字線)之間的電性絕緣(例如隔離)。另外，本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，納米線18a可 以是垂直通道，且在納米線18a之間的摻雜多晶硅材料26可以是一個(gè)共同的底板。

圖8顯示圖7所示的結(jié)構(gòu)的頂視圖。更具體地，圖8是根據(jù)本披露的態(tài)樣顯示由多個(gè)位線與多個(gè)字線形成的存儲(chǔ)器單元陣列的布局。如圖8，位線是由金屬材料34組成的，并經(jīng)由納米線種子22接觸納米線18a。

圖9至圖14是根據(jù)本披露的其它態(tài)樣顯示結(jié)構(gòu)與相應(yīng)的制造程序。具體地，圖9的結(jié)構(gòu)10'包括在納米線18a的垂直側(cè)壁沉積的金屬層36，接著沉積高-k介電材料24。在實(shí)施例中，金屬層36可以是氮化鈦(tin)或鎢，覆蓋沉積納米線18a的露出表面與納米線種子22。金屬層36可通過(guò)ald制程或cvd制程沉積至厚度為約1納米至約10納米；但是本披露也考慮其它尺寸。在實(shí)施例中，高-k介電層24可以是鉿基材料，例如hfo2，在金屬層36上沉積厚度為約1納米至約5納米。可以使用傳統(tǒng)的ald制程沉積高-k介電層24。

仍然參照?qǐng)D9所示，以蝕刻制程將金屬層36與高-k介電材料24自結(jié)構(gòu)的水平表面(例如絕緣層16與納米線種子22的上部)移除材料。以這種方式，金屬層36與高-k介電材料24將保留在納米線18a的垂直側(cè)壁上。在實(shí)施例中，蝕刻制程可使用傳統(tǒng)的各向異性(anisotropic)蝕刻制程以化學(xué)選擇性地移除材料。

在圖10，摻雜多晶硅材料26被沉積在高-k介電層24與結(jié)構(gòu)的其它露出表面上，然后經(jīng)由一凹陷制程(例如蝕刻制程)以露出納米線18a的上部與納米線種子22。在實(shí)施例中，摻雜多晶硅材料26可以是n+摻雜層，例如砷或磷，或p+摻雜層，例如硼，采用傳統(tǒng)的cvd制程沉積。在實(shí)施例中，摻雜多晶硅材料26可通過(guò)傳統(tǒng)的蝕刻制程(例如rie)凹陷，以露出垂直范圍為約20納米到約100納米的納米線18a，低于納米線種子22。

如圖11所示，金屬層36與高-k介電材料24被凹陷以露出納米線18a的上部。金屬層36與高-k介電材料24的移除可通過(guò)具有化學(xué)選擇性的rie制程來(lái)進(jìn)行，以摻雜多晶硅材料26的表面作為蝕刻停止層。在一個(gè)替代實(shí)施例，如圖12所示，納米線種子22還可以從納米線18a的上表面移除。

如圖13所示，在納米線18a的露出部分與高-k介電層28的表面上沉積高-k介電材料38。在實(shí)施例中，該高-k介電材料38可以通過(guò)ald制程或cvd制程覆蓋沉積至厚度為約1納米至約5納米；但是本發(fā)明也考慮其它尺寸。在實(shí)施例中，該高-k介電層38可以是鉿基材料，例如hfo2。使用ald制程或cvd制程沉積金屬層40在該高-k介電材料38上至厚度為約3納米至約8納米；但是本發(fā)明也考慮其它尺寸。在實(shí)施例中，金屬層40可經(jīng)受各向異性蝕刻以從水平表面移除金屬層40，例如，納米線18a上方的高-k介電層38及高-k介電層38的水平表面。以這種方式，金屬層40仍然存留在納米線18a的垂直表面上。本領(lǐng)域的技術(shù)人員所理解的，該金屬層40會(huì)在納米線18a的上垂直表面上形成字線，藉由高-k介電材料24隔離該金屬。

在圖14中，在該結(jié)構(gòu)上覆蓋沉積絕緣體材料以形成層間介電材料32/32'。在實(shí)施例中，層間介電材料32/32'可以是氧化物基材料，例如sio2，使用傳統(tǒng)的cvd制程沉積。層間介電材料32/32'將經(jīng)受cmp制程，露出納米線18a的金屬，例如移除納米線18a的頂表面的高-k介電材料24。

納米線18a的露出部分經(jīng)受硅化制程以形成硅化物接觸42。本領(lǐng)域的技術(shù)人員應(yīng)該理解，硅化制程開始于沉積過(guò)渡金屬薄層(例如鎳、鈷或鈦)在納米線18a上。該材料沉積后，該結(jié)構(gòu)被加熱到約400℃允許該過(guò)渡金屬與露出的硅反應(yīng)(或如本文所述的其他半導(dǎo)體材料)形成低電阻過(guò)渡金屬硅化物。以下的反應(yīng)中，任何殘留的過(guò)渡金屬由化學(xué)蝕刻移除，留下硅化物接觸42。在替代實(shí)施例中，使用圖11的結(jié)構(gòu)，硅化物接觸42可直接在該納米線種子22上形成。

在圖14中進(jìn)一步顯示，金屬層34沉積在層間介電材料32/32'上，并與該硅化物接觸42的露出部分直接電性接觸。金屬層34可以是任何布線材料如銅或鎢的金屬布線，使用傳統(tǒng)的cvd制程沉積。在實(shí)施例中，金屬層34可以作為存儲(chǔ)器單元的位線，其通過(guò)層間介電材料32/32'與金屬層40(例如字線)電性隔離。在金屬層40(例如字線)之間的電性絕緣(例如隔離)也由層間介質(zhì)材料32/32'提供。本領(lǐng)域的技術(shù)人員應(yīng)認(rèn)識(shí)到，納米線18a可以是垂直通道，且在納米線18a之間的摻雜多晶硅材料26可以是一個(gè)共同底板。

以上所描述的方法使用于集成電路芯片的制造。所得的集成電路芯片可以分布在原始晶圓的制造形式(即，單一晶圓具有多個(gè)未封裝的芯片)，為裸芯片，或未封裝的形式。在后一種情況下，芯片被安裝在單個(gè)芯片封裝內(nèi)(諸如塑料載體，帶有引線被固定到主板或其他更高級(jí)的載體)，或在多芯片封裝內(nèi)(諸如具有表面互連或掩埋互連的任一個(gè)或兩者的陶瓷載體)。在任何情況下，芯片隨后與其它芯片，離散電路元件和/或其它信號(hào)處理裝置整合，作為(a)中間產(chǎn)品的一部分，諸如主板，或者(b)最終產(chǎn)品。最終產(chǎn)品可以是任何產(chǎn)品包括集成電路芯片，范圍從玩具與其他低階應(yīng)用到具有顯示器、鍵盤或其他輸入裝置以及中央處理器的高級(jí)計(jì)算機(jī)產(chǎn)品。

本披露的各種實(shí)施例的描述基于說(shuō)明的目的，但并非意在窮舉或限制于所公開的實(shí)施例。對(duì)于本領(lǐng)域的普通技術(shù)人員，許多修改與變化將不脫離所描述實(shí)施例的范圍與精神是顯而易見的。本文所用的術(shù)語(yǔ)被選擇最好地解釋實(shí)施例的原理，在市場(chǎng)中發(fā)現(xiàn)的實(shí)際應(yīng)用或技術(shù)改進(jìn)過(guò)的技術(shù)，或使其他的普通技術(shù)人員能夠理解在此公開的實(shí)施例。