耐壓40伏特以上的ldmos器件的結構的制作方法
【技術領域】
[0001]本發(fā)明涉及集成電路制造領域，特別是涉及耐壓40伏特以上的LDMOS器件。
【背景技術】
[0002]信息技術和全球通訊市場的飛速發(fā)展對高壓集成電路的性能提出了更高的要求。作為一種性價比很高的器件，LDMOS由于更容易與CMOS工藝兼容而在高壓集成電路中獲得了廣泛應用。
[0003]LDMOS管具有負溫效應，其漏電流在受熱時自動均流，不會像雙極型管的正溫度效應那樣在收集極電流局部形成熱點，所以管子不易損壞，負載失配和過激勵的承受能力也大大加強。同樣由于LDMOS管的自動均流作用，其輸入一輸出特性曲線在IdB壓縮點(大信號運用的飽和區(qū)段)下彎較緩，所以動態(tài)范圍變寬，有利于模擬和數字電視射頻信號放大。LDMOS在小信號放大時近似線性，幾乎沒有交調失真，很大程度簡化了校正電路。此外，MOS器件的直流柵極電流幾乎為零，偏置電路簡單，無需復雜的帶正溫度補償的有源低阻抗偏置電路。
[0004]對LDMOS而言，外延層的厚度、摻雜濃度、漂移區(qū)的長度是其最重要的特性參數。高壓LDMOS器件的耐壓和導通電阻取決于外延層的濃度、厚度及漂移區(qū)長度的折中選擇。因為耐壓和導通阻抗對于外延層的濃度和厚度的要求是矛盾的。高的擊穿電壓要求厚的輕摻雜外延層和長的漂移區(qū)，而低的導通電阻則要求薄的重摻雜外延層和短的漂移區(qū)，因此必須選擇最佳外延參數和漂移區(qū)長度，以便在滿足一定的源漏擊穿電壓的前提下，得到最小的導通電阻。
[0005]Resurf (降低表面電場)技術是經常被采用的一種提高器件耐壓(或者降低器件導通電阻)的方法，特別是對于較高耐壓的LDMOS器件，比如應用于40伏特以上的LDMOS器件(見圖1)。Resurf技術的原理是，比如對N型LDMOS來說，在N型漂移區(qū)的底部形成P型區(qū)域，實現(xiàn)對漂移區(qū)的縱向相互耗盡。而不采用Resurf技術的傳統(tǒng)NLDM0S，漂移區(qū)的耗盡是靠N型漂移區(qū)與P型溝道形成的橫向耗盡來實現(xiàn)的。Resurf引起的縱向耗盡將使得漂移區(qū)的耗盡長度更長，從而實現(xiàn)更高的耐壓。
[0006]但傳統(tǒng)Resurf技術也存在缺點，比如P型摻雜區(qū)位于N型漂移區(qū)之下，因此，工藝制作過程中，會中和掉部分漂移區(qū)的雜質；同時P型摻雜區(qū)也會導致N型漂移區(qū)的縱向寬度變小，導致電流路徑變窄，電路密度變大，從而可能引起NLDMOS中的寄生NPN三極管的大電流注入效應變嚴重，影響器件的開態(tài)擊穿電壓。

【發(fā)明內容】

[0007]本發(fā)明要解決的技術問題是提供一種耐壓40伏特以上的LDMOS器件的結構，它可以提高LDMOS器件的擊穿電壓。
[0008]為解決上述技術問題，本發(fā)明的耐壓40伏特以上的LDMOS器件的結構，帶有漏端輔助Resurf，其漏端漂移區(qū)下方具有一個摻雜類型與漂移區(qū)摻雜類型相反的摻雜區(qū)域。
[0009]所述LDMOS為NLDM0S，所述摻雜區(qū)域為P型摻雜區(qū)。所述P型摻雜區(qū)可以為一高壓P阱。
[0010]本發(fā)明的40伏特以上LDMOS器件，由于在漏端一側增加了一個摻雜類型與漂移區(qū)摻雜類型相反的區(qū)域，使得LDMOS器件具有了漏端輔助Resurf效應，不僅提高了器件的擊穿電壓，而且解決了傳統(tǒng)Resurf技術在提高器件擊穿電壓的同時，會造成漂移區(qū)中的雜質被中和和漂移區(qū)中的電流通道變窄的問題。
【附圖說明】
[0011]圖1是傳統(tǒng)的40伏特以上NLDMOS器件的結構。
[0012]圖2是本發(fā)明的帶有漏端輔助Resurf的40伏特以上NLDMOS器件的結構。
[0013]圖3是圖2結構的NLDMOS器件與圖1結構的NLDMOS器件的漏端耗盡比較圖。圖2結構的NLDMOS器件具有更多的漏端耗盡。
[0014]圖4圖2結構的NLDMOS器件與圖1結構的NLDMOS器件的擊穿電壓比較圖。圖2結構的NLDMOS器件具有更高的擊穿電壓。
[0015]圖中附圖標記說明如下:
[0016]1:P型襯底
[0017]2:N 型深阱(DNW)
[0018]3a:溝道一側高壓P阱(HVPW)
[0019]3b:漏端一側高壓P阱(HVPW)
[0020]4:淺隔離槽(STI)
[0021]5:P 阱(PW)
[0022]6:N 阱(NW)
[0023]7:柵極
[0024]8:P型重摻雜區(qū)
[0025]9a:N型重摻雜區(qū)(源端)
[0026]9b:N型重摻雜區(qū)(漏端)
[0027]10:隔離側墻
【具體實施方式】
[0028]為對本發(fā)明的技術內容、特點與功效有更具體的了解，現(xiàn)結合附圖，詳述如下:
[0029]本發(fā)明的耐壓40伏特以上的LDMOS器件，其漏端帶有輔助Resurf。對于N型LDMOS來說，是在NLDMOS的漏端底部，加入一 P型摻雜區(qū)域。這一 P型摻雜區(qū)可以只是在漏端底部，也可以同時向漂移區(qū)覆蓋一小部分區(qū)域(如果覆蓋到漂移區(qū)的區(qū)域，則這個區(qū)域不能太大，需要嚴格控制其小于I微米)。
[0030]以上海華虹宏力半導體制造有限公司的B⑶180G的40伏特模擬NLDMOS器件為例，漏端的P型摻雜區(qū)可以通過高壓P阱來實現(xiàn)，即在這個器件的漏端注入位置形成高壓P阱。由于高壓P阱注入的劑量較低(一般注入硼離子，注入劑量1.1E12?1.2E13cm_2)，同時退火推進到較深的位置，因此最終可以在漏端底部形成一個P型摻雜區(qū)域，如圖2所示。該P型摻雜區(qū)域和N型漂移區(qū)形成縱向的相互耗盡，這樣，在提高器件擊穿電壓的同時，就不會造成漂移區(qū)中的N型雜質被中和，也不會使NLDMOS器件在漂移區(qū)中的電流通道變窄。
【主權項】
1.耐壓40伏特以上的LDMOS器件的結構，其特征在于，該LDMOS器件的漏端漂移區(qū)下方具有一個摻雜類型與漂移區(qū)摻雜類型相反的摻雜區(qū)域。
2.根據權利要求1所述的LDMOS器件的結構，其特征在于，所述LDMOS為NLDM0S，所述摻雜區(qū)域為P型摻雜區(qū)。
3.根據權利要求2所述的LDMOS器件的結構，其特征在于，所述P型摻雜區(qū)為高壓P阱。
【專利摘要】本發(fā)明公開了一種耐壓40伏特以上的LDMOS器件的結構，該LDMOS器件的漏端漂移區(qū)下方具有一個摻雜類型與漂移區(qū)摻雜類型相反的摻雜區(qū)域。本發(fā)明由于在漏端一側增加了一個摻雜類型與漂移區(qū)摻雜類型相反的區(qū)域，使得LDMOS器件具有了漏端輔助Resurf效應，不僅提高了器件的擊穿電壓，而且解決了傳統(tǒng)Resurf技術在提高器件擊穿電壓的同時，會造成漂移區(qū)中的雜質被中和和漂移區(qū)中的電流通道變窄的問題。
【IPC分類】H01L29-08, H01L29-78
【公開號】CN104733527
【申請?zhí)枴緾N201310717896
【發(fā)明人】劉冬華, 錢文生, 段文婷
【申請人】上海華虹宏力半導體制造有限公司
【公開日】2015年6月24日
【申請日】2013年12月23日