為了減小段166'中的電流密度，段166'可以比段16P和162'寬。
[0082]緊接著轉(zhuǎn)至圖9C，圖示了在柔性印刷電路板150-3上實現(xiàn)的耦合區(qū)域203的另一個實現(xiàn)203-3。圖9C是印刷電路板150-3的一部分的示意性平面圖。在圖9C的實施例中，以并排方式在印刷電路板150-3的第一層上(例如，在頂層上)再次路由段161'和162'。在印刷電路板150-3的不同層(諸如中間層或者底層)上路由段166'。在圖9C的實施例中，段166'在第一接合點206-1處分成兩個分開的電流通路。段166'隨后在第二接合點206-2處重新組合成單個電流通路。如圖所示，在接合點206-1、206-2之間設(shè)置的段166'的兩個電流通路被路由以與相應(yīng)段16P、162'重疊。因此，段161'可以與段166'的兩個電流通路中的一個大體上垂直地堆疊以及段162'可以與段166'的兩個電流通路中的另一個電流通路大體上垂直地堆疊。段166^的兩個電流通路可以與段16P和162'等距離。如圖所示，通過將段166'上的電流沿著兩個電流通路分開，可以使用更薄的跡線段。
[0083]緊接著轉(zhuǎn)至圖9D，圖示了在柔性印刷電路板150-4上實現(xiàn)的耦合區(qū)域203的另一個實現(xiàn)203-4。圖9D是印刷電路板150-4的一部分的示意性平面圖。在圖9D的實施例中，以并排方式在印刷電路板150-4的第一層上(例如，在頂層上)再次路由段161'和162'。段166'再次分成兩個分開的電流通路。具體地，在圖9D的左手側(cè)開始，能夠看出，段166'最初在印刷電路板150-4的較低層(例如，中間層或者底層)上，而段16P和162 ^在頂層上。導(dǎo)電通孔207-1充當(dāng)將段166^分成兩個電流通路166-P和166-2'的第一接合點。段166-P在印刷電路板150-4的較低層上從第一通孔207-1延伸到第二通孔207-2，在第二通孔207-2處段166-1'轉(zhuǎn)換到頂層。區(qū)段166-1'隨后在頂層上平行于并且緊鄰于段16P地延伸到第三導(dǎo)電通孔207-3。在通孔207-3的底部處，段166-廣隨后連接至第四導(dǎo)電通孔207-4，在207-4處段166-P與段166-2^重新組合。段166-2^從第一通孔207-1延伸到第四通孔207-4并且平行于并且緊鄰于段162'地在頂層上延伸。電流通路166-P與段16P的距離可以與電流通路166-2^與段162'的距離相同。
[0084]圖9和9B-9D的實施例沒有在段161'與162'之間插入任何導(dǎo)電段。這可以提高傳輸線路172的性能。另外，圖9C和9D的實施例可以呈現(xiàn)段166'與段16。和162'之間減小的電容耦合，這也可以提高性能。
[0085]第三和第四不平衡耦合區(qū)域203和204可以設(shè)計為分別地在差分傳輸線路173與差分傳輸線路172和差分傳輸線路173與差分傳輸線路174之間注入足以基本上抵消在插頭116的插頭插片區(qū)域中由差分傳輸線路173注入到差分傳輸線路172和174上的差分-共模串?dāng)_。如果預(yù)期可以在匹配插座的引線框中由差分傳輸線路173將另外的差分-共模串?dāng)_注入到差分傳輸線路172和174上，則可以增大由差分傳輸線路173注入到差分傳輸線路172和174上的差分-共模串?dāng)_量，使得該另外的差分-共模串?dāng)_也由在第三和第四不平衡耦合區(qū)域203和204中注入的差分-共模串?dāng)_基本上抵消。可以以各種方式調(diào)節(jié)在第三和第四不平衡耦合區(qū)域203和204中引入的差分-共模串?dāng)_量，包括，例如，調(diào)節(jié)耦合段16P /162' /166'和166' /167' /168'的長度，調(diào)節(jié)這些段的厚度，調(diào)節(jié)這些段的間隔等等。
[0086]如上所述，插頭插片141-148可以包括“薄斷面”插頭插片，其具有小得多的面向表面面積。這可以顯著地減少在插頭116中的多種差分對組合之間生成的侵入串?dāng)_量。導(dǎo)體101-108端接至印刷電路板150上以及導(dǎo)電通路161-168的路由還可以設(shè)計為減少或者最小化在差分對171-174之間生成的侵入串?dāng)_量。因此，插頭116中生成的侵入串?dāng)_量可以顯著地少于相關(guān)行業(yè)標(biāo)準(zhǔn)文件中規(guī)定的侵入串?dāng)_水平。因此，如有必要，可以在插頭116中設(shè)置多個侵入串?dāng)_電路，該侵入串?dāng)_電路在對之間注入另外的侵入串?dāng)_以使插頭116符合這些行業(yè)標(biāo)準(zhǔn)文件。
[0087]使用薄斷面插頭插片和侵入串?dāng)_電路可以是有益的，例如，因為如果其它一切保持相等，則如果在時間上彼此非?？拷刈⑷肭秩氪?dāng)_和補(bǔ)償串?dāng)_，則通?？梢詫崿F(xiàn)更有效的串?dāng)_抵消(由于這使注入侵入串?dāng)_的一個或者多個點與注入補(bǔ)償串?dāng)_的一個或者多個點之間發(fā)生的相移最小化)。插頭116可以設(shè)計為在插頭的后面部分中(S卩，在與插頭插片141-148的插頭-插座匹配區(qū)域較長的電氣延遲處的插頭116的部分中)生成低水平的侵入串?dāng)_，以及侵入串?dāng)_電路被設(shè)置為在與插頭插片141-148的插頭-插座匹配區(qū)域的非常短的延遲處注入大量侵入串?dāng)_。這可以允許更有效地抵消匹配插座中的侵入串?dāng)_。
[0088]如圖10的電路圖所示，可以鄰近插頭插片141-148設(shè)置四個侵入串?dāng)_電容器181-184(可以在其它實施例中設(shè)置不同數(shù)量的電容器)。電容器181在插頭插片142與143之間(S卩，在差分傳輸線路172與173之間)注入侵入串?dāng)_，電容器182在插頭插片143與144之間(即，在差分傳輸線路171與173之間)注入另外的侵入串?dāng)_，電容器183在插頭插片145與146之間(即，在差分傳輸線路171與173之間)注入侵入串?dāng)_，以及電容器184在插頭插片146與147之間(即，在差分傳輸線路173與174之間)注入侵入串?dāng)_。四個侵入串?dāng)_電容器181-184中的每一個配置為在非常接近每個插頭插片142-147的插頭-插座匹配區(qū)域的位置處注入侵入串?dāng)_。具體地，每個串?dāng)_電容器181-184的電極連接至導(dǎo)電通孔132-137的頂部邊緣(注意，在圖10中僅對通孔131和138進(jìn)行了編號，但是在圖10中對每個通孔都進(jìn)行了清楚的描繪)。因此，在插頭插片142-147的下側(cè)處(與相應(yīng)插頭插片的插頭-插座匹配區(qū)域直接相對)注入由每個侵入串?dāng)_電容器181-184生成的侵入串?dāng)_。
[0089]圖1OA是圖8的印刷電路板150的修訂版本15(V的一部分的示意電路圖。如圖1OA所示，印刷電路板15(V包括圖10的實施例中設(shè)置的侵入串?dāng)_電容器182和183，但是用侵入串?dāng)_電容器18。和18^替換侵入串?dāng)_電容器181和184。電容器18”在插頭插片141與146之間(S卩，在差分傳輸線路172與173之間)注入侵入串?dāng)_，以及電容器184'在插頭插片143與148之間(即，在差分傳輸線路173與174之間)注入另外的侵入串?dāng)_。因此，電容器181'在與圖10的電容器181相同的兩個傳輸線路之間注入具有與由圖10的電容器181注入的串?dāng)_完全相同極性的串?dāng)_，以及電容器18V在與圖10的電容器184相同的兩個傳輸線路之間注入具有由圖10的電容器184注入的串?dāng)_完全相同極性的串?dāng)_。然而，通過設(shè)置分別地在插頭插片141與146之間以及在插頭插片143與148之間親合的電容器181'和184'，還可以減少模式轉(zhuǎn)換。如同圖10的實施例一樣，侵入串?dāng)_電容器181'和184'配置為在非?？拷孱^-插座匹配區(qū)域的位置處注入侵入串?dāng)_。
[0090]根據(jù)本發(fā)明另外的實施例，提供了可以基本上抵消通過該插頭在多種差分傳輸線路之間注入的差分-共模串?dāng)_的通信插頭(和相關(guān)接插線)，然而該插頭同時在這些差分傳輸線路之間維持預(yù)定量的差分-差分串?dāng)_。這些插頭可以是符合行業(yè)標(biāo)準(zhǔn)的插頭，其在生成顯著較低水平的差分-共模串?dāng)_的同時呈現(xiàn)所需量的差分-差分串?dāng)_，從而減少抵消匹配插座中的大量差分-共模串?dāng)_的任何需要。在描述這些通信插頭之前，簡短地討論用于抵消差分-差分串?dāng)_和差分-共模串?dāng)_的多種已知方案很有幫助。
[0091]具體地，圖11是已知串?dāng)_補(bǔ)償方案的示意圖，該串?dāng)_補(bǔ)償方案補(bǔ)償遵照TIA/EIAT568-B布線慣例的四對模塊化匹配插頭/插座組合中的對2與3之間的差分-差分串?dāng)_。參照圖11，如果差分驅(qū)動對3，則可以借助于對2的交叉基本上抵消(忽略延遲的影響)耦合到對2上的差分信號能量。然而，可惜的是，由于導(dǎo)體T3(對3的尖端)將比導(dǎo)體R3(對3的環(huán))耦合更多的信號能量到對2上，因此圖11的補(bǔ)償方案并沒有解決對2上耦合的共模信號。
[0092]圖12是補(bǔ)償差分-共模串?dāng)_的已知串?dāng)_補(bǔ)償方案的示意圖。如圖12所示，為對3的導(dǎo)體(T3，R3)添加交叉，以使得在“串?dāng)_區(qū)域”中注入到對2上的差分-共模串?dāng)_可以由在“補(bǔ)償區(qū)域”中從對3注入到對2上的相反極性的差分-共模串?dāng)_基本上抵消。盡管圖12的補(bǔ)償方案可以有效地抵消任何耦合的共模信號，但是可惜的是，該補(bǔ)償方案不解決差分-差分串?dāng)_。
[0093]圖13A-13C是根據(jù)本發(fā)明實施例用于通信插頭的串?dāng)_補(bǔ)償方案的示意圖。在圖13A-13C中，為了簡化附圖，僅圖示了對2和對3的導(dǎo)電通路和插頭插片(S卩，導(dǎo)電通路261-263和266以及插頭插片241-243和246)。例如，插頭插片241-243和246可以與上面討論的插頭116中包括的插頭插片141-143和146相同。
[0094]如上所述，減少通信插頭中出現(xiàn)的差分-共模串?dāng)_量以減少或者消除補(bǔ)償匹配插座中的該串?dāng)_的任何需要可以是有利的。然而，不同于匹配的插頭-插座組合，要求許多通信插頭(諸如符合ANSI/TIA-568-C.2標(biāo)準(zhǔn)的插頭)在通過插頭的多種傳輸線路之間呈現(xiàn)規(guī)定水平的侵入差分-差分串?dāng)_。根據(jù)本發(fā)明的實施例，提供了可以在每個對組合之間提供必要水平的差分-差分串?dāng)_的同時在多種對組合之間呈現(xiàn)很少或者沒有差分-共模串?dāng)_的通信插頭。根據(jù)本發(fā)明實施例的插頭包括在通過插頭的多種導(dǎo)電通路之間注入串?dāng)_的多個串?dāng)_注入電路，其中由這些電路注入的串?dāng)_的幅度被選擇為在提供必要水平的侵入差分-差分串?dāng)_的同時抵消差分-共模串?dāng)_。
[0095]現(xiàn)在將參考圖13A討論所提供的串?dāng)_注入電路和用于為這些串?dāng)_注入電路選擇值的方法。圖13A圖示了用于四對通信插頭中的對2和對3的串?dāng)_補(bǔ)償方案，例如該方案可以用于具有注入比相關(guān)行業(yè)標(biāo)準(zhǔn)文件要求的差分-差分串?dāng)_多的差分-差分串?dāng)_的插頭插片的插頭。
[0096]如從圖13A顯而易見的，串?dāng)_將固有地出現(xiàn)在插頭插片241-243與246之間。該串?dāng)_將通常包括電容耦合和電感耦合兩者(其中電容耦合比電感耦合多)。該固有串?dāng)_在圖13A-13C中表示為四個串?dāng)_耦合Csl、Cs2、Cs3和Cs4。耦合Csl表示插頭插片241與插頭插片243之間親合的串?dāng)_，親合Cs2表不插頭插片242與插頭插片246之間親合的串?dāng)_，親合Cs3表不插頭插片241與插頭插片246之間親合的串?dāng)_，以及親合Cs4表不插頭插片242與插頭插片243之間耦合的串?dāng)_。盡管這些耦合Csl、Cs2、Cs3和Cs4示出為本質(zhì)上是電容性的，但是應(yīng)當(dāng)理解，它們還將通常包括電感分量。耦合Csl、Cs2、Cs3和Cs4的值由插頭插片的幾何結(jié)構(gòu)和介質(zhì)材料的電氣性質(zhì)(以及電連接至插頭插片的導(dǎo)電跡線的幾何結(jié)構(gòu))確定，并且可以直接測量或者從實際串?dāng)_水平的測量值推斷。
[0097]如圖13A所示，還在對2與對3的導(dǎo)體之間耦合多個串?dāng)_注入電路。在圖13A實施例中，這些串?dāng)_注入電路包括連接在導(dǎo)電通路261 (對2的尖端線)與導(dǎo)電通路263 (對3的尖端線)之間的第一串?dāng)_注入電路Cd，連接在導(dǎo)電通路262(對2的環(huán)形線)與導(dǎo)電通路266 (對3的環(huán)形線)之間的第二串?dāng)_注入電路Cc2以及連接在導(dǎo)電通路261與導(dǎo)電通路266之間的第三串?dāng)_注入電路Cc3。如圖13A所示，在一個示例實現(xiàn)中，串?dāng)_注入電路Cd、Cc2和Cc3可以實現(xiàn)為連接在插頭插片241-243和246處或者直接鄰近插頭插片241-243和246的電容器以在“侵入”串?dāng)_Csl、Cs2、Cs3和Cs4的注入點處或者非常接近該注入點注入由電路Ccl、Cc2和Cc3提供的“補(bǔ)償”串?dāng)_。如果正確地選擇由串?dāng)_注入電路Ccl、Cc2和Cc3注入的串?dāng)_的幅度，則可以在仍然在對2與對3之間提供必要水平的侵入差分-差分串?dāng)_的同時基本上抵消對2與對3之間的差分共模耦合(無論兩個對中的哪個對被驅(qū)動以及哪個對空閑)。
[0098]下列分析示出了如何計算為了在對2與對3之間實現(xiàn)必要量的差分-差分串?dāng)_的同時基本上抵消差分-共模串?dāng)_，使用串?dāng)_注入電路Ce 1、Cc2和Cc3在對2與對3之間注入的串?dāng)_量。串?dāng)_區(qū)域中的差分-差分耦合和差分-共模串?dāng)_耦合效應(yīng)可以由等式(1)-(3)表示如下:
[0099]Csu = Cs3+Cs4 - Csl - Cs2(I)
[0100]Csb23 = Cs2+Cs4 - Csl - Cs3(2)
[0101]Csb32 = Csl+Cs4 - Cs2 - Cs3(3)
[0102]其中:
[0103]Csu是串?dāng)_區(qū)域中的不平衡耦合(電容和電感兩者)，負(fù)責(zé)對2與對3之間的差分-差分串?dāng)_；
[0104]Csb23是串?dāng)_區(qū)域中的平衡耦合(電容和電感兩者)，負(fù)責(zé)當(dāng)對2被驅(qū)動以及對3空閑時的差分-共模串?dāng)_；以及
[0105]Csb32是串?dāng)_區(qū)域中的平衡耦合(電容和電感兩者)，負(fù)責(zé)當(dāng)對3被驅(qū)動以及對2空閑時的差分-共模串?dāng)_。
[0106]術(shù)語“不平衡耦合”描述了有助于差分-差分串?dāng)_的兩個對之間的總耦合，以及術(shù)語“平衡耦合”描述了有助于差分-共模串?dāng)_的兩個對之間的總耦合。對于在對2與對3之間提供行業(yè)標(biāo)準(zhǔn)化的差分-差分串?dāng)_量的同時的總差分-共模串?dāng)_抵消，三個串?dāng)_注入電路Ccl、Cc2和Cc3應(yīng)當(dāng)選擇為在產(chǎn)生與減去行業(yè)標(biāo)準(zhǔn)化侵入串?dāng)_量的串?dāng)_區(qū)域中的那些耦合的極性相同和相反的不平衡耦合的同時產(chǎn)生與串?dāng)_區(qū)域中的耦合的極性相同和相反的平衡耦合。因此，三個串?dāng)_注入電路Ccl、Cc2、和Cc3應(yīng)當(dāng)注入具有以等式(4)-?)表示的幅度的串?dāng)_，等式(4)-(6)如下:
[0107]-Csu = Cc3-Ccl-Cc2-K(4)
[0108]-Csb23 = Cc2 - Ccl - Cc3(5)
[0109]-Csb32 = Ccl - Cc2 - Cc3(6)
[0110]其中:
[0111]K是根據(jù)行業(yè)標(biāo)準(zhǔn)應(yīng)當(dāng)在對2與對3之間注入的侵入差分-差分串?dāng)_的幅度。
[0112]對Ccl、Cc2和Cc3求解等式(4)-(6)產(chǎn)生等式(7)-(9)如下:
[0113]Ccl = (Csu+Csb23 -K)/2(7)
[0114]Cc2 = (Csu+Csb32 -K)/2(8)
[0115]Cc3 = (Csb23+Csb32)/2(9)
[0116]將來自等式(1)-(3)的Csu、Csb23和Csb32替換到等式(7)-(9)中產(chǎn)生等式
(10)-(12)如下:
[0117]Ccl = Cs4-Csl-K/2(10)
[0118]Cc2 = Cs4 - Cs2 - K/2(11)
[0119]Cc3 = Cs4 - Cs3(12)
[0120]如由等式(10)-(