包圍集成電路布線附近的貫通基板通孔的非連續(xù)虛擬結構的制作方法
【技術領域】
[0001]本發(fā)明涉及集成電路(IC)中的多級布線連接半導體設備，更具體地，涉及包括貫通基板通孔(through-substrate via)的堆疊式集成電路。
【背景技術】
[0002]貫通基板通孔(TSV)實施在各種多疊層分層式三維(3D)集成電路中，并且提供了穿過一個或多個集成電路層的垂直連接。每層均由具有圖案化其中的電路元件的基板、前端線路(FEOL)處理、以及在基板表面上構造的互連布線、提供電路元件之間的連接的后端線路(BEOL)處理組成。參考圖1A，示出了與TSV鄰近的常規(guī)多級布線結構100的俯視圖。BEOL處理在由諸如體硅基板103的體基板支撐的一個或多個介電層107中形成多個常規(guī)圖案化的金屬層102和104以及互連過孔106。圖1B中示出了常規(guī)的多級布線結構100的截面圖。第一金屬層級102位于第二金屬層級104的下方。中間級過孔106連接一個或多個第二金屬層級線104與第一金屬層級線102。在圖案化金屬層102至104與過孔106之后，電路布線排除區(qū)域(circuit wiring keep out zone，K0Z)內(nèi)的一個或多個介電層107的一部分被垂直貫穿蝕刻，然后，隨后填充有金屬材料，以形成延伸穿過多級布線結構100的金屬TSV 108。
[0003]然而，因為在BEOL處理中形成(S卩，堆疊)介電層，所以在TSV插入之后，金屬層102至104以及過孔106的圖案被扭曲。例如，與保留用于TSV 108的區(qū)域鄰近的介電層的內(nèi)側可實現(xiàn)金屬圖案扭曲效果。因此，扭曲的金屬圖案可危及3D集成線路布線100的可靠性和性會K。

【發(fā)明內(nèi)容】

[0004]根據(jù)本發(fā)明的至少一種實施方式，一種包括形成在基板上的多個堆疊式介電層級的3D集成電路包括圖案化在電路布線排除區(qū)域(KOZ)周圍的對應介電層級中的多個非連續(xù)的虛擬墻(non-contiguous dummy wall)。非連續(xù)的虛擬墻形成在電路布線KOZ中并且具有沿著限定長度的第一方向延伸的外側和相對的內(nèi)側。電路布線段位于第一金屬層級處并且第二電路布線段位于與第一金屬層級不同的第二金屬層級處。第一金屬層級和第二金屬層級位于至少一個非連續(xù)的虛擬墻的相鄰內(nèi)側。
[0005]根據(jù)另一實施方式，一種形成3D集成電路布線的方法包括:將多個介電層級堆疊在基板上，以限定3D集成電路布線的厚度。該方法進一步包括:執(zhí)行后端線路(BEOL)處理，以在介電層級的至少一個中圖案化金屬層級和過孔。該方法進一步包括:在相應的金屬層級處圖案化多個非連續(xù)的虛擬墻元件。該方法進一步包括:在相關聯(lián)的電路布線排除區(qū)域(KOZ)中形成貫通基板通孔(TSV)。
[0006]通過本發(fā)明的技術實現(xiàn)了附加特征。此處詳細描述了其他實施方式并且將其他實施方式視為要求保護發(fā)明的一部分。為了通過特征更好地理解本發(fā)明，參考描述和附圖。
【附圖說明】
[0007]具體指出了被視為本發(fā)明的主題并且在本說明書結尾的權利要求中明確要求保護本主題。從結合所附附圖進行的下列細節(jié)描述中，上述特征顯而易見:
[0008]圖1A是示出了根據(jù)BEOL處理以穿過3D集成電路層并且在多個金屬層級和過孔附近形成TSV的常規(guī)3D集成電路布線的俯視圖。
[0009]圖1B是圖1A中示出的常規(guī)3D集成電路布線的截面圖；
[0010]圖2A是示出了根據(jù)本公開的非限制性實施方式的遵循形成使得金屬層和過孔元件與排除區(qū)域(KOZ)隔離的多個非連續(xù)的虛擬墻元件的圖案化處理的3D集成電路布線的俯視圖；
[0011]圖2B是示出了根據(jù)本公開的非限制性實施方式的遵循形成使得金屬層和過孔元件與排除區(qū)域(KOZ)隔離距離(d)的多個非連續(xù)的虛擬墻元件的圖案化處理的3D集成電路布線的俯視圖；
[0012]圖3是根據(jù)非限制性實施方式的沿著圖2A中的線A-A截取的3D集成電路布線中包括的有源金屬層和過孔的截面圖；
[0013]圖4是根據(jù)非限制性實施方式的沿著圖2A中的線B-B截取的3D集成電路布線中包括的非連續(xù)虛擬墻元件的一部分的截面圖；
[0014]圖5是示出了根據(jù)本公開的非限制性實施方式的在由非連續(xù)虛擬墻元件限定的KOZ中形成TSV之后的圖2中所示的3D集成電路布線的俯視圖；
[0015]圖6是示出了根據(jù)本公開的另一非限制性實施方式的遵循形成使得金屬層和過孔元件與排除區(qū)域(KOZ)隔離的多個非連續(xù)虛擬墻元件的圖案化處理的3D集成電路布線的俯視圖；
[0016]圖7是示出了根據(jù)本公開的又一非限制性實施方式的遵循形成使得金屬層和過孔元件與排除區(qū)域(KOZ)隔離的多個非連續(xù)虛擬墻元件的圖案化處理的3D集成電路布線的俯視圖；以及
[0017]圖8是示出了根據(jù)本公開的非限制性實施方式的形成3D集成電路布線的方法的流程圖。
【具體實施方式】
[0018]本公開的各種實施方式提供3D集成電路布線，3D集成電路布線包括在BEOL制備處理中保持有源金屬層和/或過孔元件的圖案化的一個或多個非連續(xù)的虛擬墻元件。該非連續(xù)的虛擬墻元件在每層中與有源金屬層和/或過孔元件同時圖案化。因此，可在3D集成電路布線的每層中形成非連續(xù)的虛擬墻元件。
[0019]根據(jù)已知的BEOL處理，非連續(xù)的虛擬墻元件自身也由金屬構成并且使得有源金屬層與排除區(qū)域(KOZ)隔離。KOZ限定其中蝕刻一個或多個介電層從而形成垂直延伸貫穿的過孔的區(qū)域。然后，隨后用諸如金屬材料的導電材料填充過孔，以形成貫通基板過孔(TSV)。與使用連續(xù)的虛擬結構以保護有源金屬區(qū)域免于在完全形成有源金屬層之后可能引入的濕氣和碎肩的常規(guī)3D集成電路布線不同，本發(fā)明的非連續(xù)的虛擬墻元件在BEOL制備處理中的通過層保護了有源金屬層和過孔層的圖案，而不會將任何額外的機械應力引入至附近過孔。通過這種方式，防止了有源金屬層和互連的扭曲影響，尤其防止了在由非連續(xù)虛擬墻元件支撐的有源金屬層的側部處的扭曲影響。
[0020]現(xiàn)參考圖2A和圖2B，根據(jù)本公開的非限制性實施方式示出了3D集成電路布線200的俯視圖。示出了3D集成電路布線200遵循形成多個有源金屬層204至206、過孔208以及一個或多個非連續(xù)虛擬墻元件210的圖案化處理。應當認識到，可以使用已知的BEOL處理來形成一個或多個介電層202，該一個或多個介電層202形成在諸如體硅基板(未示出)的體基板上。每個介電層202均限定了 3D集成電路布線200的介電層級。
[0021]有源金屬層限定了3D集成電路布線200的金屬層級(metallevel)。金屬層級包括第一有源金屬層204和設置在與第一金屬層204不同的層上的第二有源金屬層206。金屬層204至206中的每個均可被配置為一個或多個集成電路布線段(integrated circuit wiresegment)。根據(jù)實施方式，第一金屬層204位于第二金屬層206的下方。應當認識到，除圖2中示出的之外，可以包括的多個金屬層。包括導電材料(例如，金屬)的一個或多個過孔208將第一有源金屬層204連接至第二有源金屬層206，從而在第一有源金屬層204與第二有源金屬層206之間建立電連接。因此，可以使用一個或多個導電過孔元件208將第二金屬層206垂直(例如，沿著Z軸)連接至第一金屬層204(見圖3)。
[0022]非連續(xù)的虛擬墻元件210使第一金屬層204、第二金屬層206以及過孔元件208與介電KOZ 212隔離。虛擬墻元件210沿著限定長度的第一軸(例如，X軸)延伸，并且虛擬墻元件210沿著限定寬度的第二軸(例如，Y軸)延伸。盡管圖2A示出了靠著KOZ邊界線202形成的集成電路布線元件204、206，然而，應當認識到，例如，如圖2B中示出的，被配置為集成電路布線的一個或多個金屬層可與介電層202隔開距離(d)。
[0023]如上所述，虛擬墻元件210在BEOL處理過程中與形成金屬層204至206和過孔元件208同時由金屬材料圖案化。使用各種金屬蝕刻技術來形成墻，包括但不限于反應離子蝕亥IJ。不同于用于保護有源區(qū)域免于濕氣和碎肩的常規(guī)連續(xù)金屬墻，虛擬墻元件210非連續(xù)地設置在KOZ 212中。即，各個獨立虛擬墻元件210彼此分離，從而使得虛擬墻元件210成為非連續(xù)的墻。這樣的非連續(xù)的元件在各種制備熱循環(huán)過程中和制備熱循環(huán)之后對于結構擴展具有一定的自由度。
[0024]根據(jù)實施方式，虛擬墻元件210的各層包括有每層金屬層204至206。通過這種方式，每個虛擬墻元件210還沿著3D集成電路布線200的厚度延伸，S卩，Z軸延伸(見圖4)。通過這種方式，虛擬墻元件210使所有的有源金屬層204至206以及過孔210與KOZ 212隔離。因此，可以根據(jù)3D集成電路布線200的具體應用或設計來設計虛擬墻210的圖案。
[0025]盡管示出了四組虛擬墻元件210，然而，應當認識到，本發(fā)明的其他實施方式可包括更少或更多的虛擬墻元件210。例如，如果金屬層204至206僅形成在KOZ 212的兩側上，則兩個虛擬墻元件210可被圖案化為相對的以用單個連續(xù)的墻來墻包圍整個KOZ 212。因此，可以減少材料與制備處理步驟。
[0026]現(xiàn)轉向圖5，TSV 214形成在KOZ 212中。TSV 214垂直延伸，S卩，沿著Z軸(圖5中未示出)延伸，并且TSV 214根據(jù)已知的TSV形成處理而形成。例如，TSV 214包括導電金屬材料，以提供本領域普通技術人員所理解的穿過3D集成電路布線200的垂直電連接。當形成TSV214時，虛擬墻元件210使第一金屬層204、第二金屬層206以及過孔元件208與TSV 214隔離。通過這種方式，進一步保護和保持在BEOL制備階段形成的圖案化的金屬層204至206以及過孔元件208，從而改善了3D集成電路布線200的整體的可靠性和質(zhì)量。
[0027]轉向圖6，示出了根據(jù)本公開的另一實施方式的3D集成電路布線200’JD集成電路布線200’被示出為遵循形成在BEOL制造處理過程中保護金屬圖案并將有源金屬層204’至206’和過孔元件208’與KOZ 212’隔離的多個非連續(xù)的虛