包括平面柵極和溝槽場電極結構的半導體器件的制作方法
【專利摘要】本發(fā)明涉及包括平面柵極和溝槽場電極結構的半導體器件。半導體器件的實施例包括具有半導體主體中的晶體管單元的晶體管單元陣列。平面柵極結構在第一側處位于半導體主體上。場電極溝槽從第一側延伸到半導體主體中。每一個場電極溝槽包括場電極結構。場電極溝槽的深度d大于第一側處的場電極溝槽的最大橫向尺寸wmax。
【專利說明】
包括平面柵極和溝槽場電極結構的半導體器件
【背景技術】
[0001 ]在半導體器件(諸如，半導體功率絕緣柵場效應晶體管(IGFET))中，例如，金屬氧化物半導體場效應晶體管(MOSFET)靜態(tài)和動態(tài)損耗對器件性能具有影響。然而，漏極到源極開態(tài)電阻(Rdson)、漏源和柵源泄漏電流(IDSS、IGSS)典型地貢獻于靜態(tài)損耗，由器件特定電容諸如柵極到漏極的電容(CCD)、柵極到源極電容(Ccs)和漏極到源極(Cds)所確定的輸入和輸出電容以及柵極電阻典型地貢獻于動態(tài)損耗。
[0002]改進半導體器件的靜態(tài)和動態(tài)損耗二者是所期望的。

【發(fā)明內容】

[0003]本公開涉及包括晶體管單元陣列的半導體器件。晶體管單元陣列包括半導體主體中的晶體管單元。平面柵極結構在第一側處位于半導體主體上。場電極溝槽從第一側延伸到半導體主體中。每一個場電極溝槽包括場電極結構。場電極溝槽的深度d大于第一側處的場電極溝槽的最大橫向尺寸wmax。
[0004]本公開還涉及形成半導體器件的方法。該方法包括形成從第一側延伸到半導體主體中的場電極溝槽。場電極溝槽的深度d大于第一側處的場電極溝槽的最大橫向尺寸wmax。該方法還包括形成場電極溝槽中的場電極結構。該方法還包括在第一側處形成半導體主體上的平面柵極電極。該方法還包括通過自對準到柵極電極和場電極結構的摻雜劑的離子注入而形成半導體主體中的源極區(qū)，所述場電極結構和柵電極構成離子注入掩模。
[0005]本領域技術人員在閱讀以下詳細描述和觀看附圖時將認識到附加特征和優(yōu)點。
【附圖說明】
[0006]包括附圖以提供對本發(fā)明的進一步理解并且附圖被并入且構成本說明書的部分。附圖圖示了本發(fā)明的實施例并且與描述一起用來解釋本發(fā)明的原理。本發(fā)明的其它實施例及預期優(yōu)點將被容易地領會，因為通過參照以下詳細描述它們變得更好理解。
[0007]圖1A是包括場電極溝槽和平面柵極結構的半導體器件的示意性橫截面視圖。
[0008]圖1B是圖示了半導體主體的第一側處的場電極溝槽的形狀的實施例的示意性頂視圖。
[0009]圖2A是圖示了具有在場電極溝槽觸點周圍延伸的連續(xù)柵極電極的半導體器件的邊緣終止區(qū)域和晶體管單元陣列的部分的示意性頂視圖。
[0010]圖2B圖示了沿著線A-A’的圖2A的半導體器件的橫截面視圖的一個實施例。
[0011]圖2C圖示了沿著線A-A’的圖2A的半導體器件的橫截面視圖的另一實施例。
[0012]圖3A是圖示了具有場電極溝槽之間的分裂柵極電極部分的半導體器件的邊緣終止區(qū)域和晶體管單元陣列的部分的示意性頂視圖。
[0013]圖3B圖示了沿著線B-B’的圖3A的半導體器件的橫截面視圖的一個實施例。
[0014]圖3C和3D圖示了場電極溝槽之間的分裂柵極電極部分的橫截面視圖的實施例。
[0015]圖4A是圖示了具有場電極溝槽之間的條形柵極電極部分的半導體器件的邊緣終止區(qū)域和晶體管單元陣列的部分的示意性頂視圖。
[0016]圖4B圖示了沿著線C-C’的圖4A的半導體器件的橫截面視圖的一個實施例。
[0017]圖5是制造包括場電極溝槽和平面柵極結構的半導體器件的方法的實施例的流程圖。
[0018]圖6到18是用于圖示形成包括場電極溝槽和平面柵極結構的半導體器件的實施例的過程特征的半導體主體的示意性橫截面視圖。
【具體實施方式】
[0019]在以下詳細描述中參照附圖，附圖形成詳細描述的部分并且在附圖中通過圖示的方式示出在其中可以實踐本發(fā)明的特定實施例。要理解的是，在不脫離本發(fā)明的范圍的情況下，可以利用其它實施例并且可以做出結構或邏輯改變。例如，針對一個實施例所圖示或描述的特征可以用在其它實施例上或者與其它實施例結合使用以產生又進一步的實施例。意圖是本發(fā)明包括這樣的修改和變化。使用特定語言描述示例，這不應當被解釋為限制所附權利要求的范圍。附圖不是按比例的并且僅出于說明性目的。為了清楚起見，已經在不同附圖中通過對應標記來指定相同元件，如果沒有以其它方式陳述的話。
[0020]術語“具有”、“含有”、“包括”和“包含”等是開放式的，并且術語指示所陳述的結構、元件或特征的存在，但是不排除附加元件或特征的存在。冠詞“一”、“一個”和“該”意圖包括復數(shù)以及單數(shù)，除非上下文以其它方式清楚地指示以外。
[0021]術語“電氣連接的”描述電氣連接元件之間的永久低歐姆連接，例如有關元件之間的直接接觸或者經由金屬和/或高摻雜半導體的低歐姆連接。術語“電氣耦合”包括針對信號傳輸所適配的一個或多個中間元件可以存在于電氣耦合的元件之間，例如臨時提供處于第一狀態(tài)的低歐姆連接和處于第二狀態(tài)的高歐姆電解耦的元件。
[0022]附圖通過靠近摻雜類型“η”或V’指示或“+”圖示了相對摻雜濃度。例如，“η—”意味著低于“η”摻雜區(qū)的摻雜濃度的摻雜濃度，而“η+”摻雜區(qū)具有比“η”摻雜區(qū)高的摻雜濃度。相同相對摻雜濃度的摻雜區(qū)未必具有相同絕對摻雜濃度。例如，兩個不同的“η”摻雜區(qū)可以具有相同或不同的絕對摻雜濃度。
[0023]在以下描述中使用的術語“晶片”、“襯底”、“半導體主體”或“半導體襯底”可以包括具有半導體表面的任何基于半導體的結構。晶片和結構要被理解成包括硅(Si)、絕緣體上的硅(S0I)、藍寶石上的硅(S0S)、摻雜和未摻雜的半導體、由基底半導體基礎支持的硅的外延層、以及其它半導體結構。半導體不需要是基于硅的。半導體也可以是硅鍺(SiGe)、鍺(Ge )或砷化鎵(GaAs)。根據(jù)其它實施例，碳化娃(SiC)或氮化鎵(GaN)可以形成半導體襯底材料。
[0024]如在該說明書中所使用的術語“水平的”意圖描述基本上平行于半導體襯底或主體的第一或主表面的取向。這可以例如是晶片或管芯的表面。
[0025]如在該說明書中所使用的術語“垂直的”意圖描述基本上布置成與第一表面正交(即，平行于半導體襯底或主體的第一表面的法線方向)的取向。
[0026]在該說明書中，半導體襯底或半導體主體的第二表面被視為由下表面或后側表面形成，而第一表面被視為由半導體襯底的上表面、前表面或主表面形成。如在該說明書中使用的術語“上方”和“下方”因此描述結構特征到另一個結構特征的相對位置。
[0027]在該說明書中，η摻雜被稱為第一導電類型，而p摻雜被稱為第二導電類型?？商鎿Q地，半導體器件可以以相反摻雜關系形成，使得第一導電類型可以是P摻雜的并且第二導電類型可以是η摻雜的。
[0028]半導體器件可以具有端子觸點，諸如接觸墊(或電極)，其允許做出與被包括在半導體主體中的隱蔽半導體器件或集成電路的電氣接觸。電極可以包括一個或多個電極金屬層，其被應用于半導體芯片的半導體材料。電極金屬層可以以任何期望的幾何形狀和任何期望的材料成分來制造。電極金屬層可以例如是覆蓋區(qū)域的層的形式。任何期望的金屬，例如Cu、N1、Sn、Au、Ag、Pt、Pd，以及這些金屬中的一個或多個的合金，可以被用作該材料。(多個)電極金屬層不需要是均勻的或者從僅一種材料制成，也就是說在(多個)電極金屬層中包含的材料的各種成分和濃度是可能的。作為示例，電極層可以被尺寸選定成足夠大的以與導線鍵合。
[0029]在本文中公開的實施例中，應用一個或多個導電層，特別是電氣導電層。應當領會至IJ，如“形成”或“應用”的任何這樣的術語意圖字面上覆蓋應用層的所有種類和技術。特別地，它們意圖覆蓋其中作為一個整體一次性應用層的技術，比如例如層壓技術，以及其中以順序方式沉積各層的技術，比如例如濺射、電鍍、模制、CVD(化學氣相沉積)、物理氣相沉積(PVD)、蒸發(fā)、混合型物理-化學氣相沉積(HPCVD)等等。
[0030]所應用的導電層尤其可以包括以下中的一個或多個:諸如Cu或Sn或其合金之類的金屬層、導電膏層以及鍵合材料層。金屬層可以是均勻層。導電膏可以包括分布在可蒸發(fā)或可固化的聚合物材料中的金屬顆粒，其中膏可以是流體、粘性或蠟質的。鍵合材料可以被應用來電氣且機械地連接半導體芯片例如到載體或者例如到接觸夾?？梢允褂密浐噶喜牧匣蛘咛貏e是能夠形成擴散焊料鍵合的焊料材料，例如包括以下中的一個或多個的焊料材料:Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAuο
[0031]可以使用切割過程將晶片劃分成個體芯片?？梢詰糜糜谇懈畹娜魏渭夹g，例如刀片切害U(鋸切)、激光切害U、蝕刻等。半導體主體(例如，半導體晶片)可以通過以下過程被切割:將半導體晶片應用在帶(特別是切割帶)上，例如根據(jù)以上所提及的技術中的一個或多個將切割圖案(特別是矩形圖案)應用到半導體晶片，以及例如沿著帶的平面中的四個正交方向拉該帶。通過拉該帶，半導體晶片被劃分成多個半導體管芯(芯片)。
[0032]在圖1A的示意性橫截面視圖100中圖示了半導體器件的實施例。
[0033]半導體器件包括晶體管單元陣列，其包括半導體主體104中的晶體管單元102。半導體器件100在第一側108處還包括半導體主體104上的平面柵極結構106。場電極溝槽110從第一側108延伸到半導體主體104中。每一個場電極溝槽110包括場電極結構112。場電極溝槽110的深度d大于第一側108處的場電極溝槽110的最大橫向尺寸wmax。
[0034]平面柵極結構106包括柵極電介質1061和柵極電極1062。柵極電介質1061可以包括一個或多個絕緣層，諸如(多個)氧化物，例如S12,(多個)氮化物，例如Si3N4，(多個)高k電介質和(多個)低k電介質。柵極電極1062可以包括一個或多個導電層，諸如(多個)金屬和(多個)高摻雜的半導體，例如高摻雜的多晶硅。在圖1A中圖示的實施例中，柵極電極1062沿著橫向方向X在相鄰的場電極溝槽110之間連續(xù)。在一些其它實施例中，柵極電極結構106的柵極電極1062是分裂的并且包括沿著橫向方向X在相鄰的兩個場電極溝槽110之間彼此隔開的第一和第二柵極電極部分。
[0035]場電極結構112包括場電介質1121和場電極1122。場電介質1121可以包括一個或多個絕緣層，諸如(多個)氧化物，例如S12，(多個)氮化物，例如Si3N,(多個)高k電介質和(多個)低k電介質。場電極可以包括一個或多個導電材料，諸如(多個)金屬，以及(多個)高摻雜的半導體，例如高摻雜的多晶娃。典型地，場電介質1121的厚度di大于柵極電介質1061的厚度d2。在圖1A中圖示的實施例中，場電極1122是單個場電極。在一些其它實施例中，場電極1122可以包括沿著與第一側108正交的垂直方向y連續(xù)地布置的多于一個(例如兩個、三個、四個或者甚至更多)的場電極部分。在一些實施例中，場電介質1121的厚度沿著垂直方向變化。在包括多個場電極部分的一些實施例中，每一個場電極部分可以具有夾在相應的一個場電極部分與半導體主體104之間的場電介質1121的不同厚度。在一些實施例中，場電極部分彼此電氣隔離。例如，場電極部分可以通過分壓器電氣耦合到不同電壓。分壓器可以包括例如(多個)電阻器和/或(多個)二極管，并且可以形成例如在半導體主體內和/或在半導體主體外部。
[0036]相反導電類型的源極和主體區(qū)114、116在第一側108處形成于半導體主體104中。在第一側108處與柵極電極1061鄰接的主體區(qū)116的溝道部分118中，可以通過更改應用于柵極電極1062的電壓來接通和斷開導電溝道。
[0037]在圖1A中圖示的實施例中，電氣連接到場電極1122的接觸結構120在第一側108處延伸到半導體主體104中。晶體管單元102的源極區(qū)114和主體區(qū)116電氣連接到半導體主體104中的接觸結構120的側壁。
[0038]在圖1B的示意性頂視圖中圖示了第一側108處的場電極溝槽110的形狀的實施例。在一些實施例中，第一側108處的場電極溝槽110的形狀是圓形、橢圓形和多邊形中的至少一個。圖1B中圖示的不同實施例中的場電極溝槽110的最大橫向尺寸通過wmax來表示。
[0039]場電極溝槽110提供以下技術益處:使得能夠實現(xiàn)用于電流流動的增加臺面區(qū)域而同時維持橫向電荷補償。這貢獻于漏極與源極之間的電流路徑中的電阻的進一步減小，以及因此貢獻于Rdson的進一步減小。平面柵極結構106不僅允許簡化制造工藝流程和布局，而且提供對于低的柵極到漏極電容Ccd有益的橫向溝道。
[0040]鑒于選取柵極電極1062的厚度、布局和材料成分方面的靈活性，可以針對應用要求調諧柵極電阻。因為柵極電極1062位于臺面區(qū)122的頂部并且柵極電極也可以被分裂成區(qū)段，所以柵極到漏極電容Ccd可以被進一步減小。
[0041]此外，主體和源極區(qū)116、114可以通過關于柵極電極1062的自對準離子注入而形成，這有益于窄化柵極到源極的閾值電壓分布。例如，臺面區(qū)122以及場電極溝槽110下方的半導體主體104的摻雜濃度輪廓可以被適配成補償隔離或JFET效應。具有比鄰接主體區(qū)116的底側的漂移區(qū)更高的摻雜濃度的場停止層可以布置在漂移區(qū)和與第一側相對的半導體主體104的第二側之間。半導體主體104還可以包括半導體襯底上的多個外延層，其中外延層的摻雜濃度從外延層的最外部向半導體襯底逐漸地增加。此外，壽命受控的半導體區(qū)可以形成在半導體主體104中以用于減少反向恢復電荷(Qrr)的目的。在一些實施例中，壽命受控的半導體區(qū)包括鉑(Pt)。在一些實施例中，例如通過第一部分的反向摻雜同時使第一部分下方的臺面區(qū)122的第二部分保持不變而在主體區(qū)116的底側上方或下方的參考水平與柵極電介質1061之間的第一部分中減小臺面區(qū)122的凈摻雜濃度。反向摻雜在η摻雜臺面區(qū)的情況下可以通過以允許部分地補償?shù)谝徊糠种械摩切蛽诫s劑的量例如通過離子注入和/或擴散引入P型摻雜劑到第一部分中而實現(xiàn)。鄰接柵極電介質1061的臺面區(qū)122的第一部分或上部分中的凈摻雜濃度的減小提供柵極到漏極電容Ccd的減小的技術益處。在一些實施例中，臺面區(qū)122的凈摻雜濃度在主體區(qū)116的底側上方或下方的參考水平與柵極電介質1061之間的第一部分中增加。鄰接柵極電介質1061的臺面區(qū)122的第一部分或上部分中的凈摻雜濃度的增加提供以下技術益處:源自從一個臺面區(qū)內的相反主體區(qū)116延伸的空間電荷區(qū)的JFET效應的減小，其導致由于平面溝道結構引起對漏極到源極的開態(tài)電阻(Rdson)的負面影響的減小。
[0042]場電介質1121也可以例如通過使下部場電介質段具有厚度di并且上部場電介質段具有厚度dn是錐形的。圖1A的示意性橫截面視圖中的虛線圖示了場電極溝槽110的上部分中的場電極1122與場電介質1121之間的界面。在一些實施例中，場電極1122的上部分和下部分也可以在其之間具有高電阻性或絕緣層，使得場板1122的下部分具有到源極的高電阻性或電容性耦合，其可以有利于抑制斷開過沖。
[0043]圖2A圖示了具有晶體管單元陣列124中的相鄰場電極溝槽110之間的連續(xù)柵極電極1062的半導體器件的一些實施例的頂視圖。邊緣終止區(qū)域125圍繞晶體管單元陣列124。
[0044]第一觸點128延伸通過柵極電極1062中的第一開口 130并且電氣連接到場電極溝槽110中的場電極1122，并且還電氣連接到主體和源極區(qū)116、114。在圖1A中圖示的實施例中，柵極電極1062在晶體管單元陣列124中連續(xù)，并且在晶體管單元陣列124中沒有其它開口的情況下與第一開口 130分開。
[0045]由一個或多個導電材料制成的柵極導線132將柵極電極1062電氣連接到在晶體管單元陣列124周圍延伸的柵極延伸部134用于提供多個柵極電極互連點136。
[0046]在邊緣終止區(qū)域125中，放置結終止結構以用于減小晶體管單元陣列124的外圍處的電場峰值。在圖2A中圖示的實施例中，結終止結構可以包括多個結終止溝槽138，其包括通過結終止溝槽電介質140與半導體主體104的周圍部分電氣隔離的結終止溝槽電極139。在圖2A中，一行終止溝槽138在晶體管單元陣列124周圍延伸。在一些其它實施例中，多于一行終止溝槽138，例如兩行、三行、四行或者甚至更多行終止溝槽138，在晶體管單元陣列124周圍延伸。在圖2A中圖示的實施例中，結終止溝槽138的形狀等于第一側108處的場電極溝槽110的形狀。在一些其它實施例中，結終止溝槽138的形狀不同于第一側108處的場電極溝槽110的形狀。在一些其它實施例中，結終止結構的附加或可替換結構元件布置在邊緣終止區(qū)域125中。例如，附加或可替換結終止結構的典型結構元件包括以下中的一個或多個:場板、環(huán)結構諸如浮動保護環(huán)或環(huán)段、結終止延伸(JTE)結構、以及變化的橫向摻雜(VLD)結構。
[0047]可選的邊界溝槽142可以布置在晶體管單元區(qū)域124周圍延伸的邊緣終止區(qū)域125中。邊界溝槽142中的邊界溝槽電極143可以通過邊界溝槽電介質144與半導體主體104的周圍部分電氣隔離。在互連點145處，邊界溝槽電極143可以電氣連接到接觸層或電極，例如半導體主體104上方的布線區(qū)域中的源極電極。
[0048]在圖2B中圖示了沿著圖2A的線A-A’的半導體主體104的橫截面視圖的實施例。柵極電極1062包括相鄰的兩個場電極溝槽110之間的單個柵極電極部分。在晶體管單元陣列124與邊緣終止區(qū)域125之間的邊界周圍，柵極電介質1061和場隔離層146合并。場隔離層146的厚度大于柵極電介質1061的厚度。夾層電介質148布置在柵極電極1062和場隔離層146上用于使布線與半導體主體104電氣隔離。
[0049]第一觸點128提供一側上的源極和主體區(qū)114、116以及場電極1122與另一側上的源電極150之間的電氣連接。源電極150可以是圖案化布線層的部分，例如圖案化金屬化層的部分。源電極150還經由觸點1201電氣連接到結終止溝槽電極139。
[0050]在圖2C中圖示了沿著圖2A的線A-A’的半導體主體104的橫截面視圖的另一實施例。輔助摻雜區(qū)119布置在主體區(qū)116的底側上方或下方的參考水平與柵極電介質1061之間的臺面區(qū)122的第一部分中。在圖2C中圖示的實施例中，參考水平在主體區(qū)116的底側的下方。在一些實施例中，輔助摻雜區(qū)119中的凈摻雜濃度小于輔助摻雜區(qū)119下方的臺面區(qū)122的部分中的凈摻雜濃度。輔助摻雜區(qū)119可以例如通過臺面區(qū)122的反向摻雜而形成。反向摻雜在η摻雜臺面區(qū)的情況下可以通過以允許部分地補償輔助摻雜區(qū)119中的η型摻雜劑的量例如通過離子注入和/或擴散引入P型摻雜劑到輔助摻雜區(qū)119中來實現(xiàn)。鄰接柵極電介質1061的臺面區(qū)122的上部分或輔助摻雜區(qū)119中的凈摻雜濃度的減小提供柵極到漏極電容Ccd的減小的技術益處。在一些實施例中，輔助摻雜區(qū)119中的凈摻雜濃度大于輔助摻雜區(qū)119下方的臺面區(qū)122的部分中的凈摻雜濃度。臺面區(qū)122的輔助摻雜區(qū)119中的凈摻雜濃度的增加提供以下技術益處:源自從一個臺面區(qū)內的相反主體區(qū)116延伸并且導致由于平面溝道結構而引起對漏極到源極的開態(tài)電阻(Rdson)的負面影響的減小的空間電荷區(qū)的JFET效應的減小。a.圖3Α圖示了包括分裂柵極電極部分的半導體器件的另一實施例的頂視圖。柵極電極1062包括:第一區(qū)段1063，每一個第一區(qū)段1062在第一觸點128中的對應一個觸點周圍延伸；和第二區(qū)段1064，每一個第二區(qū)段1064互連第一區(qū)段1063中的兩個或更多個第一區(qū)段。
[0051]在圖3B中圖示的示意性橫截面視圖是沿著圖3A的線B-B’的橫截面的一個實施例。柵極電極1062包括沿著橫向方向X在相鄰的兩個場電極溝槽110之間彼此隔開的第一和第二柵極電極部分1063。將柵極電極1062分裂成第一和第二柵極電極部分1063使得能夠進一步減小柵極到漏極電容Ccd。在圖3B中圖示的實施例中，彼此隔開的第一和第二柵極電極部分1063電氣連接到圖3A中圖示的柵極延伸部134。
[0052]在圖3C和3D的示意性橫截面視圖中圖示互連第一和第二柵極電極部分1063的其它實施例。參照圖3C，第一和第二柵極電極部分1063中的一個可以電氣連接到柵極延伸部134，并且第一和第二柵極電極部分1063中的另一個可以電氣連接到源極電極150。該互連方案關于尚速切換應用可能是有益的。
[0053]如在圖3D的示意性橫截面視圖中圖示的，電氣連接到柵極延伸部134的第一和第二柵極電極部分1063中的一個的厚度^大于電氣連接到源極電極150的第一和第二柵極電極部分1063中的另一個的厚度t2。電氣連接到源極電極150的第一和第二柵極電極部分1063中的另一個充當金屬氧化物半導體(MOS)柵控二極管，其在參考電流處提供低的正向偏置電壓VF。
[0054]圖4A是具有場電極溝槽110之間的條形柵極電極部分1063的半導體器件的一些實施例的頂視圖。到源極和主體區(qū)114、116的第二觸點1065位于第一和第二柵極電極部分1063之間。
[0055]在圖4B中圖示了沿著圖4A的線C-C’的半導體主體104的橫截面視圖的實施例。
[0056]不同于圖2B中圖示的實施例，源極和主體區(qū)114、116經由在第二側108處延伸到半導體主體104中的第二觸點1065而電氣連接到源極電極150。源極和主體區(qū)114、116沿著橫向方向X布置在第一和第二柵極電極部分1063之間。
[0057]在一些實施例中，半導體器件是垂直絕緣柵極場效應晶體管，其包括第一負載電極，例如在第一側108處的源極電極150，以及在與第一側108相對的第二側109處的第二負載電極L2。
[0058]圖5是用于圖示制造半導體器件的方法500的示意性流程圖。
[0059]將領會到，盡管方法500在下文被圖示和描述為一系列動作或事件，但是這樣的動作或事件的所圖示的次序不要以限制性意義來解釋。例如，一些動作可以以不同的次序發(fā)生和/或與除了本文中圖示和/或描述的那些動作或事件以外的其它動作或事件同時地發(fā)生。此外，并非所有圖示的動作可能需要來實現(xiàn)本文中的公開的實施例的一個或多個方面。而且，可以在一個或多個分離的動作和/或階段中執(zhí)行本文中描繪的一個或多個動作。
[0060]過程特征SlOO包括形成從第一側延伸到半導體主體中的場電極溝槽，其中場電極溝槽的深度d大于第一側處的場電極溝槽的最大橫向尺寸wmax。
[0061 ]過程特征SI 10包括形成場電極溝槽中的場電極結構。
[0062]過程特征S120包括在第一側處形成半導體主體上的平面柵極電極。
[0063]過程特征S130包括通過自對準到柵極電極和場電極結構的摻雜劑的離子注入而形成半導體主體中的源極區(qū)，其中柵極電極和場電極結構構成離子注入掩模。
[0064]在一些實施例中，通過移除場電極溝槽中的場電極結構的場電介質的上部分而將接觸凹槽形成到半導體主體中。接觸凹槽可以填充有通過接觸凹槽的側壁電氣連接到源極區(qū)的導電材料。
[0065]在一些實施例中，主體區(qū)可以通過自對準到柵極電極和場電極結構的摻雜劑的離子注入而形成在半導體主體中，其中柵極電極和場電極結構構成離子注入掩模。
[0066]圖6至18中的半導體主體104的示意性橫截面視圖圖示了根據(jù)制造半導體器件的實施例的過程特征。
[0067]參照圖6的示意性橫截面視圖，通過在第一側108處使用蝕刻掩模圖案的蝕刻過程來在半導體主體中形成溝槽610。在形成半導體主體104上的第一電介質材料612之后，第一電介質材料612加襯溝槽610的側壁和底側以及半導體主體104的頂側。第一電介質材料612可以通過共形沉積過程來形成，例如通過氧化硅的低壓化學氣相沉積(LPCVD)或者熱氧化來形成。第一導電材料614在第一側108處形成在溝槽610中和在電介質材料612上。在一些實施例中，第一導電材料614是通過CVD沉積的高摻雜多晶硅和/或金屬材料，例如Ti/TiN/W。例如，第一電介質材料612和第一導電材料614中的每一個可以由一個層或層堆疊而形成。
[0068]圖7是在移除第一導電材料614直到第一電介質材料612之后的圖6中圖示的半導體主體104的示意性橫截面視圖。在一些實施例中，通過化學-機械拋光(CMP)過程來移除第一導電材料614。此外或者可替換地，可以通過蝕刻第一導電材料614直到第一電介質材料612移除第一導電材料614。
[0069]參照圖8的不意性橫截面視圖，第一掩模616在第一側108處形成在第一電介質材料612的部分上。在一些實施例中，第一掩模616不存在于其中要形成晶體管單元陣列的區(qū)域中，并且存在于其中要形成結終止溝槽結構的區(qū)域中。
[0070]在形成第一掩模616之后，半導體器件的制造可以如從圖14開始的示意性橫截面視圖中圖示的那樣繼續(xù)?？商鎿Q地，如例如在圖1A中通過虛線圖示的錐形場電極可以在以圖15至18中圖示的過程繼續(xù)之前通過圖8至13的示意性橫截面視圖中圖示的過程被制造。
[0071]在形成圖8中的第一掩模616之后，例如通過蝕刻過程從溝槽610部分地移除第一導電材料614。
[0072]在圖9的示意性橫截面視圖中，在第一側108處部分地移除第一電介質材料612。取代在半導體主體104的未遮蔽部分中部分地移除第一電介質材料612，第一電介質材料612也可以在半導體主體104的未遮蔽部分中被完全地移除并且通過適當?shù)倪^程例如通過沉積和/或生長過程再形成。
[0073]在一些實施例中，在溝槽610中的凹入第一導電材料614的未覆蓋部分上形成電介質用于提供要形成在溝槽610中的上部和下部場電極之間的電氣隔離。
[0074]參照圖10的示意性橫截面視圖，在第一側處并且在第一電介質材料612上未覆蓋的溝槽610中形成第二導電材料618。在一些實施例中，第一和第二導電材料614、618彼此對應。在一些實施例中，第一和第二導電材料614、618由高摻雜多晶硅和/或金屬層(例如Ti/TiN/W)來制成。
[0075]參照圖11的示意性橫截面視圖，例如通過CMP和/或蝕刻在第一側108處移除第二導電材料618直到第一電介質材料612 ο溝槽610的上部分中的第二導電材料618可以充當上部場電極部分，并且溝槽610的下部分中的第一導電材料614可以充當要形成的晶體管單元陣列中的錐形場電極的下部場電極部分。包括第一導電材料614直到第一側108的溝槽610可以充當要形成的半導體器件的邊緣終止區(qū)域中的結終止溝槽。
[0076]參照圖12的示意性橫截面視圖，在第一側108處的第一電介質材料620的部分上形成第二掩模620。然后，在第一側108處從半導體主體104的未遮蔽部分移除第一電介質材料612。在一些實施例中，第二掩模620不存在于其中要形成晶體管單元陣列的區(qū)域中，并且存在于其中要形成結終止溝槽結構的區(qū)域中。
[0077]參照圖13的示意性橫截面視圖，在第一側108處移除第二掩模620。
[0078]作為如關于圖8至13圖示的那樣在一些溝槽610中形成第一和第二導電材料614、618用于提供溝槽610中的錐形電極(選項I)的目的的可替換方案，如圖7的示意性橫截面視圖中圖示的溝槽610中的非錐形或稍微錐形(由于溝槽處理)的電極(選項II)可能經受半導體主體104的進一步處理。在圖14的示意性橫截面視圖中圖示的半導體主體104由在移除第一電介質材料612的部分并且部分地暴露第一側104處的半導體主體104之后處理如圖7中圖示的半導體主體104產生。
[0079]盡管圖15至18中圖示的過程特征基于選項I，但是過程特征同樣地適用于選項II。
[0080]參照圖15的示意性橫截面視圖，充當晶體管單元陣列中的柵極電介質的第二電介質材料622例如通過熱氧化過程形成在半導體主體104上。然后，第三導電材料624形成在第二電介質材料622上并且通過光刻法圖案化用于提供晶體管單元陣列中的平面柵極電極的目的并且用于提供例如晶體管單元陣列的外圍中的互連行。在一些實施例中，第三導電材料624包括多晶硅和/或金屬層或者由多晶硅和/或金屬層制成。
[0081]參照圖16的示意性橫截面視圖，以自對準方式關于第三導電材料624和第一電介質材料612來執(zhí)行離子注入過程。第一半導體區(qū)626通過第一導電類型的摻雜劑的離子注入而形成用于提供要形成的晶體管單元陣列中的主體區(qū)的目的。第二半導體區(qū)628通過第二導電類型的摻雜劑的離子注入而形成用于提供要形成的晶體管單元陣列中的源極區(qū)的目的。硅中的P型摻雜劑的示例包括硼(B)、鎵(Ga)、鋁(Al)等。硅中的η型摻雜劑的示例包括磷(P)、砷(As)、銻(Sb)等。
[0082]參照圖17的示意性橫截面視圖，第三電介質材料630形成在第三導電材料624以及第一和第二電介質材料612、622上用于提供要形成的晶體管單元陣列中的夾層電介質的目的。通過第三電介質材料630形成開口。一些開口進一步延伸通過第一電介質材料612并且延伸到半導體主體104中。第四導電材料634形成在第三電介質材料630上和在開口中用于提供到第一導電材料614以及第一和第二半導體區(qū)626、628的電接觸。
[0083]參照圖18的不意性橫截面視圖，第五導電材料636形成在第四導電材料636，例如功率金屬化層，例如銅層和/或諸如AlCu之類的銅合金上。在一些實施例中，第五導電材料636的形成也可以被省略。第四和第五導電材料634、636被圖案化以提供不同電極，例如源極和柵極電極。
[0084]另外的過程可以跟隨在第一側108處和/或在與第一側相對的第二側處，例如在第二側處的漏極觸點形成，用于完成諸如圖1中圖示的半導體器件的前端制程(FEOL)處理。
[0085]半導體主體104的第二側可以例如通過膠合、焊接或燒結而附著在載體上。在半導體器件通過焊接被附著的情況下，可以使用柔軟焊料或擴散焊料來附著半導體器件。半導體主體104可以例如以第二側附著在載體上。載體可以例如是以下中的一個:引線框、諸如例如DCB (直接銅鍵合)陶瓷襯底之類的陶瓷襯底、以及印刷電路板(PCB )。
[0086]盡管已經在本文中圖示和描述了特定實施例，但是本領域普通技術人員將領會至IJ，不脫離本發(fā)明的范圍的情況下，各種可替換和/或等同的實現(xiàn)方案可以替換所示出和描述的特定實施例。該申請意圖覆蓋本文中討論的特定實施例的任何適配和/或變化。因此，意圖本發(fā)明僅受權利要求及其等同物限制。
【主權項】
1.一種半導體器件，包括: 包括半導體主體中的晶體管單元的晶體管單元陣列； 在第一側處位于半導體主體上的平面柵極結構； 從第一側延伸到半導體主體中的場電極溝槽，每一個場電極溝槽包括場電極結構；并且其中 場電極溝槽的深度d大于第一側處的場電極溝槽的最大橫向尺寸wmax。2.權利要求1的半導體器件，其中第一側處的溝槽的形狀是圓形、橢圓形、多邊形和具有圓角的多邊形中的至少一個。3.權利要求1的半導體器件，其中每一個場電極溝槽包括電氣耦合到源極電極的單個場電極。4.權利要求1的半導體器件，還包括接觸結構，所述接觸結構包括電氣連接到場電極結構的多個觸點，其中柵極電極結構的柵極電極包括多個第一開口，多個觸點中的每一個延伸通過多個第一開口中對應的一個第一開口并且完全被柵極電極圍繞。5.權利要求4的半導體器件，其中柵極電極在晶體管單元陣列中連續(xù)并且在第二開口不存在的情況下與第一開口分開。6.權利要求4的半導體器件，其中柵極電極包括:第一區(qū)段，每一個第一區(qū)段在多個觸點中的對應一個觸點周圍延伸;和第二區(qū)段，每一個第二區(qū)段互連第一區(qū)段中的兩個或更多個第一區(qū)段。7.權利要求1的半導體器件，其中柵極電極結構包括平行延伸的多個條形柵極電極。8.權利要求1的半導體器件，其中電氣連接到場電極的接觸結構在第一側處延伸到半導體主體中，并且其中晶體管單元的源極區(qū)電氣連接到半導體主體中的接觸結構的側壁。9.權利要求1的半導體器件，其中柵極電極結構的柵極電極包括沿著橫向方向在相鄰的兩個場電極溝槽之間彼此隔開的第一和第二柵極電極部分。10.權利要求9的半導體器件，其中第二柵極電極部分電氣連接到源極電極。11.權利要求9的半導體器件，其中柵極電極結構的柵極電介質包括第一和第二柵極電介質部分，第一柵極電介質部分具有厚度dl并且夾在第一柵極電極部分與半導體主體之間，第二柵極電介質部分具有厚度d2并且夾在第二柵極電極部分與半導體主體之間，并且其中第一厚度大于第二厚度，并且第二柵極電極電氣連接到源極電極。12.權利要求9的半導體器件，其中主體和源極區(qū)布置在第一和第二柵極電極部分之間。13.權利要求9的半導體器件，其中主體和源極區(qū)布置在第一柵極電極部分與相鄰的兩個場電極溝槽中的一個之間以及布置在第二柵極電極部分與相鄰的兩個場電極溝槽中的另一個之間。14.權利要求1的半導體器件，其中柵極電極結構的柵極電極包括相鄰的兩個場電極溝槽之間的單個柵極電極部分。15.權利要求14的半導體器件，其中鄰接柵極電介質的臺面區(qū)的上部分中的凈摻雜濃度小于在上部分下方的臺面區(qū)的下部分中的凈摻雜濃度。16.權利要求14的半導體器件，其中鄰接柵極電介質的臺面區(qū)的上部分中的凈摻雜濃度大于在上部分下方的臺面區(qū)的下部分中的凈摻雜濃度。17.權利要求1的半導體器件，其中第一側處相鄰的兩個場電極溝槽之間的臺面區(qū)的寬度wm小于每一個場電極溝槽的寬度wt。18.權利要求1的半導體器件，其中每一個場電極溝槽包括沿著與第一側正交的垂直方向隨后布置的多個場電極。19.權利要求1的半導體器件，其中半導體器件是垂直絕緣柵極場效應晶體管，所述垂直絕緣柵極場效應晶體管包括第一側處的第一負載電極和與第一側相對的第二側處的第二負載電極，并且其中半導體器件還包括圍繞晶體管單元陣列的結終止區(qū)域，結終止區(qū)域包括結終止結構。20.權利要求19的半導體器件，其中結終止結構包括從第一側延伸到半導體主體中的多個結終止溝槽，每一個結終止溝槽包括電氣耦合到源極電極的結終止電極結構，并且其中結終止溝槽的深度dd大于第一側處的結終止溝槽的最大橫向Riwwmax。21.一種制造半導體器件的方法，該方法包括: 形成從第一側延伸到半導體主體中的場電極溝槽，其中場電極溝槽的深度d大于第一側處的場電極溝槽的最大橫向尺寸wmax ； 形成場電極溝槽中的場電極結構； 在第一側處形成半導體主體上的平面柵極電極；以及 通過自對準到柵極電極和場電極結構的摻雜劑的離子注入來形成半導體主體中的源極區(qū)，所述柵極電極和場電極結構構成離子注入掩模。22.權利要求21的方法，還包括: 通過移除場電極溝槽中的場電極結構的場電介質的上部分來將接觸凹槽形成到半導體主體中；以及 用通過接觸凹槽的側壁電氣連接到源極區(qū)的導電材料來填充接觸凹槽。23.權利要求21的方法，還包括: 通過自對準到柵極電極和場電極結構的摻雜劑的離子注入來形成半導體主體中的主體區(qū)，所述柵極電極和場電極結構構成離子注入掩模。24.權利要求21的方法，還包括: 通過自對準到柵極電極結構的摻雜劑的離子注入來形成臺面區(qū)的上部分中的輔助摻雜區(qū)，所述柵極電極結構構成離子注入掩模。
【文檔編號】H01L27/02GK106024856SQ201610189947
【公開日】2016年10月12日
【申請日】2016年3月30日
【發(fā)明人】F.希爾勒, M.赫茨勒, R.西米尼克
【申請人】英飛凌科技奧地利有限公司