一種基于深亞微米cmos工藝的橫向mom電容的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本實(shí)用新型屬于電子技術(shù)領(lǐng)域，涉及半導(dǎo)體集成電路器件。
【背景技術(shù)】
[0002]隨著工藝制程進(jìn)入深亞微米時(shí)代，互連金屬具有越來越大的縱橫比。金屬的厚度遠(yuǎn)大于金屬的最小寬度，相鄰金屬層的層間距遠(yuǎn)大于同層金屬間的最小間距，同時(shí)代工廠還提供了更多的可供使用的金屬層。
[0003]用最小寬度和最小間距的同層金屬構(gòu)成橫向電容，同時(shí)層疊多層金屬即可在不增加掩模板情況下，在較小的面積里得到較大的橫向金屬電容。
[0004]使用代工廠提供的MIM電容時(shí)需要額外的掩膜層CTM層支持，當(dāng)產(chǎn)品較少使用MIM電容時(shí)或是產(chǎn)品版圖上沒有的額外的面積添加CTM Dummy時(shí)，CTM層的密度會(huì)低于設(shè)計(jì)規(guī)則所允許的最小值，導(dǎo)致產(chǎn)品生產(chǎn)時(shí)良率降低。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型公開了一種基于深亞微米CMOS MS 1P4M工藝的橫向MOM電容。該電容由多層金屬堆疊而成，和層間介質(zhì)，同層金屬采用工藝允許的最小寬度和最小間距，同層相鄰的兩條金屬是橫向電容C的兩極板，工藝允許的金屬的最小寬度是橫向電容C兩極板的厚度，工藝允許的同層金屬的最小間距是橫向電容C電容介質(zhì)的厚度。同層金屬中包含多個(gè)橫向電容C，多層的多個(gè)橫向電容C并聯(lián)構(gòu)成橫向MOM電容，見圖2。不同層金屬兩側(cè)垂直相連的金屬構(gòu)成橫向MOM電容的金屬互聯(lián)區(qū)，水平排布的橫向電容C構(gòu)成橫向MOM電容的電容區(qū)，不同層金屬在金屬互聯(lián)區(qū)通過金屬VIA相連，不同層金屬在電容區(qū)無連接，見圖1。
[0006]一種基于深亞微米CMOS MS 1P4M工藝的橫向MOM電容，見圖1 ;包括Metal_l和VIA1，見圖 3 ;Metal_2 和 VIA2，見圖 4 ;Metal_3 和 VIA3，見圖 5 ;Metal_4，見圖 6。多層金屬堆疊共同構(gòu)成電容區(qū)，見圖2 ；Metal_l通過VIAl連接Metal_2，Metal_2通過VIA2連接Metal_3，Metal_3通過VIA3連接Metal_4，構(gòu)成多層金屬垂直相連的金屬互聯(lián)區(qū)，見圖1。
[0007]該電容由相鄰的同層金屬構(gòu)成的兩極板采用叉指陣列結(jié)構(gòu)(Interdigitatedarrays)，見圖3到圖6。叉指?jìng)€(gè)數(shù)N決定了橫向電容C的個(gè)數(shù)，橫向電容C的個(gè)數(shù)等于N-1 ；叉指長(zhǎng)度即橫向電容C的極板長(zhǎng)度，調(diào)節(jié)叉指?jìng)€(gè)數(shù)和長(zhǎng)度可以調(diào)節(jié)橫向MOM電容的容值。
【附圖說明】
[0008]圖1橫向MOM電容正視剖面圖。
[0009]圖2橫向MOM電容的電容區(qū)左視剖面圖。
[0010]圖3Metal_l和VIAl頂視剖面圖。
[0011]圖4Metal_2和VIA2頂視剖面圖。
[0012]圖5Metal_3和VIA3頂視剖面圖。
[0013]圖6Metal_4頂視剖面圖。
【具體實(shí)施方式】
[0014]一種基于深亞微米CMOS MS 1P4M工藝的橫向MOM電容，該電容由多層金屬堆疊而成，同一層金屬采用最小寬度和最小間距，同層相鄰的金屬構(gòu)成橫向電容C，同層金屬中包含多個(gè)橫向電容C。多層的多個(gè)橫向電容C并聯(lián)構(gòu)成橫向MOM電容，見圖2。不同層金屬兩側(cè)垂直相連的金屬構(gòu)成橫向MOM電容的金屬互聯(lián)區(qū)，水平排布的橫向電容C構(gòu)成橫向MOM電容的電容區(qū)，不同層金屬在金屬互聯(lián)區(qū)通過金屬VIA相連，不同層金屬在電容區(qū)無連接，見圖1。
[0015]橫向MOM電容由多層金屬堆疊而成，在【具體實(shí)施方式】中，以多層金屬堆疊而成作為實(shí)施例，見圖1 ;包括金屬層Metal_l和金屬VIA1，見圖3 ;金屬層Metal_2和金屬VIA2，見圖4 ;金屬層Metal_3和金屬VIA3，見圖5 ;金屬層Metal_4，見圖6。多層金屬堆疊共同構(gòu)成電容區(qū)，見圖2 ；Metal_l通過VIAl連接Metal_2，Metal_2通過VIA2連接Metal_3，Metal_3通過VIA3連接Metal_4，構(gòu)成多層金屬垂直相連的金屬互聯(lián)區(qū)，見圖1。
[0016]本實(shí)用新型公開的電容兼容于標(biāo)準(zhǔn)CMOS工藝，不需要額外的掩膜層支持，避免出現(xiàn)因CTM層密度不足導(dǎo)致產(chǎn)品生產(chǎn)時(shí)良率降低的問題。
【主權(quán)項(xiàng)】
1.一種基于深亞微米CMOS工藝的橫向MOM電容，該電容由多層金屬堆疊而成，同一層金屬采用最小寬度和最小間距，同層相鄰的金屬和層間介質(zhì)構(gòu)成橫向電容C，同層金屬中包含多個(gè)橫向電容C，多層的多個(gè)橫向電容C并聯(lián)構(gòu)成橫向MOM電容，不同層金屬兩側(cè)垂直相連的金屬構(gòu)成橫向MOM電容的金屬互聯(lián)區(qū)，水平排布的橫向電容C構(gòu)成橫向MOM電容的電容區(qū)，不同層金屬在金屬互聯(lián)區(qū)通過金屬VIA相連，不同層金屬在電容區(qū)無連接。
2.如權(quán)利要求1所述的電容，其特征在于同層金屬采用叉指結(jié)構(gòu)，電容的叉指?jìng)€(gè)數(shù)和長(zhǎng)度均可根據(jù)需要進(jìn)行調(diào)整。
【專利摘要】本實(shí)用新型公開了一種基于深亞微米CMOS工藝的橫向MOM電容。這種電容結(jié)構(gòu)兼容于標(biāo)準(zhǔn)CMOS工藝，不需要額外的掩膜層支持，該電容可代替代工廠提供的MIM(Metal-Insulator-Metal)電容，從而避免了使用MIM電容時(shí)因增加的額外掩膜層CTM層密度不足造成芯片生產(chǎn)時(shí)良率降低的問題。這種電容由多層金屬堆疊組成，金屬層采用工藝允許的最小寬度，金屬層間距采用工藝允許的最小距離，保證在最小的面積內(nèi)獲得最大的電容。
【IPC分類】H01L23-522
【公開號(hào)】CN204441278
【申請(qǐng)?zhí)枴緾N201420491005
【發(fā)明人】趙鵬輝, 張建平, 李羅生
【申請(qǐng)人】北京中電華大電子設(shè)計(jì)有限責(zé)任公司
【公開日】2015年7月1日
【申請(qǐng)日】2014年8月27日