用于消除集成電路天線效應(yīng)的電路及射頻功率放大器的制造方法
【專利摘要】本實用新型提供一種用于消除集成電路天線效應(yīng)的電路，包括第一電阻、第一開關(guān)、第二電阻、第二開關(guān)和第四電阻，第一開關(guān)和第二開關(guān)并聯(lián)，且并聯(lián)的一端通過第一電阻連接集成電路中待保護的MOS晶體管，并聯(lián)的另一端接地，第二電阻串接在第一開關(guān)的控制端與第一電阻之間，第三電阻串接在第二開關(guān)的控制端與地之間，通過第一開關(guān)或第二開關(guān)的導(dǎo)通來分別消除由金屬互連線收集至待保護MOS晶體管的柵極的正、負游離電荷，能夠在克服天線效應(yīng)的同時，不影響集成電路各器件正常工作狀態(tài)，且電路結(jié)構(gòu)簡單、占用芯片面積很小。本實用新型還提供一種射頻功率放大器，具有所述電路，器件性能大大提高。
【專利說明】
用于消除集成電路天線效應(yīng)的電路及射頻功率放大器
技術(shù)領(lǐng)域
[0001]本實用新型涉及集成電路設(shè)計技術(shù)領(lǐng)域，尤其涉及一種用于消除集成電路天線效應(yīng)的電路及射頻功率放大器。
【背景技術(shù)】
[0002]在超大規(guī)模集成電路的制備過程中，為達到縮小芯片尺寸的目的，通常需大量依賴以等離子電荷為基礎(chǔ)的制程，例如高密度等離子體增強化學(xué)氣相沉積(H D P E C V D，HighDensity Plasma Enhanced Deposit1n)制程、等離子體注入(Plasma Inject1n)或者等離子體刻蝕(plasma etching)制程，這些以等離子電荷為基礎(chǔ)的制程中會產(chǎn)生游離電荷，這些游離電荷會被集成電路芯片的各層金屬層吸附和收集。如果積累了電荷的金屬層直接連接到MOS器件的柵極上，就會在柵氧化層中形成柵極漏電流(Gate Leakge)，當積累的電荷超過一定數(shù)量時，這種柵極漏電流就有可能造成集成電路內(nèi)MOS器件柵氧化層的擊穿(Break Down)，從而使器件甚至整個芯片的可靠性和壽命嚴重的降低。通常將這種情況稱為等離子引起的柵氧化物損傷(Plasma-1nduced Ggate Oxide Damage)，或簡稱為天線效應(yīng)(Antenna Effect)。一般情況下，芯片發(fā)生天線效應(yīng)的機率由“天線比率” (AntennaRat1)來衡量。“天線比率”的定義是:構(gòu)成所謂“天線”的導(dǎo)體(一般是金屬)的面積與所相連的柵氧化層面積的比率。隨著半導(dǎo)體集成電路制備工藝技術(shù)的發(fā)展，柵氧化層的尺寸越來越小，金屬的層數(shù)越來越多，因而發(fā)生天線效應(yīng)的可能性就越大。
[0003]為了保證半導(dǎo)體器件的性能，需采取措施解決天線效應(yīng)。目前在CMOS工藝集成電路中，無論模擬或者數(shù)字電路，通常采用以下幾種方式克服天線效應(yīng):
[0004]1、通過版圖上布線處理的方式來克服天線效應(yīng);例如將過長的金屬層連線打斷，并經(jīng)由金屬通孔(Via)及上層金屬層連接所打斷的金屬層連線，從而以減弱天線效應(yīng);再例如采用調(diào)換金屬層連線的順序以減弱天線效應(yīng)。
[0005]2、通過設(shè)計放電通路的方式來克服天線效應(yīng)，例如在柵極上增加二極管放電電路，公開號為CN102569289A的專利申請?zhí)峁┝艘环N消除天線效應(yīng)的結(jié)構(gòu)，用于消除半導(dǎo)體集成電路中的MOS晶體管在制備過程中積累的游離電荷，請參考圖1，兩種類型的反偏二極管121和122構(gòu)成了柵極天線效應(yīng)積累電荷的放電通路，可熔斷多晶硅或者金屬材質(zhì)的保險絲120連接MOS晶體管100的柵極G與反偏二極管121和122，由較大面積金屬天線效應(yīng)所積累的靜電荷(正電荷或者負電荷)，會經(jīng)由反偏二極管121和122構(gòu)成的放電通路流向VDD或者GND，從而保護了 MOS晶體管100的柵極氧化層不被擊穿而損毀失效;并且當集成電路制備完成后，在保險絲120兩端施加脈沖電源來熔斷保險絲120，使得反偏二極管121和122與柵極G斷開，并不會對電路本身的工作狀態(tài)產(chǎn)生影響。
[0006]然而射頻功率放大器(RFPA)，其信號功率和電壓幅度往往都很大，上述兩種方式均不能很好地解決其天線效應(yīng)，原因如下:
[0007]1、由于射頻功率放大器的信號功率和電壓幅度往往都很大，通過版圖上布線處理的方式來克服大功率器件的天線效應(yīng)時，在版圖(layout)上，不管是在金屬層之間設(shè)置相應(yīng)的導(dǎo)電插塞來改變金屬層順序的方案，還是將大面積的金屬線打斷的方案，都將產(chǎn)生新的相對較大的阻抗，這些阻抗可以給大功率器件帶來較大的功率損耗。
[0008]2、通過設(shè)計放電通路的方式來克服天線效應(yīng)的關(guān)鍵是:設(shè)計的放電通路不能對電路本身正常工作時的功能、性能帶來任何影響，而且結(jié)構(gòu)要簡單有效，同時面積小。然而大功率器件的信號功率和電壓幅度較大，可能會大大超出柵極G的輸入信號的電壓范圍，這將導(dǎo)致放電二極管的PN結(jié)不能維持為反向偏置，最終被導(dǎo)通而影響大功率器件的性能甚至功能。同時大功率器件的電路本身相對比較復(fù)雜，引入可熔斷的保險絲，會增加制造掩膜成本，且大功率器件芯片制備完成后需要電流脈沖逐個熔斷保險絲，增加了復(fù)雜性及風險。
【實用新型內(nèi)容】
[0009]本實用新型的目的在于提供一種用于消除集成電路管天線效應(yīng)的電路及射頻功率放大器，能夠在克服天線效應(yīng)的同時，不會影響集成電路各器件正常工作狀態(tài)，且電路結(jié)構(gòu)簡單、占用芯片面積很小。
[0010]為解決上述問題，本實用新型提出一種用于消除集成電路天線效應(yīng)的電路，所述集成電路包括待保護MOS晶體管及與所述待保護MOS晶體管的柵極連接的金屬層互連線，所述電路包括:
[0011]第一電阻，所述第一電阻的一端連接所述待保護MOS晶體管的柵極；
[0012]第一開關(guān)，包括第一開關(guān)通路以及連接并控制所述第一開關(guān)通路通斷的第一控制端，所述第一開關(guān)通路一端接地、另一端連接所述第一電阻的另一端；
[0013]第二電阻，一端連接所述第一控制端，另一端連接所述第一開關(guān)通路的另一端；
[0014]第二開關(guān)，包括第二開關(guān)通路以及連接并控制所述第二開關(guān)通路通斷的第二控制端，所述第二開關(guān)通路一端接地、另一端連接所述第一電阻的另一端；
[0015]第三電阻，一端連接所述第二控制端，另一端連接所述第二開關(guān)通路的另一端。
[0016]進一步的，所述第一開關(guān)與所述第二開關(guān)的選型相同，所述第二電阻與所述第三電阻的選型相同。
[0017]進一步的，所述第一開關(guān)為匪OS晶體管，其柵極為所述第一控制端，其源極接地，其漏極連接所述第一電阻的另一端并通過所述第二電阻連接其柵極，其源極和漏極之間的通路為所述第一開關(guān)通路。
[0018]進一步的，所述第一開關(guān)為NPN三極管，其基極為所述第一控制端，其發(fā)射極接地，其集電極連接所述第一電阻的另一端并通過所述第二電阻連接其基極，其發(fā)射極和集電極之間的通路為所述第一開關(guān)通路。
[0019]進一步的，所述第二開關(guān)為NMOS晶體管，其柵極為所述第二控制端，其漏極連接所述第一電阻的另一端，其源極接地并通過所述第三電阻連接其柵極，其源極和漏極之間的通路為所述第二開關(guān)通路。
[0020]進一步的，所述第二開關(guān)為NPN三極管，其基極為所述第二控制端，其集電極連接所述第一電阻的另一端，其發(fā)射極接地并通過所述第三電阻連接其基極，其發(fā)射極和集電極之間的通路為所述第二開關(guān)通路。
[0021]進一步的，所述第一電阻、第二電阻和第三電阻中的至少一個為多晶硅電阻。
[0022]進一步的，所述第一電阻的阻值大于等于所述第二電阻和所述第三電阻的阻值之和。
[0023]進一步的，所述第一電阻的阻值大于20K歐姆。
[0024]進一步的，所述第二電阻的阻值大于1K歐姆。
[0025]進一步的，所述第三電阻的阻值大于1K歐姆。
[0026]進一步的，所述第一電阻的阻值為50千歐姆，所述第二電阻的阻值為20千歐姆，所述第三電阻的阻值為20千歐姆。
[0027]本實用新型還提供一種射頻功率放大器，包括待保護的功率MOS晶體管以及上述之一的電路，所述電路連接所述功率MOS晶體管的柵極。
[0028]進一步的，所述射頻功率放大器還包括連接功率MOS晶體管柵極的匹配網(wǎng)絡(luò)電路以及連接匹配網(wǎng)絡(luò)電路的射頻天線，所述匹配網(wǎng)絡(luò)電路與所述電路并聯(lián)。
[0029]與現(xiàn)有技術(shù)相比，本實用新型的技術(shù)方案具有以下技術(shù)效果:
[0030]1、所述電路主要采用三個高阻值電阻以及兩個開關(guān)來形成，電路結(jié)構(gòu)簡單，易于實現(xiàn)，占用芯片面積很??；
[0031]2、所述電路設(shè)置在集成電路的待保護MOS晶體管處，一端連接MOS晶體管的柵極，一端接地，從而不會影響集成電路各器件正常工作狀態(tài)；
[0032]3、所述電路中，第一開關(guān)的第一控制端的連接方式和第二開關(guān)的第二控制端的連接方式恰好相反，使得集成電路中的待保護MOS晶體管的柵極上累積的正電荷能夠?qū)ǖ谝婚_關(guān)的第一開關(guān)通路而釋放，累積的負電荷能夠?qū)ǖ诙_關(guān)的第二開關(guān)通路而釋放，從而能夠很好地消除天線效應(yīng)，保護所述待保護的MOS晶體管；
[0033]4、所述電路中，第一電阻連接在待保護MOS晶體管和第一開關(guān)、第二開關(guān)之間，在集成電路正常工作時，能夠?qū)ΥＷoMOS晶體管的柵極上通過的射頻信號產(chǎn)生高阻效應(yīng)，從而消除第一開關(guān)通路和第二開關(guān)通路對射頻信號的影響；
[0034]5、所述電路中，第二電阻和第三電阻可以分別消除第一開關(guān)和第二開關(guān)中的寄生電容對射頻信號的影響。
【附圖說明】
[0035]圖1是現(xiàn)有技術(shù)中一種消除集成電路天線效應(yīng)的電路結(jié)構(gòu)示意圖；
[0036]圖2A至2B是本實用新型具體實施例的電路的結(jié)構(gòu)不意圖；
[0037]圖3是本實用新型具體實施例的射頻功率放大器的結(jié)構(gòu)示意圖。
【具體實施方式】
[0038]本實用新型的核心思想在于提供一種用于消除集成電路天線效應(yīng)的電路，所述電路包括第一電阻、第一開關(guān)、第二電阻、第二開關(guān)和第四電阻，第一開關(guān)和第二開關(guān)并聯(lián)，且并聯(lián)的一端通過第一電阻連接集成電路中待保護的MOS晶體管，并聯(lián)的另一端接地，第二電阻串接在第一開關(guān)的控制端與第一電阻之間，第三電阻串接在第二開關(guān)的控制端與地之間，通過第一開關(guān)或第二開關(guān)的導(dǎo)通來分別消除由金屬互連線收集至待保護MOS晶體管的柵極的正、負游離電荷。
[0039]為使本實用新型的目的、特征更明顯易懂，下面結(jié)合附圖對本實用新型的【具體實施方式】作進一步的說明，然而，本實用新型可以用不同的形式實現(xiàn)，不應(yīng)只是局限在所述的實施例。
[0040]請參考圖2A和2B，本實用新型提出一種用于消除集成電路天線效應(yīng)的電路，所述電路包括第一電阻220、第一開關(guān)230、第二電阻240、第二開關(guān)250和第四電阻260，該電路適用的集成電路包括待保護MOS晶體管200及與所述待保護MOS晶體管200的柵極連接的金屬層互連線210，金屬互連線210通常為多層結(jié)構(gòu)，主要由多層金屬及連接金屬層之間的導(dǎo)電插塞(via結(jié)構(gòu))組成，該電路主要是用于消除由金屬互連線210收集至待保護MOS晶體管200的柵極的游離電荷。
[0041]其中，第一開關(guān)230包括第一開關(guān)通路231以及連接并控制所述第一開關(guān)通路231通斷的第一控制端232，第二開關(guān)250包括第二開關(guān)通路251以及連接并控制所述第二開關(guān)通路251通斷的第二控制端252，第一開關(guān)通路231和第二開關(guān)通路252并聯(lián)，并聯(lián)的一端連接第一電阻220的第二端222，另一端接地，即第一電阻220的第一端221通過金屬層互連線210連接待保護MOS晶體管200柵極，第一電阻220的第二端222連接并第一開關(guān)通路231的第二端2312以及第二開關(guān)通路251的第二端2512，第一開關(guān)通路231的第二端2311和第二開關(guān)通路251的第一端2511均接地，由此不會影響集成電路各器件正常工作狀態(tài)。
[0042]第二電阻240和第三電阻260的接入方式相反。第二電阻240串接在第一開關(guān)230的第一控制端232以及第一開關(guān)通路231的第二端2312之間，即第二電阻240的第一端241連接第一開關(guān)230的第一控制端232，第二端連接第一開關(guān)230的第一開關(guān)通路231的第二端2312。第三電阻260串接在第二開關(guān)250的第二控制端252以及第二開關(guān)通路251的第一端2511之間，即第三電阻260的第一端261連接第二開關(guān)250的第二控制端252，第二端連接第二開關(guān)250的第二開關(guān)通路251的第一端2511。優(yōu)選的，第一電阻220的阻值大于等于第二電阻240和第三電阻260的阻值之和。
[0043]該電路的工作原理如下:
[0044]當待保護MOS晶體管200的柵極201上累積的靜電電壓VG1>第一開關(guān)230的第一開關(guān)通路231導(dǎo)通所需的電壓Vthn時，由于第一開關(guān)通路231的第二端2312與第一控制端232連接，所以集成電路工藝制造過程中在待保護MOS晶體管200的柵極201上積累的正靜電荷產(chǎn)生的正電壓，將打開第一開關(guān)通路231，并通過第一開關(guān)通路231的第一端2311釋放至地(GND)，從而保護待保護MOS晶體管200的柵極201，消除了金屬互連線210收集正電荷帶來的天線效應(yīng)；
[0045]當待保護MOS晶體管200的柵極201上累積的靜電電壓VGl小于第二開關(guān)250的第二開關(guān)通路251導(dǎo)通所需的電壓-Vthn時，由于第二開關(guān)通路251的第一端2512與第二控制端252連接，所以集成電路工藝制造過程中在待保護MOS晶體管200的柵極201上積累的負靜電荷產(chǎn)生的負電壓，將打開第二開關(guān)通路251，并通過第二開關(guān)通路251的第一端2511釋放至地(GND)，從而保護待保護MOS晶體管200的柵極201，消除了金屬互連線210收集負電荷帶來的天線效應(yīng)；
[0046]第一電阻Rl可采用高阻值多晶硅電阻，阻值一般大于20千歐姆，用于正常工作時對待保護MOS晶體管200上通過的射頻信號產(chǎn)生高阻效應(yīng)，消除第一開關(guān)通路231和第二開關(guān)通路251對射頻信號的影響；
[0047]第二電阻R2、第三電阻R3可采用高阻值多晶硅電阻，阻值一般大于10千歐姆，分別用于消除第一開關(guān)230的寄生電容、第二開關(guān)250的寄生電容對射頻信號的影響。
[0048]優(yōu)選的，第一開關(guān)230與第二開關(guān)250的器件選型相同，第二電阻240與第三電阻260的器件選型相同，以使得無論在待保護MOS晶體管200的柵極201處累積的電荷是正電荷還是負電荷，本實用新型的技術(shù)方案對該待保護MOS晶體管200的保護作用是相一致的。例如，第一開關(guān)230和第二開關(guān)250為完全相同的兩只NMOS晶體管、NPN三極管或三端雙向可控硅開關(guān)，第二電阻240和第三電阻260為完全相同的兩只高阻值多晶硅電阻。
[0049]請參考圖2A，當?shù)谝婚_關(guān)230和第二開關(guān)250均為NMOS晶體管時，第一開關(guān)230的柵極為上述的第一控制端232，源極(即第一開關(guān)通路的第一端2311)接地，漏極(即第一開關(guān)通路的第二端2312)連接第一電阻220的第二端222，并通過所述第二電阻220連接其柵極，第一開關(guān)230的源極和漏極之間的通路為所述第一開關(guān)通路231;第二開關(guān)250的柵極為上述的第二控制端252，漏極(即第二開關(guān)通路的第二端2512)連接所述第一電阻220的第二端222，源極(即第二開關(guān)通路的第一端2511)接地，并通過所述第三電阻260連接其柵極，第二開關(guān)250的源極和漏極之間的通路為所述第二開關(guān)通路251。本實施例中，第一電阻220可以采用阻值大于20千歐姆的高阻值多晶硅電阻，例如是50千歐姆，其限制可以使第一開關(guān)通路231或第二開關(guān)通路251導(dǎo)通時的放點電流比較小，此時第一開關(guān)230和第二開關(guān)250可以選擇寬長取值非常小的NMOS晶體管型號，例如選取的NMOS晶體管的寬為1.2微米，長為0.2微米，以節(jié)省芯片占用面積;第二電阻240和第三電阻260可以采用阻值大于等于10千歐姆的高阻值多晶硅電阻，例如均為15千歐姆。本實施例中對第一電阻、第二電阻以及第三電阻的精度要求很低，所以可以采用最小的電阻寬度，以最大化的節(jié)省芯片占用面積。該電路的具體工作原理如下:
[0050]第一開關(guān)230的柵極與漏極接在一起，當待保護MOS晶體管200的柵極201VG1〉第一開關(guān)230的閾值電壓Vthn時，集成電路工藝制造過程中積累正靜電荷產(chǎn)生的正電壓將打開第一開關(guān)230進行釋放，以保護待保護MOS晶體管200;
[0051 ]第二開關(guān)250的柵極與源極接在一起；當待保護MOS晶體管200的柵極201VG1〈第二開關(guān)250的閾值電壓Vthn的負值(即-Vthn)時，集成電路工藝制造過程中積累負靜電荷產(chǎn)生的負電壓將打開第二開關(guān)250進行釋放，以保護待保護MOS晶體管200。
[0052]請參考圖2B，當?shù)谝婚_關(guān)230和第二開關(guān)250均為NPN三極管時，第一開關(guān)230的基極為所述第一控制端232，發(fā)射極接地，集電極連接所述第一電阻220的第二端222，并通過所述第二電阻240連接其基極，第一開關(guān)230的發(fā)射極和集電極之間的通路為第一開關(guān)通路231;第二開關(guān)250的基極為所述第二控制端252，集電極連接所述第一電阻220的第二端222，發(fā)射極接地并通過所述第三電阻260連接其基極，第二開關(guān)250的發(fā)射極和集電極之間的通路為第二開關(guān)通路251。該電路的工作原理同圖2A所示的電路的工作原理基本一致，在此不再贅述。優(yōu)選的，所述第一開關(guān)的寬度和長度均小于0.13微米，所述第二開關(guān)的寬度和長度均小于0.13微米。
[0053]請參考圖3，本實用新型還提供一種射頻功率放大器，包括一待保護的功率MOS晶體管30、圖2A或圖2B所示的電路31、以及匹配網(wǎng)絡(luò)電路32、射頻天線33。其中，所述功率MOS晶體管30即待消除天線效應(yīng)的MOS晶體管，實質(zhì)上是圖2A至2B中的待保護MOS晶體管200，功率MOS晶體管30的柵極通常連接金屬層互連線300(相當于圖2A和2B中的金屬互連線210)，金屬層互連線300通常也為多層結(jié)構(gòu)，主要由多層金屬及連接金屬層之間的導(dǎo)電插塞(via結(jié)構(gòu))組成。電路31連接該功率MOS晶體管30的柵極，可以由金屬互連線300收集至功率MOS晶體管30的柵極的游離電荷，即消除該功率MOS晶體管30的天線效應(yīng);所述射頻天線33用于接收或者發(fā)射射頻信號;所述匹配網(wǎng)絡(luò)電路32連接所述功率MOS晶體管30的柵極以及射頻天線33，并與電路31并聯(lián)，用于在功率MOS晶體管30與射頻天線33之間引入某種阻抗變換機制，可以在特定頻率范圍內(nèi)進行頻率響應(yīng)補償，實現(xiàn)在預(yù)期頻率范圍內(nèi)達到最優(yōu)化的信號傳輸效率，匹配網(wǎng)絡(luò)電路32通常選取電容、電阻以及電感中的一種或兩種組成，例如電感電容組成的LC電路或者電阻和電容組成的RC電路等等。
[0054]綜上所述，本實用新型提供的電路，能在MOS晶體管器件進行等離子體加工時，確保MOS晶體管柵極的電荷被完全導(dǎo)走，避免累積電荷對MOS晶體管的柵氧化層造成損傷。本實用新型提供的射頻功率放大器，其功率MOS晶體管柵極連接該電路后，器件性能大大提尚O
[0055]顯然，本領(lǐng)域的技術(shù)人員可以對實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。
【主權(quán)項】
1.一種用于消除集成電路天線效應(yīng)的電路，所述集成電路包括待保護MOS晶體管及與所述待保護MOS晶體管的柵極連接的金屬層互連線，其特征在于，所述用于消除集成電路天線效應(yīng)的電路包括: 第一電阻，所述第一電阻的一端連接所述待保護MOS晶體管的柵極； 第一開關(guān)，包括第一開關(guān)通路以及連接并控制所述第一開關(guān)通路通斷的第一控制端，所述第一開關(guān)通路一端接地、另一端連接所述第一電阻的另一端； 第二電阻，一端連接所述第一控制端，另一端連接所述第一開關(guān)通路的另一端； 第二開關(guān)，包括第二開關(guān)通路以及連接并控制所述第二開關(guān)通路通斷的第二控制端，所述第二開關(guān)通路一端接地、另一端連接所述第一電阻的另一端； 第三電阻，一端連接所述第二控制端，另一端連接所述第二開關(guān)通路的另一端。2.如權(quán)利要求1所述的電路，其特征在于，所述第一開關(guān)與所述第二開關(guān)的選型相同，所述第二電阻與所述第三電阻的選型相同。3.如權(quán)利要求1所述的電路，其特征在于，所述第一開關(guān)為匪OS晶體管時，其柵極為所述第一控制端，其源極接地，其漏極連接所述第一電阻的另一端并通過所述第二電阻連接其柵極，其源極和漏極之間的通路為所述第一開關(guān)通路。4.如權(quán)利要求1所述的電路，其特征在于，所述第一開關(guān)為NPN三極管，其基極為所述第一控制端，其發(fā)射極接地，其集電極連接所述第一電阻的另一端并通過所述第二電阻連接其基極，其發(fā)射極和集電極之間的通路為所述第一開關(guān)通路。5.如權(quán)利要求1所述的電路，其特征在于，所述第二開關(guān)為匪OS晶體管時，其柵極為所述第二控制端，其漏極連接所述第一電阻的另一端，其源極接地并通過所述第三電阻連接其柵極，其源極和漏極之間的通路為所述第二開關(guān)通路。6.如權(quán)利要求1所述的電路，其特征在于，所述第二開關(guān)為NPN三極管時，其基極為所述第二控制端，其集電極連接所述第一電阻的另一端，其發(fā)射極接地并通過所述第三電阻連接其基極，其發(fā)射極和集電極之間的通路為所述第二開關(guān)通路。7.如權(quán)利要求1所述的電路，其特征在于，所述第一電阻、第二電阻和第三電阻中的至少一個為多晶娃電阻。8.如權(quán)利要求1所述的電路，其特征在于，所述第一電阻的阻值大于等于所述第二電阻與所述第三電阻的阻值之和。9.如權(quán)利要求1或8所述的電路，其特征在于，所述第一電阻的阻值大于等于20千歐姆，所述第二電阻的阻值大于等于10千歐姆，所述第三電阻的阻值大于等于10千歐姆。10.如權(quán)利要求9所述的電路，其特征在于，所述第一電阻的阻值為50千歐姆，所述第二電阻的阻值為20千歐姆，所述第三電阻的阻值為20千歐姆。11.一種射頻功率放大器，其特征在于，包括待保護的功率MOS晶體管以及權(quán)利要求1至10中任一項所述的電路，所述電路連接所述功率MOS晶體管的柵極。12.如權(quán)利要求11所述的射頻功率放大器，其特征在于，所述射頻功率放大器還包括連接功率MOS晶體管柵極的匹配網(wǎng)絡(luò)電路以及連接匹配網(wǎng)絡(luò)電路的射頻天線，所述匹配網(wǎng)絡(luò)電路與所述電路并聯(lián)。
【文檔編號】H01L27/02GK205508819SQ201620064263
【公開日】2016年8月24日
【申請日】2016年1月22日
【發(fā)明人】賈海瓏
【申請人】中芯國際集成電路制造（天津）有限公司, 中芯國際集成電路制造(上海)有限公司