中、高壓變頻調(diào)速雙cpu控制系統(tǒng)及其控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及變頻調(diào)速技術(shù)領(lǐng)域，具體涉及一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)及其控制方法。
【背景技術(shù)】
[0002]目前，中、高壓變頻調(diào)速裝置是利用功率單元串聯(lián)，將多級(jí)低壓功率單元串聯(lián)起來(lái)實(shí)現(xiàn)高壓輸出。其中該方案輸出電壓諧波小，提高電機(jī)壽命和降低電磁干擾等。另外，在功率單元級(jí)聯(lián)式的中、高壓變頻調(diào)速裝置中，控制器用來(lái)完成電機(jī)控制策略、多電平脈沖寬度(PWM)算法，光纖串行通信、上位機(jī)通信、數(shù)字量/模擬量的輸入輸出處理等任務(wù)?？刂破鞯膶?shí)時(shí)性及處理能力極大的決定了整個(gè)系統(tǒng)電機(jī)控制的可靠性、穩(wěn)定性。
[0003]現(xiàn)有技術(shù)中的控制器主要包括:主控單元和多個(gè)外圍控制單元。其中，外圍控制單元是具備一定邏輯處理能力的單元，例如:DSP、ARM、FPGA、CPLD等。每個(gè)外圍控制單元負(fù)責(zé)一個(gè)功率單元的控制，所有的外圍控制單元直接與主控制單元進(jìn)行數(shù)據(jù)通信，主控單元發(fā)揮著總指揮的作用，即主控單元發(fā)送控制命令給各個(gè)外圍控制單元，外圍控制單元接收到主控單元的指令后通過(guò)光纖通信發(fā)送控制指令給各個(gè)功率單元。外圍控制單元發(fā)送單元控制命令給各個(gè)功率單元，同時(shí)處理功率單元反饋過(guò)來(lái)的運(yùn)行狀態(tài)信息，再反饋給主控單元。
[0004]由于控制器只能串行的執(zhí)行指令，對(duì)功率單元發(fā)PWM波控制的同步性差，因此，導(dǎo)致各個(gè)功率單元?jiǎng)幼鲿r(shí)間誤差大，且控制性能不理想，成本高、可靠性低。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)及其控制方法。
[0006]為達(dá)到以上目的，本發(fā)明采取的技術(shù)方案是:
[0007]一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)，包括算法DSP主控芯片、邏輯DSP主控芯片、雙口 RAM芯片、功率單元和FPGA主控芯片，
[0008]算法DSP主控芯片，其與所述FPGA主控芯片相連，其用于將電機(jī)的V/F或矢量控制的逆變調(diào)制波指令傳送至所述FPGA主控芯片，并周期性地讀取所述FPGA主控芯片內(nèi)的封鎖PWM波命令；
[0009]邏輯DSP主控芯片，其與所述FPGA主控芯片相連，其用于將電機(jī)的邏輯控制命令發(fā)給所述FPGA主控芯片，并周期性地讀取所述FPGA主控芯片內(nèi)的各個(gè)所述功率單元的運(yùn)行狀態(tài)信息；
[0010]雙口 RAM芯片，其分別與所述算法DSP主控芯片、所述邏輯DSP主控芯片相連，用于所述算法DSP主控芯片與所述邏輯DSP主控芯片之間的數(shù)據(jù)通信；
[0011 ] FPGA主控芯片，其分別與所述算法DSP主控芯片、邏輯DSP主控芯片以及各個(gè)所述功率單元相連，將所述電機(jī)的V/F或矢量控制的逆變調(diào)制波指令與其內(nèi)部設(shè)定的載波做比較，生成各個(gè)所述功率單元對(duì)應(yīng)的PWM波，將所述電機(jī)的邏輯控制命令，與各個(gè)所述功率單元的故障信息進(jìn)行綜合邏輯判斷產(chǎn)生封鎖PWM波命令，用于所述電機(jī)的邏輯控制；
[0012]功率單元，其通過(guò)光纖接口連接所述FPGA主控芯片，其接收所述FPGA主控芯片輸出的各個(gè)所述功率單元對(duì)應(yīng)的PWM波，所述PWM波用于控制各個(gè)所述功率單元?jiǎng)幼?，?shí)現(xiàn)電機(jī)的V/F或矢量控制，并將其運(yùn)行狀態(tài)信息發(fā)送給FPGA主控芯片。
[0013]在上述技術(shù)方案的基礎(chǔ)上，所述FPGA主控芯片包括第一 SRAM模塊、PWM波發(fā)生模塊、第二 SRAM模塊、單元信息處理模塊、單元通信處理模塊，
[0014]第一 SRAM模塊，其與所述算法DSP主控芯片雙向連接，用于接收所述算法DSP主控芯片發(fā)送的電機(jī)的V/F或矢量控制的逆變調(diào)制波指令，及向所述算法DSP主控芯片發(fā)送所述封鎖波PWM命令；
[0015]PWM波發(fā)生模塊，其輸入端分別與所述第一 SRAM模塊的輸出端和所述單元信息處理模塊的輸出端相連，其輸出端分別與所述第一 SRAM模塊的輸入端和所述單元通信處理模塊的輸入端相連，其接收所述第一 SRAM模塊輸出的所述電機(jī)的V/F或矢量控制的逆變調(diào)制波指令和所述單元信息處理模塊輸出的封鎖PWM波命令，將所述逆變調(diào)制波與其內(nèi)設(shè)定的載波進(jìn)行比較，生成各個(gè)功率單元的PWM波，將所述PWM波輸輸出給所述單元通信處理模塊；
[0016]第二 SRAM模塊，其與所述邏輯DSP主控芯片雙向連接，其接收所述邏輯DSP主控芯片發(fā)送的電機(jī)的邏輯控制命令，及向所述邏輯DSP主控芯片發(fā)送各個(gè)所述功率單元的運(yùn)行狀態(tài)信息；
[0017]單元信息處理模塊，其輸入端分別與所述單元通信處理模塊的輸出端和所述第二SRAM模塊的輸出端相連，其輸出端分別與所述PWM波發(fā)生模塊的輸入端和所述第二 SRAM模塊的輸入端相連，用于接收所述單元通信處理模塊轉(zhuǎn)發(fā)的各個(gè)所述功率單元的運(yùn)行狀態(tài)信息，并向所述第二 SRAM模塊轉(zhuǎn)發(fā)運(yùn)行狀態(tài)信息，其根據(jù)各個(gè)所述功率單元的故障信息判斷是否向所述PWM波發(fā)生模塊發(fā)送封鎖PWM波命令；
[0018]單元通信處理模塊，其與各所述功率單元雙向連接，其轉(zhuǎn)發(fā)所述PWM波發(fā)生模塊生成的各個(gè)所述功率單元對(duì)應(yīng)的PWM波，其轉(zhuǎn)發(fā)所述功率單元的運(yùn)行狀態(tài)信息至所述單元信息處理模塊。
[0019]在上述技術(shù)方案的基礎(chǔ)上，所述邏輯DSP主控芯片設(shè)有多組接線端口，所述接線端口分別連接HM1、上位機(jī)、用戶控制10信號(hào)模塊、模擬量輸入輸出模塊和系統(tǒng)控制10信號(hào)模塊。
[0020]在上述技術(shù)方案的基礎(chǔ)上，所述算法DSP主控芯片內(nèi)設(shè)有數(shù)據(jù)采集裝置，所述數(shù)據(jù)采集裝置用于采集變頻調(diào)速裝置的輸入電壓、輸入電流、輸出電壓、輸出電流和電機(jī)轉(zhuǎn)速反饋信號(hào)。
[0021]在上述技術(shù)方案的基礎(chǔ)上，一種中、高壓變頻調(diào)速雙CPU控制系統(tǒng)的控制方法，
[0022]邏輯DSP主控芯片對(duì)電機(jī)的邏輯控制命令進(jìn)行邏輯處理，將邏輯控制命令發(fā)送給所述算法DSP主控芯片和所述FPGA主控芯片；
[0023]算法DSP主控芯片將電機(jī)的V/F或矢量控制的逆變調(diào)制波指令發(fā)送給FPGA主控芯片；
[0024]FPGA主控芯片將所述逆變調(diào)制波與其內(nèi)設(shè)定的載波作比較，生成各個(gè)所述功率單元的PWM波；
[0025]功率單元接收所述PWM波發(fā)送給的各個(gè)所述功率單元對(duì)應(yīng)PWM波，進(jìn)行電機(jī)的V/F或矢量控制。
[0026]在上述技術(shù)方案的基礎(chǔ)上，所述FPGA主控芯片包括第一 SRAM模塊、PWM波發(fā)生模塊、第二 SRAM模塊、單元信息處理模塊、單元通信處理模塊，
[0027]第一 SRAM模塊，其與所述算法DSP主控芯片雙向連接，用于接收所述算法DSP主控芯片發(fā)送的電機(jī)的V/F或矢量控制的逆變調(diào)制波指令，及向所述算法DSP主控芯片發(fā)送所述封鎖波PWM命令；
[0028]PWM波發(fā)生模塊，其輸入端分別與所述第一 SRAM模塊的輸出端和所述單元信息處理模塊的輸出端相連，其輸出端分別與所述第一 SRAM模塊的輸入端和所述單元通信處理模塊的輸入端相連，并且PWM波生成模塊接收第一 SRAM模塊輸出的電機(jī)的V/F或矢量控制的逆變調(diào)制波指令和單元信息處理模塊輸出的封鎖PWM波命令，將所述逆變調(diào)制波與其內(nèi)設(shè)定的載波進(jìn)行比較，生成各個(gè)功率單元的PWM波，將所述PWM波輸出給所述單元通信處理豐吳塊；
[0029]第二 SRAM模塊，其與所述邏輯DSP主控芯片雙向連接，其接收所述邏輯DSP主控芯片發(fā)送的電機(jī)的邏輯控制命令，及向所述邏輯DSP主控芯片發(fā)送各個(gè)所述功率單元的運(yùn)行狀態(tài)信息；
[0030]單元信息處理模塊，其輸入端分別與所述單元通信處理模塊的輸出端和所述第二SRAM模塊的輸出端相連，其輸出端分別與所述PWM波發(fā)生模塊的輸入端和所述第二 SRAM模塊的輸入端相連，用于接收所述單元通信處理模塊轉(zhuǎn)發(fā)的各個(gè)所述功率單元的運(yùn)行狀態(tài)信息，并向所述第二 SRAM模塊轉(zhuǎn)發(fā)運(yùn)行狀態(tài)信息，其根據(jù)各個(gè)所述功率單元的故障信息判斷是否向所述PWM波發(fā)生模塊發(fā)送封鎖PWM波命令；
[0031]單元通信處理模塊，其與各所述功率單元雙向連接，其轉(zhuǎn)發(fā)所述PWM波發(fā)生模塊生成的各個(gè)所述功率單元對(duì)應(yīng)的PWM波，其轉(zhuǎn)發(fā)所述功率單元的運(yùn)行狀態(tài)信息至所述單元信息處理模塊。
[0032]在上述技術(shù)方案的基礎(chǔ)上，所述FPGA主控芯片的控制方法如下，
[0033]所述第一 SRAM模塊接收所述算法DSP主控芯片發(fā)送的電機(jī)的V/F或矢量控制的逆變調(diào)制波指令；并向所述算法DSP主控芯片發(fā)送封鎖波PWM命令；
[0034]所述第二 SRAM模塊其接收所述邏輯DSP主控芯片發(fā)送的電機(jī)的邏輯控制命令；并向所述邏輯DSP主控芯片發(fā)送各個(gè)所述功率單元的運(yùn)行狀態(tài)信息；
[0035]單元信息處理模塊接收所述單元通信處理模塊轉(zhuǎn)發(fā)的各個(gè)所述功率單元的運(yùn)行狀態(tài)信息，并向所述第二 SRAM模塊轉(zhuǎn)發(fā)運(yùn)行狀態(tài)信息；其根據(jù)各個(gè)所述功率單元的故障信息判斷是否向所述PWM波發(fā)生模塊發(fā)送封鎖PWM波命令；
[0036]所述PWM波發(fā)生模塊內(nèi)設(shè)有載波，其接收從所述第一 SRAM模塊輸出的逆變調(diào)制波，與其內(nèi)設(shè)定的載波進(jìn)行比較，生成各個(gè)功率單元的生成各個(gè)功率單元的PWM波；并向所述第一 SRAM模塊發(fā)送封鎖波PWM命令；
[0037]單元通信處理模塊轉(zhuǎn)發(fā)從所述PWM波發(fā)生模塊發(fā)出的各個(gè)功率單元的PWM波，各個(gè)功率單元根據(jù)接收的PWM波，各個(gè)功率單元做相應(yīng)動(dòng)作處理；并轉(zhuǎn)發(fā)所述功率單元的運(yùn)行狀態(tài)信息至所述單元信息處理模塊。
[0038]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于:
[0039](1)本發(fā)明