專利名稱：具有時鐘發(fā)生器和雙向時鐘引腳裝置的多時鐘集成電路的制作方法
技術領域：
本發(fā)明涉及產(chǎn)生時鐘信號的集成電路，特別是產(chǎn)生并利用多時鐘信號的集成電路。
但是，應用于電子系統(tǒng)的特定集成電路可能要求多時鐘信號進行正常運轉(zhuǎn)。多時鐘信號一般是由單一的外部產(chǎn)生的時鐘信號輸入在集成電路上產(chǎn)生的，而不是接收外部產(chǎn)生的多時鐘信號。這就減少了集成電路上用來輸入在集成電路設計中重要的時鐘信號的引腳/終端的數(shù)量。如上所描述的典型的多時鐘集成電路，通常被稱為通用連接集成電路，被應用于由印第安納州首府印第安納波利斯市的湯姆森消費品電子工業(yè)有限公司研制的DTV-320HDTV(高清晰度電視)。通用連接集成電路可以被用于其它的電視信號數(shù)據(jù)處理裝置。
通用連接集成電路具有集不同信號數(shù)字處理功能于一體的混合信號設計(即利用模擬和數(shù)字信號)。一般來說，通用連接集成電路包括衛(wèi)星信號解調(diào)部分、HDTV信號解調(diào)部分和提供切換和色度解調(diào)以及NTSC電視信號輸入的其它信號數(shù)據(jù)處理部分。這些部分中的每一部分要求不同的時鐘頻率(即不同的時鐘信號)。通用連接集成電路的其它部分也可以要求不同的時鐘信號。因此，通用連接集成電路由單一的、經(jīng)過時鐘輸入引腳的外部產(chǎn)生的時鐘信號輸入，按照集成電路不同部分的需要產(chǎn)生多時鐘信號。除了時鐘輸入引腳以外，典型的多時鐘集成電路具有專門用于每個被產(chǎn)生的時鐘信號的觀測引腳和專門用于每個被產(chǎn)生的時鐘信號的測試引腳。
盡管多時鐘信號在一些集成電路中是必需的，最好還是把集成電路中專門用于時鐘產(chǎn)生、觀測和測試的I/O(輸入/輸出)引腳或終端數(shù)量減到最小。這是因為，集成電路中可用引腳的數(shù)量是有限的，且經(jīng)常被用于很多其它功能。盡管這樣，最好還是提供被產(chǎn)生的內(nèi)部時鐘信號的可觀測性(如為調(diào)試目的)和時鐘信號的可控性(如為測試目的)。因此，在對應所有需要的集成電路功能的可用I/O引腳數(shù)量和在保持功能度的同時減少I/O引腳數(shù)量的需要之間存在著爭論。外部可控性同樣被需要，因為通常被用于多種集成電路時鐘信號內(nèi)部產(chǎn)生的鎖相環(huán)(PLL)合成器是模擬電路塊。
所以這里需要在多時鐘集成電路中減少用于時鐘功能性不同方面的I/O引腳數(shù)量的系統(tǒng)、裝置和方法。
另外這里還需要提供專門用于時鐘信號的I/O引腳數(shù)量最小限度和多時鐘集成電路足夠測試能力的系統(tǒng)、裝置和方法。
本發(fā)明考慮時鐘操作的正常模式、用于內(nèi)部集成電路時鐘觀測的調(diào)試操作模式和/或從引腳通過相應的雙向I/O引腳傳送內(nèi)部集成電路時鐘的操作測試模式。
本發(fā)明應用于集成電路(當測試時鐘相位的精確控制和時間控制是重要的時候)的數(shù)字測試和調(diào)試。例如，如果PLL合成器不起作用，那么外部時鐘信號可以被輸入來代替標準的內(nèi)部產(chǎn)生的時鐘信號。所以，既使PLL不起作用，集成電路計算也是可能的。
時鐘I/O引腳的模式控制通過儲存在I2C寄存器中的控制位被控制。在一個實施方案中，儲存著控制位的寄存器與總線相連，例如，I2C串行總線和總線主控或從屬裝置通過向寄存器寫入數(shù)據(jù)來設置控制位。寄存器可以是被映入總線主控元件存儲地址空間的存儲器。
所有集成電路時鐘信號的模式是獨立可控的。特別是以下三種時鐘I/O引腳的操作模式1)正常模式——沒有內(nèi)部時鐘信號從引腳輸出。如果集成電路正確地運行，那么在相應的I/O引腳上沒有時鐘輸出。PLL和時鐘發(fā)生器/分頻器將提供多個內(nèi)部集成電路時鐘。最好不從RFI輸出時鐘如果不需要，這樣在標準操作期間I/O衰減器沒有時鐘輸出。2)測試模式——PLL/時鐘發(fā)生器/分頻器被旁路，同時外部測試時鐘被輸入到多個時鐘I/O引腳。此時I/O引腳的作用是輸入。這允許時鐘的完全控制，因為它們在集成電路外部產(chǎn)生并被輸入集成電路。3)調(diào)試模式——內(nèi)部時鐘被輸出到用于觀測的多個時鐘I/O引腳。這種模式用來確定PLL/時鐘發(fā)生器/分頻器電路的適當功能度。
本發(fā)明在要求最少的集成電路I/O引腳的情況(即每一個內(nèi)部產(chǎn)生的時鐘只對應一個I/O引腳)下是有利的。此外，本發(fā)明允許內(nèi)部產(chǎn)生的時鐘(時鐘信號)或者外部時鐘(時鐘信號)為集成電路計時。進一步說，本發(fā)明使在相同I/O引腳位置上觀測內(nèi)部時鐘成為可能。另外，本發(fā)明使提供操作模式的自動探測成為可能(例如，測試模式對正常功能操作模式，并作相應的切換，如1996年5月14日由Albean等人提出的題為“集成電路中自動探測集成電路操作測試模式和選擇測試時鐘信號的裝置”(“Apparatus within an integrated circuit forautomatically detecting a test mode of operation of theintegrated cifcuit and selecting a test clock signal”)，該專利在美國專利申請5517109號被公開，它說明性地被編入現(xiàn)在的說明書中作為參考)。繼續(xù)對本發(fā)明作進行一步的說明。
在一種形式中，本發(fā)明是一個集成電路中的裝置。該裝置包括將信號耦合至集成電路和/或從集成電路耦合信號的引腳，產(chǎn)生第一時鐘信號的集成電路內(nèi)部時鐘信號發(fā)生器、響應控制信號的切換裝置和產(chǎn)生控制信號的控制裝置。切換裝置針對控制信號做出反應并提供1)當?shù)谝粫r鐘信號被集成電路內(nèi)部元件利用且沒有被提供給引腳時的第一操作模式；2)當?shù)谝粫r鐘信號被提供給引腳時的第二操作模式；3)當由集成電路外部信號源產(chǎn)生的提供給引腳的第二時鐘信號被集成電路內(nèi)部元件利用時的第三操作模式。
在另一種形式中，本發(fā)明是一個集成電路。該集成電路包括集成電路內(nèi)部的可產(chǎn)生多時鐘信號的時鐘信號發(fā)生器、將各自時鐘信號耦合至集成電路和/或從集成電路耦合時鐘信號的相關的引腳、與多個時鐘信號每一個相關聯(lián)的并且響應各自控制信號的切換裝置，和與每一個產(chǎn)生各自控制信號的切換裝置通信的控制器。切換裝置響應各自的控制信號并提供當各自的時鐘信號被集成電路內(nèi)部元件利用且沒有被提供給各自的引腳時的第一操作模式；當各自的時鐘信號被提供給各自的引腳時的第二操作模式；當提供給各自的引腳的外部產(chǎn)生的時鐘信號被集成電路內(nèi)部元件利用時的第三操作模式；以及還有另外一種情況，本發(fā)明是包括以下步驟的控制集成電路的方法產(chǎn)生第一集成電路內(nèi)部時鐘信號，產(chǎn)生控制信號，提供控制信號給與雙向引腳通信的切換裝置。切換裝置響應控制信號并提供以下三種模式中的一種模式1)當?shù)谝粫r鐘信號被集成電路內(nèi)部元件利用且沒有提供給雙向引腳時的第一操作模式；2)當?shù)谝粫r鐘信號被提供給雙向引腳時的第二操作模式；3)當由集成電路外部信號源提供給雙向引腳的第二時鐘信號被集成電路內(nèi)部元件利用時的第三操作模式。
圖2為多時鐘集成電路的上層方框圖，具體說來，是一種通用連接集成電路，該集成電路應用于按照這里所公開的原理并結合本發(fā)明具體實施方案的

圖1示例的系統(tǒng)中。
圖3為一幅電路系統(tǒng)/邏輯電路方框圖，該電路系統(tǒng)/邏輯電路對應圖2中為每一個產(chǎn)生的時鐘提供單一I/O引腳的通用連接集成電路產(chǎn)生的每一個時鐘信號；和圖4為一個邏輯真值表，該表示例性地說明了圖3中電路系統(tǒng)/邏輯電路可能的操作模式。
在全部幾個視圖中，采用響應的參考符號表示相應的部分。
發(fā)明詳述參考圖1描述的系統(tǒng)，通常用10表示，這個系統(tǒng)使用電力且至少部分由電路系統(tǒng)、邏輯電路和/或相似的適當部件組成。更明確地說，系統(tǒng)10具有進行信號和/或數(shù)據(jù)以及信息數(shù)據(jù)處理的多個集成電路(IC)。在系統(tǒng)10的多個集成電路中至少有一個集成電路，其特有的功能要求多時鐘或時鐘/時鐘控制信號。這種類型的集成電路可被稱作多時鐘集成電路。本發(fā)明利用的就是這種類型的集成電路。
由上面所述應當理解到系統(tǒng)10僅僅是利用這個多時鐘集成電路的環(huán)境/應用程序的典型。系統(tǒng)10的多時鐘集成電路，按照這里的原理，可采取很多形式和/或執(zhí)行很多功能。目前典型的情況是，多時鐘集成電路可以對不同信號源發(fā)出的不同電視信號格式提供電視信號數(shù)據(jù)處理。特別是，含有本發(fā)明的多時鐘電視信號處理器集成電路適應于/可運行(即包括適當電路系統(tǒng)/邏輯電路)提供衛(wèi)星電視(數(shù)字)信號處理、路基(包括有線發(fā)送)數(shù)字電視信號處理和路基(包括有線發(fā)送)模擬電視信號處理，除了其它相關的電視信號處理之外。這些模擬和數(shù)字信號可以以不同的格式和調(diào)制方案中被提供。當然，其它類型需要多時鐘或時鐘信號的集成電路可利用這里提出的原理，不管集成電路的所有功能/操作如何。
一種形式種，系統(tǒng)10包括電視信號數(shù)據(jù)處理裝置12如電視裝置、機頂盒等。電視信號數(shù)據(jù)處理裝置12包括經(jīng)輸入20接收電視信號的數(shù)據(jù)處理電路系統(tǒng)/邏輯電路14。電視信號可以是數(shù)字的或模擬的，可以在任何一種形式和調(diào)制方案中。電視信號數(shù)據(jù)處理裝置12一般也包括存儲器18，其中儲存著控制電視信號數(shù)據(jù)處理裝置12運行的程序指令(即軟件)。其它電路系統(tǒng)/邏輯電路24為電視信號數(shù)據(jù)處理裝置12的其它功能性而被提供，電視信號數(shù)據(jù)處理裝置12具有所有其它必需的和/或操作所需的適當?shù)碾娐废到y(tǒng)/邏輯電路。由于其它的電路系統(tǒng)/邏輯電路24在本發(fā)明的理解和實踐中不是必需的，它將不再被詳細描述。
系統(tǒng)10也包括耦合數(shù)據(jù)處理電路系統(tǒng)/邏輯電路14的顯示器16。顯示器16可以是顯示電視信號視頻部分的任何一種類型的顯示器(和任何在其中的OSD)，可以是集成在電視信號數(shù)據(jù)處理裝置上，如在電視機里，或者可以不是集成電視信號數(shù)據(jù)處理裝置12上，如在機頂盒或其它電視設備里。在電視信號數(shù)據(jù)處理裝置12是機頂盒或者相似物的情況，顯示器16與電視相關聯(lián)。輸出22也可被提供用來傳輸處理過的電視音頻和/或視頻信號到另一個裝置。
一種形式中，電視信號數(shù)據(jù)處理裝置12可以是模擬/數(shù)字電視，全數(shù)字電視機如高清晰度電視機(HDTV)、能夠利用模擬/數(shù)字電視信號的機頂盒、電視信號存儲裝置或任何其它利用不同電視信號形式的組件。在是電視機的情況下，電視信號數(shù)據(jù)處理裝置12可以是由印第安納州首府印第安納波利斯市的湯姆森消費品電子工業(yè)有限公司研制的型號為DTV-320的HDTV(高清晰度電視)。電視信號數(shù)據(jù)處理裝置12也是典型的任何類型的利用多時鐘集成電路(IC)或集成電路芯片(“IC芯片”)的電子裝置。所以應當理解到，在這里討論電視信號數(shù)據(jù)處理裝置時，本發(fā)明的原理可以適用于任何類型電子裝置中的任何類型的多時鐘集成電路。
輸入20的信號源可以是任何類型的電視信號接收器/信號源如接收數(shù)字/模擬電視信號的地面天線、定向廣播衛(wèi)星(DBS)碟形天線、有線電視系統(tǒng)(CATV)等。所以，電視信號可以是數(shù)字的或模擬的。電視信號一般包括多頻道的音頻和視頻信息。另外，電視信號一般包括輔助數(shù)據(jù)如每一個頻道不同節(jié)目的容量額定值。在另一種類型裝置情況下，信號源可以是任何信號源。
數(shù)據(jù)處理電路系統(tǒng)/邏輯電路14包括一定數(shù)量的集成電路(IC)或集成電路芯片，其中每一個集成電路或集成電路芯片執(zhí)行電視信號數(shù)據(jù)處理裝置12所有操作中的特定功能。每一個集成電路在多個輸入/輸出(I/O)引腳或終端有明顯區(qū)別。數(shù)據(jù)處理電路系統(tǒng)/邏輯電路14中的很多集成電路執(zhí)行多個相關的功能，如不同方面輸入信號的數(shù)字數(shù)據(jù)處理。同樣，集成電路可以執(zhí)行不同形式輸入信號的模擬數(shù)據(jù)處理。系統(tǒng)10中多個集成電路中的至少一個是多時鐘集成電路。用于電視裝置12中的數(shù)據(jù)處理電路系統(tǒng)/邏輯電路14中的多時鐘集成電路，通常被稱作通用連接集成電路。通用連接集成電路是具有混合信號設計的集成電路芯片，即具有模擬和數(shù)字信號數(shù)據(jù)處理電路系統(tǒng)，它將不同的信號數(shù)據(jù)處理功能匯集在單一的集成電路芯片或程序包中。因此應當理解到，通用連接集成電路利用多時鐘(即不同頻率的時鐘/時鐘控制信號)進行不同部分或塊的數(shù)據(jù)處理。通用連接集成電路被用于電視機、機頂盒和利用/處理模擬或數(shù)字電視信號的其它相似設備中。
通常通用連接集成電路包括解調(diào)衛(wèi)星電視信號的“Satlink”部分、解調(diào)HDTV信號(可能是任何類型的數(shù)字調(diào)制連接部分)的“VSB(殘留邊帶)連接”部分和提供轉(zhuǎn)換、色度解調(diào)和其它NTSC(模擬)信號的信號數(shù)據(jù)處理的“DCD”部分。因此，通用連接集成電路在數(shù)據(jù)處理電路系統(tǒng)/邏輯電路14中被用來執(zhí)行各種功能，且包括多個I/O引腳，同集成電路系統(tǒng)或電子電路系統(tǒng)中的其它集成電路的方式一樣。應當理解到，通用連接集成電路的描述只是多時鐘集成電路的代表，這里提出的原理對所有類型的多時鐘集成電路都適用。
來看圖2，這里顯示的是通用連接(UL)集成電路的頂層方框圖，一般被指定為30，它包括根據(jù)這里提出的本發(fā)明的原理的具體實施方案。通用連接集成電路是混合信號設計的集成電路芯片，即它包括模擬信號數(shù)據(jù)處理電路系統(tǒng)/邏輯電路和數(shù)字信號數(shù)據(jù)處理電路系統(tǒng)/邏輯電路，用于利用/處理模擬和/或數(shù)字電視信號的電視機、機頂盒和其它相似裝置。通用連接集成電路也要求多個或多內(nèi)部時鐘信號或時鐘以使不同部件操作適當。
通用連接集成電路30包括三個主要部分，即解調(diào)衛(wèi)星傳送電視信號的“Satlink”部分，一般被指定為32；解調(diào)地面?zhèn)魉推胀〝?shù)字和/或數(shù)字高清晰度(HDTV)信號(高清晰度信號能夠通過任何類型的數(shù)字調(diào)制方案被調(diào)制)的“VBS(殘留邊帶)連接”部分，一般被指定為34；提供轉(zhuǎn)換、色度解調(diào)和其它NTSC(模擬)信號數(shù)據(jù)處理的“DCD”部分，一般被指定為36。
這些部分32、34和36為獨立平行操作。這三個部分的外部控制通過兩個I2C總線/微接口或I2C從屬裝置38和40來完成。通用連接集成電路30于是利用I2C協(xié)議/系統(tǒng)與外部組件/集成電路通信。第一I2C總線/微接口43經(jīng)過第一內(nèi)部總線42來運行Satlink部分32。第一I2C總線/微接38與I/O引腳43耦合以使Satlink部分32與系統(tǒng)10中的I2C總線結構通信。第二I2C總線/微接口40經(jīng)過第2個內(nèi)部總線44來運行VSB部分34和DCD部分36。第2個I2C總線/微接口40與I/O引腳45耦合以使VSB和DCD部分34和36與系統(tǒng)10中的I2C總線結構通信。
通用連接集成電路30包括接收外部產(chǎn)生的參考時鐘信號的I/O引腳46。在本實例中，通用連接集成電路30要求單一的頻率為27MHz的參考時鐘輸入。27MHz的參考時鐘信號由通用連接集成電路30外部的系統(tǒng)10中的信號源提供。應當理解到，其它集成電路可以要求不同的時鐘信號/頻率。
I/O引腳46上的參考時鐘信號被鎖相環(huán)(PLL)合成器模塊48接收。PLL合成器模塊48包括合適的電路系統(tǒng)/邏輯電路在輸出/線路50產(chǎn)生輸出時鐘信號。PLL輸出的時鐘信號，對于這里的通用連接集成電路30來說是108MHz。108MHz的時鐘信號被輸入時鐘控制模塊51，更詳細地說是被輸入時鐘控制模塊51中的時鐘發(fā)生器/分頻器模塊52中。時鐘發(fā)生器/分頻器模塊52包括合適的電路系統(tǒng)/邏輯電路把從線路50接收的輸PLL輸出時鐘信號分成(或由此生成)多個集成電路時鐘信號對通用連接集成電路30中的電路系統(tǒng)/邏輯電路的不同部分或模塊進行計時。由時鐘發(fā)生器/分頻器52產(chǎn)生的集成電路時鐘信號的實際數(shù)量取決于特定集成電路中的電路系統(tǒng)/邏輯電路的不同部分或模塊對時鐘信號的要求。對于這里的通用連接集成電路30的情況，時鐘發(fā)生器/分頻器52產(chǎn)生5個集成電路時鐘信號用輸出/線路60a、60b、60c、60d和60e表示。更準確地說，5個輸出集成電路時鐘信號為108MHz、54MHz、36MHz、27MHz和18MHz。輸出/線路60a-e也包括輸入/輸出控制信號或控制位。這是由寄存器64中的控制位設定的。集成電路時鐘信號的實際數(shù)量和它們各自的頻率可以隨上述情況而改變。
根據(jù)本發(fā)明的一個方面，由時鐘發(fā)生器/分頻器模塊50產(chǎn)生的多集成電路時鐘信號被輸入時鐘控制模塊51中的模式選擇模塊62中。模式選擇模塊62包括合適的電路系統(tǒng)/邏輯電路根據(jù)每一個集成電路時鐘信號和相關聯(lián)的時鐘I/O引腳來控制允許不同操作模式。這個步驟的完成需要利用對應時鐘發(fā)生器/分頻器模塊52產(chǎn)生的每一個集成電路時鐘信號的單一的雙向I/O引腳，同時提供裝置進行控制，不管特定的I/O引腳是接收數(shù)據(jù)還是由此傳輸數(shù)據(jù)。這種控制通過I2C總線被提供。
所以在當前情況下，5個雙向I/O引腳是需要的，一個I/O引腳對應5個內(nèi)部產(chǎn)生的集成電路時鐘信號(即時鐘控制頻率108MHz、54MHz、36MHz、27MHz和18MHz)中的每一個。每一個集成電路時鐘控制信號的控制模式經(jīng)過與I2C從屬裝置40耦合的I2C寄存器64被提供。
模式選擇模塊62包括與多個集成電路時鐘信號關聯(lián)的多個輸出。特別是模式選擇模塊62對于每一個集成電路時鐘頻率有3條線(輸入和/或輸出)，集成電路時鐘信號、輸入/輸出控制線(I/O衰減器80控制器)和I/O衰減器輸入線，所有這些線都用粗箭頭表示。在圖2中，對應頻率108MHz、54MHz、36MHz、27MHz和18MHz的5個集成電路時鐘信號線分別是70a、70b、70c、70d和70e。下文還將進一步討論，每個集成電路時鐘頻率的每一個三重線包括內(nèi)部集成電路時鐘信號線、雙向時鐘I/O引腳線(總體來說，時鐘I/O引腳線)和輸入/輸出或I/O衰減器控制線。每一個內(nèi)部集成電路時鐘信號線由此提供集成電路時鐘信號給通用連接集成電路30的合適的電路系統(tǒng)/邏輯電路。每一個雙向時鐘I/O引腳根據(jù)輸入/輸出線接收應用于那里的輸入時鐘信號，或者輸出集成電路時鐘信號。通用連接集成電路30也包括多個其它I/O引腳，其中一些在圖2中用文字標注。
模式選擇模塊62可根據(jù)每一個由時鐘發(fā)生器/分頻器模塊52產(chǎn)生的集成電路時鐘信號給集成電路時鐘信號提供不同的操作模式，同時考慮到依照模式選擇模塊62接收的控制信號的多時鐘I/O引腳中的每一個。因此，控制信號和不同的模式是使用者或系統(tǒng)10借助于軟件經(jīng)過I2C總線/協(xié)議可以選擇或控制的。
特別地，每個時鐘信號的不同模式及相關聯(lián)的I/O引腳借助于儲存在I2C寄存器64中通過I2C從屬裝置40接受的控制位是可以選擇的，并與時鐘控制模塊51(即模式選擇模塊62和時鐘發(fā)生器/分頻器模塊52)通信。存儲著每一個集成電路時鐘控制信號部分(即對應特定時鐘控制信號模式選擇及其相關聯(lián)的I/O引腳的電路系統(tǒng)/邏輯電路)控制位的I2C寄存器64通過內(nèi)部串行總線44(或其它串行總線)與I2C總線/微接口/從屬裝置40通信，通過總線或線路66與模式選擇模塊62和時鐘發(fā)生器/分頻器模塊52通信。這樣，I2C從屬裝置40能夠通過將控制數(shù)據(jù)(即控制位)寫入寄存器64中來設定寄存器64的控制位，控制特定的集成電路時鐘控制信號模式部分。寄存器64可以是被映入I2C總線從屬裝置40存儲地址空間的存儲器。模式選擇模塊62和時鐘發(fā)生器/分頻器模塊52從寄存器64中讀入或接收特定時鐘控制信號模式部分的控制位，并且把特定時鐘控制信號模式部分輸入合適的模式中。合適的模式包括被合適的I/O引腳接收和/或發(fā)送的允許或阻止數(shù)據(jù)(即時鐘信號)和集成電路時鐘信號。此外，I/O引腳58被用于提供SEL1線路的控制信號。
模式選擇模塊62對于每個集成電路時鐘控制信號部分適應允許3種操作模式。第一操作模式，可以被稱作“標準”模式，允許內(nèi)部產(chǎn)生的集成電路時鐘信號被提供給合適的電路系統(tǒng)/邏輯電路部分或通用連接集成電路30的塊，阻止內(nèi)部產(chǎn)生的時鐘信號由與它各自的時鐘I/O引腳向外部輸出，并且不接受通過各自的時鐘I/O引腳的輸入。第二操作模式，可以被稱作“測試”模式，旁路內(nèi)部產(chǎn)生的集成電路時鐘信號，允許各自的I/O引腳接收外部產(chǎn)生的時鐘信號，將外部產(chǎn)生的時鐘信號提供給合適的電路系統(tǒng)/邏輯電路部分或通用連接集成電路30的塊。當時鐘信號由集成電路外部產(chǎn)生并由此輸入時，這種模式被用來允許特定集成電路時鐘的完全控制。第三操作模式，可以被稱作進行調(diào)式或調(diào)試模式，給各自的I/O引腳提供內(nèi)部集成電路時鐘用于外部觀測。這種模式被用于確定PLL48和時鐘發(fā)生器/分頻器模塊52的適當功能性。
現(xiàn)在來看圖3，這里描述的是時鐘控制模塊51中模式選擇模塊62中示例的集成電路時鐘控制信號部分的模式控制部分68，時鐘控制模塊51可以控制并提供一個集成電路時鐘信號及其相關I/O引腳的不同操作模式。在圖3的具體實施方案中，集成電路時鐘控制信號被假設認為是54MHz的時鐘信號。模式控制部分68包括合適的電路系統(tǒng)/邏輯電路來提供這里描述的不同操作模式包括相關的I/O引腳。應當理解到，在模式選擇模塊62中，每一個集成電路時鐘信號對應一個模式控制部分。這樣，在圖2中的通用連接集成電路30中，在模式選擇模塊62中總共有5個模式控制部分。所以，應當理解到，雖然下面的描述僅涉及一個模式選擇部分68和一個集成電路時鐘信號，但是下面的描述是通用的，并且可應用于其它集成電路時鐘信號相關的其它模式選擇部分。
特別還要參照圖3，時鐘發(fā)生器52產(chǎn)生由線路60輸出的時鐘信號。在這個實例中，集成電路時鐘信號是54MHz的時鐘信號。輸出時鐘信號被饋入第一多路復用器76的第一輸入(用“0”標出)和第二多路復用器78的第一輸入(用“0”標出)。第一多路復用器76的第2個輸入(用“1”標出)耦合至輸入線路73，該輸入線來自I/O衰減器80的單向緩沖器/二極管81。I/O衰減器80(外部時鐘控制模塊51)在模式控制部分68的保留部分與雙向I/O時鐘引腳72之間提供接口。當I/O衰減器80處于接收模式時，第一多路復用器76的第二輸入(用“1”標出)通過I/O引腳72接收輸入。第一多路復用器76的輸出被輸入到第二多路復用器78的第二輸入(用“1”標出)。第二多路復用器78的輸出通過單向緩沖器82被發(fā)送到內(nèi)部集成電路時鐘線路74。內(nèi)部集成電路時鐘線路74隨即將時鐘信號發(fā)送到通用連接集成電路30中合適的電路系統(tǒng)/邏輯電路中。
第一多路復用器76具有用SEL1標出的控制線，它與通稱為“時鐘_模式(clock_mode)”引腳的I/O引腳58耦合。SEL1控制線與第一多路復用器76的控制輸入耦合，并可在外部控制器與第一多路復用器76之間傳送控制位(即控制數(shù)據(jù))，來控制或選擇第一多路復用器76的輸出。第一多路復用器76的輸出由時鐘發(fā)生器/分頻器52提供給輸入“0”的集成電路時鐘信號，或者由在時鐘I/O引腳72上的外部時鐘信號提供給輸入“1”的時鐘信號。
第二多路復用器78具有用SEL 2標出的控制線，它與寄存器64耦合。SEL2控制線與第二多路復用器78的控制輸入耦合，可以在寄存器64和第二多路復用器78之間傳送控制位(即控制數(shù)據(jù))，來控制或選擇第二多路復用器78的輸出。第二多路復用器78的輸出不是由時鐘發(fā)生器/分頻器52提供給輸入“0”的集成電路時鐘信號，就是第一多路復用器76的輸出。
I/O衰減器80的控制部分通過輸入/輸出控制線與時鐘發(fā)生器模塊52相連。輸入/輸出控制線可給I/O衰減器80提供控制信號，允許或阻止I/O引腳72上的外部信號通過單向緩沖器81進入第一多路復用器76的輸入“1”。輸出/輸出控制線也能給I/O衰減器80提供控制信號，允許或阻止由第二多路復用器78輸出的信號被提供給I/O引腳72。輸入/輸出信號通過寄存器64被時鐘發(fā)生器模塊52接收。就一切情況而論，內(nèi)部集成電路時鐘線路74接收并傳送第二多路復用器78的輸出。
這樣，對于每一個時鐘控制信號和相關的I/O引腳，存在著模式控制部分68。當SEL1控制信號由與SEL1 I/O引腳58耦合的外部控制器提供時，寄存器64必須給每一個模式控制部分68提供SEL2(直接地)和輸入/輸出(間接地)控制信號?？刂菩盘柾ㄟ^I2C從屬裝置40經(jīng)過I2C總線/協(xié)議被提供給寄存器64?？刂菩盘柨梢杂沙绦蚧蜍浖?jīng)過I2C總線/協(xié)議或由使用者來提供。
示例性的真值表，通常為90標明的，在圖4中被描述，用于模式控制部分68，現(xiàn)在來關注一下。真值表90將結合圖3被描述。真值表90表明隨特定的模式選擇模塊62通過寄存器64接收的控制信號(用箭頭92、94和96標明)而定的模式選擇部分68的操作模式。應當理解到，參照真值表90和圖3討論的控制信號，屬于集成電路時鐘控制信號模式選擇部分的一般操作。其它控制信號被提供用來選擇哪一個集成電路時鐘控制信號模式選擇部分接收一般操作控制信號。
對應于箭頭92的控制信號“001”，把模式選擇部分68放在標準操作模式。SEL1線路將“0”提供給第一多路復用器76，以致輸入“0”被選擇為第一多路復用器76的輸出。這樣，第一多路復用器76輸出集成電路時鐘信號作為第二多路復用器78的輸出“1”。SEL2線路將“0”提供給第二多路復用器78，以致輸入“0”被選擇為第二多路復用器78的輸出。這樣，第二多路復用器78輸出集成電路時鐘信號被提供給第二多路復用器78的輸入“0”。因為第二多路復用器78的輸出被提供給內(nèi)部集成電路時鐘輸出74，內(nèi)部產(chǎn)生的時鐘被提供給通用連接集成電路30的合適的集成電路部分。I/O衰減器80由導致緩沖器83不允許進來的信號在I/O引腳72被輸出的IN/OUT線路提供給“1”。應當注意到，無論IN/OUT信號的狀態(tài)如何，第一和第二多路復用器76和78將不選擇線路73上的信號，除非標明為“1”的控制信號被提供給SEL1控制線路。
對應箭頭94的控制信號“000”，將模式選擇部分68放在調(diào)試模式中。SEL1線將“0”提供給第一多路復用器76，以致輸入“0”被選擇用于第一多路復用器76的輸出。這樣，第一多路復用器76輸出集成電路時鐘信號作為第二多路復用器78的輸入“1”。SEL2線將“0”提供給第二多路復用器78，以致輸入“0”被選擇用于第二多路復用器78的輸出。這樣，第二多路復用器78輸出集成電路時鐘信號被提供給第二多路復用器78的輸入“0”。因為第二多路復用器78的輸出被提供給內(nèi)部集成電路時鐘輸出74，內(nèi)部產(chǎn)生的時鐘被內(nèi)部提供給通用連接集成電路20的合適的集成電路部分。I/O衰減器80由導致緩沖器83允許進來的信號在I/O引腳72被輸出的IN/OUT線路提供給“0”。應當注意到，不管IN/OUT信號的狀態(tài)如何，第一和第二多路復用器76和78將不選擇線73上的信號，除非標明為“1”的控制信號被SEL1控制線提供。
對應箭頭96的控制信號“111”，將模式選擇部分68放在測試模式。SEL1線將“1”提供給第一多路復用器76，以致輸入“1”被選擇用于第一多路復用器76的輸出。這樣，第一多路復用器76在I/O衰減器80上特別是在I/O引腳72上輸出信號作為第二多路復用器78的輸入“1”。SEL2線將“1”提供給第二多路復用器78，以致輸入“1”被選擇用于第二多路復用器78的輸出。這樣，第二多路復用器78在I/O衰減器80特別是在I/O引腳72上輸出信號作為提供給第二多路復用器78的輸入“1”。因為第二多路復用器的輸出被提供給內(nèi)部集成電路時鐘輸出74，外部產(chǎn)生的時鐘被內(nèi)部提供給通用連接集成電路20的合適的集成電路部分。I/O衰減器80由導致緩沖器83阻止進來的信號從I/O引腳72被輸出的IN/OUT線路提供給“1”。代之以緩沖器81在I/O引腳72上接收任何信號。這個信號可能是外部時鐘信號。
按照本發(fā)明的情況，每一個內(nèi)部產(chǎn)生的集成電路時鐘信號的專用的或特定的時鐘模式控制部分是獨立可控的。這樣，當18MHz的集成電路時鐘能夠作為外部時鐘被輸入時，54MHz的集成電路時鐘信號可以是內(nèi)部產(chǎn)生的時鐘。很多其它的組合是可能的。每一個時鐘模式控制部分的獨立控制在集成電路調(diào)試和測試過程中允許最大的靈活性。
盡管本發(fā)明被描述為具有優(yōu)選的設計和/或外形時，本發(fā)明在這里公開的條件和范圍內(nèi)可能進一步被限定。本申請所以試圖包括任何變化、用途、或應用其一般原理的本發(fā)明的適應性。另外，本申請應包括在本技術領域眾所周知或通常經(jīng)驗范圍內(nèi)的偏離這里公開的內(nèi)容，本發(fā)明屬于的技術領域?qū)儆谑艿礁綄贆嗬蟮南拗啤?br> 權利要求
1.一種集成電路中的裝置，該裝置包括將信號耦合至集成電路和或從集成電路耦合信號的引腳；產(chǎn)生第一時鐘信號的集成電路內(nèi)部時鐘發(fā)生器；響應控制信號的切換裝置，該裝置用于提供1)當?shù)谝粫r鐘信號被集成電路內(nèi)部元件利用并且第一時鐘信號沒有被提供給引腳時的第一操作模式；2)當?shù)谝粫r鐘信號被提供給引腳時的第二操作模式；和3)當由集成電路外部信號源提供給引腳的第二時鐘信號被集成電路內(nèi)部元件利用時的第三操作模式；和產(chǎn)生控制信號的控制裝置。
2.根據(jù)權利要求1的裝置，其中時鐘信號發(fā)生器包括適應接收外部參考時鐘信號的PLL和耦合至PLL輸出的時鐘分頻器。
3.根據(jù)權利要求1的裝置，其中切換裝置包括第一和第二多路復用器；和與引腳通信的I/O衰減器。
4.根據(jù)權利要求3的裝置，其中控制信號包括對應第一和第二多路復用器及I/O衰減器的控制位。
5.根據(jù)權利要求1的裝置，其中控制裝置是可編程的，用來產(chǎn)生控制信號。
6.根據(jù)權利要求4的裝置，其中控制裝置是可編程的，用來通過I2C總線/協(xié)議系統(tǒng)產(chǎn)生控制信號。
7.根據(jù)權利要求1的裝置，其中第一、第二和第三操作模式互相排斥。
8.一種集成電路，該集成電路包括集成電路內(nèi)部時鐘信號發(fā)生器，可以產(chǎn)生多個時鐘信號；與多個時鐘信號中的每一個相關聯(lián)的引腳，用于將各自的時鐘信號耦合至集成電路和或從集成電路耦合各自時鐘信號；與多個時鐘信號中的每一個相關聯(lián)的切換裝置，并響應各自的控制信號而提供當各自的時鐘信號被集成電路內(nèi)部元件利用并且各自的時鐘信號沒有被提供給各自的引腳時的第一操作模式；當各自的時鐘信號被提供給各自的引腳時的第二操作模式；和當提供給各自引腳的外部產(chǎn)生的時鐘信號被集成電路內(nèi)部元件利用時的第三操作模式；和與產(chǎn)生各自控制信號的每一個切換裝置通信的控制器。
9.根據(jù)權利要求8的集成電路，其中時鐘信號發(fā)生器包括適于接收外部參考時鐘信號的PLL和耦合至PLL輸出的時鐘分頻器。
10.根據(jù)權利要求8的集成電路，其中每個切換裝置包括第一和第二多路復用器；和與各自引腳通信的I/O衰減器。
11.根據(jù)權利要求10的集成電路，其中各自的控制信號包括各自對應第一和第二多路復用器及I/O衰減器的控制位。
12.根據(jù)權利要求8的集成電路，其中控制器是可編程的，用來產(chǎn)生控制信號。
13.根據(jù)權利要求12的集成電路，其中控制器是可編程的，用來通過I2C總線/協(xié)議系統(tǒng)產(chǎn)生控制信號。
14.根據(jù)權利要求8的集成電路，其中第一、第二和第三操作模式互相排斥。
15.根據(jù)權利要求8的集成電路，其中每一個切換裝置可根據(jù)各自的控制信號來操作，而與其它切換裝置無關。
16.一種控制集成電路的方法，該方法包括產(chǎn)生集成電路內(nèi)的第一時鐘信號；產(chǎn)生時鐘信號；和給與雙向引腳通信的切換裝置提供控制時鐘信號，該切換裝置響應控制信號并提供以下三種模式中的一種模式1)當?shù)谝粫r鐘信號被集成電路內(nèi)部元件利用并且第一時鐘信號沒有被提供給雙向引腳時的第一操作模式；2)當?shù)谝粫r鐘信號被提供給雙向引腳時的第二操作模式；和3)當由集成電路外部信號源提供給雙向引腳的第二時鐘信號被集成電路內(nèi)部元件利用時的第三操作模式。
17.根據(jù)權利要求16的方法，其中第一時鐘信號是由適于接收外部參考時鐘信號的PLL和與PLL的輸出耦合的時鐘分頻器產(chǎn)生的。
18.根據(jù)權利要求16的方法，其中切換裝置通過第一和第二多路復用器以及與雙向引腳通信的I/O衰減器響應控制信號。
19.根據(jù)權利要求18的方法，其中產(chǎn)生控制信號的步驟包括產(chǎn)生對應第一和第二多路復用器以及I/O衰減器的控制位。
20.根據(jù)權利要求16的方法，其中產(chǎn)生控制信號的步驟是可編程的。
全文摘要
多時鐘集成電路具有單一的、雙向的時鐘I/O引腳對應于每一個內(nèi)部產(chǎn)生的時鐘信號,同時具有每一個雙向時鐘I/O引腳可以控制允許不同操作模式的功能性。時鐘I/O引腳的模式控制和相關的電路系統(tǒng)/邏輯電路通過由I
文檔編號H03K19/0175GK1378719SQ00812994
公開日2002年11月6日 申請日期2000年9月15日 優(yōu)先權日1999年9月15日
發(fā)明者D·L·阿爾貝安 申請人:湯姆森許可公司