專利名稱：一種數(shù)字精密移相方法及移相器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種原子鐘用數(shù)字精密移相方法，同時(shí)還涉及移相器，可廣泛應(yīng)用于各類原子鐘和精密時(shí)間設(shè)備。
背景技術(shù)：
在原子鐘和精密時(shí)間設(shè)備電路中，實(shí)現(xiàn)移相的方法有多種多樣，但大體上可分為三類，一類是模擬移相，采用放大器加RC移相網(wǎng)絡(luò)或移位濾波器等方式，其機(jī)理是利用濾波網(wǎng)絡(luò)的相頻特性已達(dá)到移相的目的，但由于分立線性元件(如電容、電阻等)和晶體管的參數(shù)有較大離散性并且溫度效應(yīng)較大，并且晶體管參數(shù)的波動(dòng)還與電源波動(dòng)直接相關(guān)，所以導(dǎo)致移相相位值有較大波動(dòng)并且難以將移相精度做高；另一類是利用數(shù)字門電路的傳輸延時(shí)時(shí)間(propagation delay)進(jìn)行相位移動(dòng)，這種方法僅在待移相頻率較高且相移值較固定的情況下使用，如欲修改相移值則必須修改門電路的級(jí)數(shù)，顯然此種方式的修改靈活性較差；第三種方式是利用單片機(jī)的程序語句進(jìn)行軟件延時(shí)或利用可編程器件(如CPLD、FPGA等)進(jìn)行可控制的硬件延時(shí)，此種方法移相范圍寬、精度高，并且修改方便、相移穩(wěn)定，現(xiàn)階段應(yīng)用較廣，但在某些特殊場(chǎng)合禁止使用單片機(jī)、可編程器件及存儲(chǔ)器之類器件，而適用于這些器件的方法又很難用分立電路實(shí)現(xiàn)，所以限制了這類方法在某些特殊場(chǎng)合的使用。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供了一種數(shù)字精密移相方法，其方法易行，結(jié)構(gòu)簡(jiǎn)單，成本低廉，既能夠用可編程邏輯器件實(shí)現(xiàn)，又可用分立器件實(shí)現(xiàn)，移相范圍覆蓋0～360度且移相精度極高，移相值修改方便且相移穩(wěn)定，輸出信號(hào)與輸入信號(hào)嚴(yán)格同步。
本發(fā)明的另一個(gè)目的在于提供一種移相器，其結(jié)構(gòu)簡(jiǎn)單，成本低廉，移相范圍覆蓋0～360度且移相精度極高，移相值修改方便且相移穩(wěn)定，輸出信號(hào)與輸入信號(hào)嚴(yán)格同步。
本發(fā)明的目的是這樣實(shí)現(xiàn)的①利用高速多位計(jì)數(shù)器對(duì)高頻時(shí)標(biāo)信號(hào)進(jìn)行分頻，輸出待移相的低頻信號(hào)及其二倍頻信號(hào)；②利用高速多位可預(yù)置計(jì)數(shù)器以二倍頻信號(hào)上升/下降沿為計(jì)數(shù)零點(diǎn)對(duì)高頻時(shí)標(biāo)信號(hào)進(jìn)行計(jì)數(shù)，產(chǎn)生移相標(biāo)志方波；③利用D觸發(fā)器以移相標(biāo)志方波作為時(shí)鐘、以待移相的低頻信號(hào)作為輸入，輸出移相信號(hào)，完成信號(hào)的移相。
本發(fā)明的目的實(shí)現(xiàn)步驟是①n位計(jì)數(shù)器由24位計(jì)數(shù)器模塊組成，24位計(jì)數(shù)器模塊由CPLD實(shí)現(xiàn)，設(shè)置24位計(jì)數(shù)器模塊的分頻次數(shù)為N，輸入信號(hào)FIN接入n位計(jì)數(shù)器的時(shí)鐘輸入端，n位計(jì)數(shù)器輸出兩路同步方波信號(hào)，其中一路信號(hào)為FIN×1/N，另一路信號(hào)為FIN×2/N，F(xiàn)IN×1/N的頻率為FIN的1/N，而FIN×2/N的頻率為FIN×1/N的兩倍，F(xiàn)IN×1/N即為待移相的方波信號(hào)；②m位可預(yù)置計(jì)數(shù)器由23位可預(yù)置計(jì)數(shù)器模塊組成，23位可預(yù)置計(jì)數(shù)器模塊由CPLD實(shí)現(xiàn)，設(shè)置23位可預(yù)置計(jì)數(shù)器模塊的預(yù)置數(shù)為M，輸入信號(hào)FIN和信號(hào)FIN×2/N分別接入m位可預(yù)置計(jì)數(shù)器的時(shí)鐘輸入端和清零端，設(shè)置可預(yù)置數(shù)M及計(jì)數(shù)器參數(shù)使得可預(yù)置計(jì)數(shù)器以信號(hào)FIN×2/N的下降沿為零點(diǎn)進(jìn)行清零并開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值到達(dá)可預(yù)置數(shù)M時(shí)可預(yù)置計(jì)數(shù)器輸出移相標(biāo)志方波FR，移相標(biāo)志方波FR相對(duì)于待移相方波信號(hào)FIN×1/N的相移值為360度×M/N，移相精度為360度/N；③D觸發(fā)器由D觸發(fā)器模塊組成，D觸發(fā)器模塊由CPLD實(shí)現(xiàn)，移相標(biāo)志方波FR和待移相的方波信號(hào)FIN×1/N分別接入D觸發(fā)器的時(shí)鐘輸入端和信號(hào)輸入端，D觸發(fā)器的兩個(gè)輸出端分別輸出信號(hào)FOUT和/FOUT，F(xiàn)OUT與移相標(biāo)志方波FR同相位，F(xiàn)OUT相對(duì)于待移相的方波信號(hào)FIN×1/N的移相范圍為0～180度，輸出信號(hào)/FOUT與移相標(biāo)志方波FR反相位，/FOUT相對(duì)于待移相的方波信號(hào)FIN×1/N的移相范圍為180～360度，完成移相。
本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn)1、在本移相方法中，采用純數(shù)字電路進(jìn)行移相，能夠保證輸出信號(hào)與輸入信號(hào)的嚴(yán)格同步，輸出信號(hào)相位穩(wěn)定。
2、采用高速多位計(jì)數(shù)器和可預(yù)置計(jì)數(shù)器，適用于頻率從極低頻至幾十兆赫茲的信號(hào)。
3、移相范圍覆蓋0～360度，移相精度由高頻時(shí)標(biāo)脈沖決定所以移相精度極高，相移穩(wěn)定且移相值不受外界環(huán)境溫度影響，移相值由可預(yù)置數(shù)決定所以相移值修改方便。
4、本發(fā)明方法易行，結(jié)構(gòu)簡(jiǎn)單，成本低廉，既能夠用可編程邏輯器件實(shí)現(xiàn)，又可用分立器件實(shí)現(xiàn)，可廣泛應(yīng)用于各類原子鐘和精密時(shí)間設(shè)備。


圖1為一種數(shù)字精密移相方法方框圖；圖2為一種移相器結(jié)構(gòu)示意圖；圖3為一種移相器信號(hào)波形示意圖。
其中M1-n位計(jì)數(shù)器；M2-m位可預(yù)置計(jì)數(shù)器；M3-D觸發(fā)器；1-24位計(jì)數(shù)器模塊；2-23位可預(yù)置計(jì)數(shù)器模塊；3-D觸發(fā)器模塊。
4-CPLD；具體實(shí)施方式
1、部件選取A、CPLD4選用ALTERA公司EPM1270T144C5；B、24位計(jì)數(shù)器模塊1在CPLD4內(nèi)部用Verilog HDL語言實(shí)現(xiàn)；
C、23位可預(yù)置計(jì)數(shù)器模塊2在CPLD4內(nèi)部用Verilog HDL語言實(shí)現(xiàn)；D、D觸發(fā)器模塊3在CPLD4內(nèi)部用Verilog HDL語言實(shí)現(xiàn)。
2、具體實(shí)施方法由圖1所示，一種移相方法的實(shí)施步驟如下①輸入信號(hào)FIN接入n位計(jì)數(shù)器M1的時(shí)鐘輸入端，計(jì)數(shù)器M1輸出兩路同步方波信號(hào)，其中一路信號(hào)為FIN×1/N，另一路信號(hào)為FIN×2/N，F(xiàn)IN×1/N的頻率為FIN的N分之一，而FIN×2/N的頻率為FIN×1/N的兩倍，其中N≤2n且N值由計(jì)數(shù)器M1的控制參數(shù)決定，F(xiàn)IN×1/N即為待移相的方波信號(hào)；②輸入信號(hào)FIN和信號(hào)FIN×2/N分別接入m位可預(yù)置計(jì)數(shù)器M2的時(shí)鐘輸入端和清零端，設(shè)置可預(yù)置數(shù)M及計(jì)數(shù)器參數(shù)使得可預(yù)置計(jì)數(shù)器M2以信號(hào)FIN×2/N的下降沿為零點(diǎn)開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值到達(dá)可預(yù)置數(shù)M時(shí)可預(yù)置計(jì)數(shù)器M2輸出移相標(biāo)志方波FR同時(shí)計(jì)數(shù)器清零從新開始計(jì)數(shù)，其中m≥log2N，M≤2m；③可見移相精度達(dá)360度/N，移相標(biāo)志方波FR相對(duì)于待移相方波信號(hào)FIN×1/N的相移值為360度×M/N，如m≥n-1則移相范圍覆蓋0～180度；④移相標(biāo)志方波FR和待移相的方波信號(hào)FIN×1/N分別接入D觸發(fā)器M3的時(shí)鐘輸入端和“D”端，D觸發(fā)器M3的“Q”端和“/Q”端分別輸出信號(hào)FOUT和/FOUT，完成移相；⑤D觸發(fā)器M3輸出信號(hào)FOUT與移相標(biāo)志方波FR同相位，F(xiàn)OUT相對(duì)于待移相的方波信號(hào)FIN×1/N的移相范圍為0～180度，輸出信號(hào)/FOUT與移相標(biāo)志方波FR反相位，/FOUT相對(duì)于待移相的方波信號(hào)FIN×1/N的移相范圍為180～360度，所以本方法移相范圍覆蓋0～360度而且移相精度為360度/N。
一種實(shí)現(xiàn)上述方法的裝置的實(shí)施步驟如下由圖2可知，本裝置由CPLD 4構(gòu)成，CPLD 4內(nèi)部包括24位計(jì)數(shù)器模塊1、23位可預(yù)置計(jì)數(shù)器模塊2及D觸發(fā)器模塊3。
由圖2和圖3可知，各部件之間的連接關(guān)系和各部件的作用是
24位計(jì)數(shù)器模塊1在CPLD 4中實(shí)現(xiàn)。設(shè)置24位計(jì)數(shù)器模塊1的分頻次數(shù)為N；24位計(jì)數(shù)器模塊1的“cp”輸入端與輸入信號(hào)FIN連接，“out1”輸出端和“out2”輸出端分別與D觸發(fā)器模塊3的“D”輸入端和23位可預(yù)置計(jì)數(shù)器模塊2的“CLR↓”輸入端連接；24位計(jì)數(shù)器模塊1的“out1”端輸出信號(hào)FIN×1/N，信號(hào)頻率為FIN/N，信號(hào)分為兩路，一路作為待移相方波信號(hào)輸出，另一路接入D觸發(fā)器模塊3的“D”端；24位計(jì)數(shù)器模塊1的“out2”端輸出信號(hào)FIN×2/N，信號(hào)頻率為FIN×2/N，信號(hào)接入23位可預(yù)置計(jì)數(shù)器模塊2的“CLR↓”端；24位計(jì)數(shù)器模塊1的作用是以輸入信號(hào)FIN作為時(shí)標(biāo)產(chǎn)生待移相的頻率為FIN/N的低頻方波信號(hào)及其二倍頻方波信號(hào)，移相精度由高頻時(shí)標(biāo)脈沖決定即移相精度為360度/N。24位計(jì)數(shù)器模塊1的模塊構(gòu)造Verilog HDL語言是module ml(fin，fin_n_div，fin_2n_div)；//模塊定義，輸入輸出參數(shù)表，//其中fin為信號(hào)FIN，fin_n_div為信號(hào)FIN×1/N，fin_2n_div為信號(hào)FIN×2/Ninput fin；//輸入時(shí)鐘finoutput fin_n_div；//輸出n分頻信號(hào)fin_n_divoutput fin_2n_div；//輸出2n分頻信號(hào)fin_2n_divreg[23:0]count；//24位計(jì)數(shù)器reg fm_n_div，fin_2n_div；//寄存器定義parameter m；//常數(shù)定義，m＝n/2，設(shè)置分頻次數(shù)M；always@(negedge fin)//時(shí)鐘fin的下降沿觸發(fā)beginif(count＜m)//判斷語句begincount＜＝count+1；//計(jì)數(shù)器對(duì)fin下降沿計(jì)數(shù)endelse if(count＝＝m)//判斷語句begincount＜＝count+1；//計(jì)數(shù)器對(duì)fin下降沿計(jì)數(shù)fin_n_div＜＝！fin_n_div；//fin_n_div取反end
else if(count＜2*m)//判斷語句begincount＜＝count+1；//計(jì)數(shù)器對(duì)fin下降沿計(jì)數(shù)endelse if(count＝＝2*m)//判斷語句begincount＜＝0；//計(jì)數(shù)器置零fin_n_div＜＝！fin_n_div；//fin_n_div取反fm_2n_div＜＝！fin_2n_div；//fin_2n_div取反endendendmodule23位可預(yù)置計(jì)數(shù)器模塊2在CPLD 4中實(shí)現(xiàn)。設(shè)置23位可預(yù)置計(jì)數(shù)器模塊2的預(yù)置數(shù)為M，清零方式為下降沿清零；23位可預(yù)置計(jì)數(shù)器模塊2的“cp”端與輸入信號(hào)FIN連接；23位可預(yù)置計(jì)數(shù)器模塊2的“CLR↓”端與24位計(jì)數(shù)器模塊1的“out2”端輸出信號(hào)FIN×2/N連接；23位可預(yù)置計(jì)數(shù)器模塊2的“out”端與D觸發(fā)器模塊3的“cp”端信號(hào)FR連接；23位可預(yù)置計(jì)數(shù)器模塊2的作用是以輸入信號(hào)FIN作為時(shí)標(biāo)，以FIN×2/N下降沿作為計(jì)數(shù)零點(diǎn)，在計(jì)數(shù)值到達(dá)預(yù)置數(shù)M時(shí)輸出移相標(biāo)志方波FR，移相標(biāo)志方波FR相對(duì)于待移相低頻方波信號(hào)FIN×1/N的相移值為360度×M/N。23位可預(yù)置計(jì)數(shù)器模塊2的模塊構(gòu)造VerilogHDL語言是module m2(fin，fin_2n_div，fr)；//模塊定義，輸入輸出參數(shù)表//其中fin為信號(hào)FIN，fin_2n_div為信號(hào)FIN×2/N，fr為信號(hào)FRinput fin；//輸入時(shí)鐘fininput fin_2n_div；//輸入2n分頻信號(hào)fin_2n_divoutput fr；//輸出信號(hào)frreg fr，sign；//寄存器定義reg[22:0]count；//23位計(jì)數(shù)器
parameter p；//設(shè)置參數(shù)p，p為預(yù)置數(shù)Nalways@(negedge fin)//時(shí)鐘fin的下降沿觸發(fā)beginif((fin_2n_div＝＝1)&&(sign＝＝1))//判斷語句begincount＜＝0；//計(jì)數(shù)器置零fr＜＝0；//fr置0endelse if((fin_2n_div＝＝0)&&(sign＝＝1))//判斷語句begincount＜＝count+1；//計(jì)數(shù)器對(duì)fin下降沿計(jì)數(shù)sign＜＝0；//置計(jì)數(shù)標(biāo)志為0endelse if((count＜p)&&(sign＝＝0))//判斷語句begincount＜＝count+1；//計(jì)數(shù)器對(duì)fin下降沿計(jì)數(shù)endelse ifi(count＝＝p)//判斷語句beginfr＜＝1；//fr置1sign＜＝1；//置計(jì)數(shù)標(biāo)志為1endendendmoduleD觸發(fā)器模塊3在CPLD 4中實(shí)現(xiàn)。設(shè)置D觸發(fā)器模塊3為上升沿觸發(fā)方式，并有正相及反相輸出；D觸發(fā)器模塊3的“D”端與24位計(jì)數(shù)器模塊1的“out1”端連接；D觸發(fā)器模塊3的“cp”端與23位可預(yù)置計(jì)數(shù)器模塊2的“out”端連接；D觸發(fā)器模塊3的“Q”端和“/Q”端分別輸出信號(hào)FOUT和/FOUT；D觸發(fā)器模塊3的作用是在移相標(biāo)志方波FR上升沿時(shí)刻對(duì)待移相低頻方波信號(hào)FIN×1/N進(jìn)行瑣存，輸出兩路分別與移相標(biāo)志方波FR同相位和反相位的頻率為FIN/N的低頻方波信號(hào)FOUT和/FOUT，其中FOUT相對(duì)于待移相方波信號(hào)FIN×1/N的移相范圍為0～180度，/FOUT相對(duì)于待移相方波信號(hào)FIN×1/N的移相范圍為180～360度，完成移相。D觸發(fā)器模塊3的模塊構(gòu)造Verilog HDL語言是module m3(fin_n_div，fr，fout，fout_n)；//模塊定義，輸入輸出參數(shù)表//其中fin_n_div為信號(hào)FIN×1/N，fr為信號(hào)FR，fout為信號(hào)FOUT，fout_n為信號(hào)/FOUTinput fin_n_div；//輸入n分頻信號(hào)fin_n_divinput fr；//輸入信號(hào)froutput fout；//輸出信號(hào)foutoutput fout_n；//輸出信號(hào)fout的反相信號(hào)fout_nreg fout，fout_n；//寄存器定義always@(negedge fr)//時(shí)鐘fr的上升沿觸發(fā)beginfout＜＝fr&&fin_n_div；//觸發(fā)取值fout_n＜＝！(fr&&fin_n_div)；//fout信號(hào)取反endendmodule實(shí)驗(yàn)結(jié)果根據(jù)圖1、圖2和圖3得知，在本實(shí)驗(yàn)中，F(xiàn)IN頻率為10MHz，設(shè)置24位計(jì)數(shù)器模塊1的分頻次數(shù)為126582(即設(shè)置N＝126582)，得到79Hz待移相方波信號(hào)，設(shè)置不同M值對(duì)79Hz信號(hào)進(jìn)行移相，結(jié)果為設(shè)置M從1至勻速變化8388608(即223)，時(shí)間間隔5秒并以10000為步進(jìn)，用示波器同時(shí)觀察79Hz待移相方波信號(hào)與79Hz已移相方波信號(hào)(即FOUT)，以79Hz待移相方波信號(hào)下降沿作為示波器同步觸發(fā)方式，觀察到FOUT相對(duì)于待移相信號(hào)的相移值由0度勻速變化至180度，以同樣方法觀察到/FOUT相對(duì)于待移相信號(hào)的相移值由180度勻速變化至360度；在銣原子鐘電路中采用此方法長(zhǎng)期拷機(jī)，實(shí)測(cè)結(jié)果表明電路工作穩(wěn)定可靠，相移確定并且溫度系數(shù)極低。
結(jié)果表明，本方法行之有效，方法易行，結(jié)構(gòu)簡(jiǎn)單，成本低廉，既能夠用可編程邏輯器件實(shí)現(xiàn)，又可用分立器件實(shí)現(xiàn)；本裝置輸出信號(hào)相移值穩(wěn)定、移相精度高、移相范圍覆蓋0～360度，適用于頻率從極低頻至幾十兆赫茲的信號(hào)并且相移值修改方便；本方法及裝置可廣泛應(yīng)用于各類原子鐘和精密時(shí)間設(shè)備。
權(quán)利要求
1.一種數(shù)字精密移相方法，它包括下列步驟A、輸入信號(hào)FIN接入n位計(jì)數(shù)器(M1)的時(shí)鐘輸入端，計(jì)數(shù)器(M1)輸出兩路同步方波信號(hào)，一路信號(hào)為FIN×1/N，另一路信號(hào)為FIN×2/N，F(xiàn)IN×1/N的頻率為FIN的N分之一，F(xiàn)IN×2/N的頻率為FIN×1/N的兩倍，F(xiàn)IN×1/N為待移相的方波信號(hào)；B、輸入信號(hào)FIN和信號(hào)FIN×2/N分別接入m位可預(yù)置計(jì)數(shù)器(M2)的時(shí)鐘輸入端和清零端，可預(yù)置計(jì)數(shù)器(M2)以信號(hào)FIN×2/N的下降沿為零點(diǎn)進(jìn)行清零并重新開始計(jì)數(shù)，當(dāng)計(jì)數(shù)值到達(dá)可預(yù)置數(shù)M時(shí)可預(yù)置計(jì)數(shù)器(M2)輸出移相標(biāo)志方波FR；C、移相精度達(dá)360度/N，移相標(biāo)志方波FR相對(duì)于待移相方波信號(hào)FIN×1/N的相移值為360度×M/N，移相范圍覆蓋0～180度；D、移相標(biāo)志方波FR和待移相的方波信號(hào)FIN×1/N分別接入D觸發(fā)器(M3)的時(shí)鐘輸入端和D端，D觸發(fā)器(M3)的Q端和/Q端分別輸出信號(hào)FOUT和/FOUT，完成移相；E、D觸發(fā)器(M3)輸出信號(hào)FOUT與移相標(biāo)志方波FR同相位，F(xiàn)OUT相對(duì)于待移相的方波信號(hào)FIN×1/N的移相范圍為0～180度，輸出信號(hào)/FOUT與移相標(biāo)志方波FR反相位，/FOUT相對(duì)于待移相的方波信號(hào)FIN×1/N的移相范圍為180～360度，移相范圍覆蓋0～360度，移相精度為360度/N。
2.一種用于實(shí)現(xiàn)數(shù)字精密移相方法的裝置，其特征在于A、24位計(jì)數(shù)器模塊(1)的cp輸入端與輸入信號(hào)FIN相連，out1輸出端和out2輸出端分別與D觸發(fā)器模塊(3)的D輸入端和23位可預(yù)置計(jì)數(shù)器模塊(2)的CLR↓輸入端連接；B、23位可預(yù)置計(jì)數(shù)器模塊(2)的cp端與輸入信號(hào)FIN連接；23位可預(yù)置計(jì)數(shù)器模塊(2)的CLR↓端與24位計(jì)數(shù)器模塊(1)的out2端連接；23位可預(yù)置計(jì)數(shù)器模塊(2)的out端與D觸發(fā)器模塊(3)的cp端連接；C、D觸發(fā)器模塊(3)的D端與24位計(jì)數(shù)器模塊(1)的out1端連接；D觸發(fā)器模塊(3)的cp端與23位可預(yù)置計(jì)數(shù)器模塊(2)的out端連接。
全文摘要
本發(fā)明公開了一種數(shù)字精密移相方法及移相器，首先是將高頻輸入信號(hào)接入計(jì)數(shù)器，計(jì)數(shù)器輸出待移相的低頻方波信號(hào)；其次是計(jì)數(shù)器輸出待移相信號(hào)的二倍頻方波信號(hào)；第三是將高頻輸入信號(hào)和二倍頻方波信號(hào)接入可預(yù)置計(jì)數(shù)器，可預(yù)置計(jì)數(shù)器根據(jù)預(yù)置數(shù)輸出移相標(biāo)志方波；第四是移相標(biāo)志方波與待移相的低頻方波信號(hào)接入觸發(fā)器，觸發(fā)器輸出經(jīng)移相的低頻方波信號(hào)，完成移相。實(shí)現(xiàn)該方法的裝置包括計(jì)數(shù)器、可預(yù)置計(jì)數(shù)器和觸發(fā)器。本發(fā)明方法易行，結(jié)構(gòu)簡(jiǎn)單，成本低廉，既能夠用可編程邏輯器件實(shí)現(xiàn)，又可用分立器件實(shí)現(xiàn)，移相范圍覆蓋0～360度且移相精度極高，移相值修改方便且相移穩(wěn)定，輸出信號(hào)與輸入信號(hào)同步。
文檔編號(hào)H03H17/08GK1913349SQ200610020040
公開日2007年2月14日 申請(qǐng)日期2006年8月24日 優(yōu)先權(quán)日2006年8月24日
發(fā)明者余鈁, 陳智勇, 魯?shù)腊? 王艷, 裘曉俊, 金鑫, 李超, 陳云起, 管妮娜, 朱熙文, 盛榮武 申請(qǐng)人:中國(guó)科學(xué)院武漢物理與數(shù)學(xué)研究所