專利名稱：一種模數(shù)轉換器時鐘電路的制作方法
技術領域：
本實用新型涉及模數(shù)混合電路設計技術領域，具體涉及一種模數(shù)轉換器時鐘電路。
背景技術：
隨著模數(shù)混合電路設計領域的應用，如何提高模擬電路的性能，如何提高ADC的 信噪比(SNR)、無雜散動態(tài)范圍(SFDR)等性能。為ADC提供低抖動時鐘能明顯提高ADC的 性能，為ADC提供各種時鐘可采用幾種方式1、由恒溫晶振直接提供，2、由數(shù)字邏輯電路產 生，3、由時鐘電路提供。首先由數(shù)字邏輯電路產生的時鐘抖動大，不適合對ADC性能要求較 高的設備；由恒溫晶振直接提供是最優(yōu)的選擇，但對于一些特殊的頻率或頻率較高的時鐘 (超過200MHz)或同時要求多種頻率輸出存在一定的困難；而由常用頻率的恒溫晶振與時鐘 電路產生的時鐘可同時解決上述問題，同時適用于采用外部時鐘輸入的設備。
發(fā)明內容本實用新型要解決的技術問題是提供一種模數(shù)轉換器時鐘電路，該模數(shù)轉 換器時鐘電路具有低輸入時鐘幅度(150mVpp 3. 3Vpp)，寬輸入頻率范圍(6. 6MHz 112. 5MHz)，產生頻率可數(shù)字編程控制(最高到900MHz)、產生低抖動、多路同時輸出、LVTTL/ LVDS輸出信號的時鐘輸出等特點。為達到上述發(fā)明目的，本實用新型所采用的技術方案為提供一種模數(shù)轉換器時 鐘電路，其特征在于包括時鐘芯片、時鐘上變頻器件、時鐘緩沖模塊和數(shù)字邏輯控制單元； 所述時鐘上變頻器件的時鐘信號輸入端與時鐘芯片的輸出端相連接，時鐘芯片的輸入端與 來自晶振單元或外時鐘的時鐘信號相連接；所述述時鐘上變頻器件的時鐘信號輸出端與時 鐘緩沖模塊的信號輸入端；所述數(shù)字邏輯控制單元與時鐘上變頻器件相連接。綜上所述，本實用新型所提供的模數(shù)轉換器時鐘電路采用的時鐘上變頻器件及時 鐘緩沖模塊提供給多路ADC時鐘，同時通過數(shù)字邏輯控制單元控制產生所需的時鐘，具有 信號輸入頻率范圍廣、幅度寬，輸出頻率數(shù)字可編程、低抖動、多路同時輸出、電路簡單等特 點，可廣泛用于ADC設計中。

圖1為模數(shù)轉換器時鐘電路的原理簡圖。
具體實施方式

以下結合附圖對本實用新型的具體實施方式
做詳細地描述如圖所示，該模數(shù)轉換器時鐘電路包括時鐘芯片、時鐘上變頻器件、時鐘緩沖模塊 和數(shù)字邏輯控制單元；所述時鐘上變頻器件的時鐘信號輸入端與時鐘芯片的輸出端相連 接，時鐘芯片的輸入端與來自晶振單元或外時鐘的時鐘信號相連接；所述述時鐘上變頻器件的時鐘信號輸出端與時鐘緩沖模塊的信號輸入端；所述數(shù)字邏輯控制單元與時鐘上變頻 器件相連接。本實用新型所提供的模數(shù)轉換器時鐘電路的工作原理如下由外部輸入時鐘或板 上晶振產生的時鐘(單端)提供給時鐘芯片(輸入時鐘幅度(150mVpp 3. 3Vpp)，寬輸入頻 率范圍(6. 6MHz 112. 5MHz))，產生LVTTL電平的時鐘；連接到時鐘上變頻芯片，由數(shù)字邏 輯控制單元通過SPI控制產生相應的時鐘信號(頻率最高可到900MHz)，輸出LVDS電平信號 的時鐘提供給時鐘緩沖，時鐘緩沖產生LVDS電平或LVTTL電平時鐘，同時提供給多路ADC。本實用新型并不限于上述實例，在本實用新型的權利要求書所限定的范圍內，本 領域技術人員不經(jīng)創(chuàng)造性勞動即可做出的各種變形或修改均受本專利的保護。
權利要求1. 一種模數(shù)轉換器時鐘電路，其特征在于包括時鐘芯片、時鐘上變頻器件、時鐘緩沖 模塊和數(shù)字邏輯控制單元；所述時鐘上變頻器件的時鐘信號輸入端與時鐘芯片的輸出端相 連接，時鐘芯片的輸入端與來自晶振單元或外時鐘的時鐘信號相連接；所述述時鐘上變頻 器件的時鐘信號輸出端與時鐘緩沖模塊的信號輸入端；所述數(shù)字邏輯控制單元與時鐘上變 頻器件相連接。
專利摘要本實用新型公開了一種模數(shù)轉換器時鐘電路，其特征在于包括時鐘芯片、時鐘上變頻器件、時鐘緩沖模塊和數(shù)字邏輯控制單元；所述時鐘上變頻器件的時鐘信號輸入端與時鐘芯片的輸出端相連接，時鐘芯片的輸入端與來自晶振單元或外時鐘的時鐘信號相連接；所述述時鐘上變頻器件的時鐘信號輸出端與時鐘緩沖模塊的信號輸入端；所述數(shù)字邏輯控制單元與時鐘上變頻器件相連接。該模數(shù)轉換器時鐘電路采用的時鐘上變頻器件及時鐘緩沖模塊提供給多路ADC時鐘，同時通過數(shù)字邏輯控制單元控制產生所需的時鐘，具有信號輸入頻率范圍廣、幅度寬，輸出頻率數(shù)字可編程、低抖動、多路同時輸出、電路簡單等特點，可廣泛用于ADC設計中。
文檔編號H03M1/12GK201887749SQ201020651378
公開日2011年6月29日 申請日期2010年12月10日 優(yōu)先權日2010年12月10日
發(fā)明者夏思宇, 王翔, 肖紅 申請人:四川賽狄信息技術有限公司