專利名稱：序列連接接收器及其時鐘重建方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種接收機，特別是涉及ー種序列連接接收器及其時鐘重建方法。
背景技術(shù)：
序列連接技術(shù)被運用在很多應(yīng)用中，例如光纖通信領(lǐng)域。如圖I所述，現(xiàn)有技術(shù)的序列連接收發(fā)器100包括有發(fā)射器110、傳輸媒介120和接收器130。發(fā)射器110傳送第一信號SI至傳輸媒介120的第一端121，其使用ニ級信號架構(gòu)來代表第一序列ニ進制數(shù)據(jù)串D1，其中包含了第一時鐘CLKl的時序。第一信號SI經(jīng)傳輸媒介120轉(zhuǎn)換為第二信號S2，并由傳輸媒介120的第二端122輸出至接收器130。接收器130包括一時鐘數(shù)據(jù)恢復(fù)器(clock data recovery, Q)R) 131,其抽取第二信號S2的時序而產(chǎn)生第二時鐘CLK2,并運用第二時鐘CLK2取樣第二信號S2而產(chǎn)生第二序列ニ進制數(shù)據(jù)串D2。當(dāng)時鐘數(shù)據(jù)恢復(fù)器131的功能正常時，第二序列ニ進制數(shù)據(jù)串D2將實質(zhì)上吻合第一序列ニ進制D1，除了發(fā)生延遲、的狀況。一般而言，除了延遲之外，第二時鐘CLK2也會追蹤第一時鐘CLKl的時序。實際的時鐘數(shù)據(jù)恢復(fù)器131會被限制頻寬內(nèi)，若第二時鐘CLK2的時鐘超過頻寬外，將使得第二時鐘CLK2發(fā)生時序錯誤。其中，時序錯誤是一高頻時鐘抖動，其超過時鐘數(shù)據(jù)恢復(fù)器131的頻寬。為了過濾第二時鐘CLK2的輸出時序錯誤，接收器130運用了鎖相回路(phase lockloop, PLL) 132，以接收第二時鐘CLK2并輸出第三時鐘CLK3。鎖相回路132有低通濾波的功能，可過濾高頻時鐘的抖動。結(jié)果，經(jīng)由鎖相回路132所輸出的第三時鐘CLK3將比第二時鐘CLK2干凈。于是，在現(xiàn)有技術(shù)中，若要使接收器130的輸出為更有效率地重建較低抖動的時鐘，則必須采用鎖相回路。在現(xiàn)有技術(shù)中，時鐘數(shù)據(jù)恢復(fù)器131包括一振蕩器(為了產(chǎn)生第ニ時鐘CLK2)，鎖相回路132也包括了一個振蕩器(為了產(chǎn)生第三時鐘CLK3)，而此兩種振蕩器都不可或缺。如何能降低成本即可重建低抖動的時鐘，成為技術(shù)發(fā)展的方向。

發(fā)明內(nèi)容
鑒于以上已知技術(shù)的問題，本發(fā)明提供ー種序列連接接收器，包含時鐘產(chǎn)生器、相位檢測器、第一濾波器、第一相位旋轉(zhuǎn)器、第二濾波器、重新取樣電路與第二相位旋轉(zhuǎn)器。時鐘產(chǎn)生器輸出第一時鐘。相位檢測器接收輸入信號與第二時鐘并檢測輸入信號與第二時鐘的差異以輸出一相位誤差信號。第一濾波器耦接相位檢測器，接收相位誤差信號并濾波該相位誤差信號以輸出第一控制字和第二控制字。第一相位旋轉(zhuǎn)器耦接第一濾波器與時鐘產(chǎn)生器，依據(jù)第一控制字對第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生第二時鐘。第二濾波器耦接第一濾波器，接收第二控制字，并通過低通濾波第二控制字以輸出第三控制字。重新取樣電路耦接第二濾波器，取樣第三控制字，并運用第三時鐘輸出第四控制字。第二相位旋轉(zhuǎn)器耦接重新取樣電路，依據(jù)第四控制字對第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生第三時鐘。本發(fā)明還提供ー種序列連接接收器的時鐘重建方法，包含產(chǎn)生第一時鐘。檢測第ー輸入信號與第二時鐘的時序差異以產(chǎn)生相位誤差信號。濾波相位誤差信號以產(chǎn)生第一控制字與第二控制字。依據(jù)第一控制字對第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生第二時鐘。濾波第二控制字以產(chǎn)生第三控制字。用第三時鐘取樣第三控制字而產(chǎn)生第四控制字。依據(jù)第四控制字對第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生第三時鐘。為使本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉多個優(yōu)選實施例，并配合所附圖式，作詳細說明如下。


圖I為序列連接方塊功能圖；圖2為序列連接接收器于本發(fā)明的一種實施例；圖3為ニ進制相位檢測器適用于圖2的序列連接接收器的原理圖；圖4為相位旋轉(zhuǎn)器的功能方塊圖適用于圖2的序列連接接收器；及圖5為16相位時鐘架構(gòu)時序圖用圖2的序列連接接收器的第一時鐘CLKl。主要元件符號說明110 發(fā)射機120 傳輸媒介121 第一端122 第二端130 接收機131 時鐘數(shù)據(jù)恢復(fù)器132 鎖相回路200 序列連接接收器210 相位檢測器220 時鐘數(shù)據(jù)恢復(fù)濾波器230 第一相位旋轉(zhuǎn)器240 低通濾波器250 重新取樣器260 第二相位旋轉(zhuǎn)器270 鎖相回路300 相位檢測器310 D型正反器320 D型正反器330 D型正反器340 D型正反器350 相位檢測邏輯單元500 相位旋轉(zhuǎn)器510 積分器520 調(diào)制器530 相位選擇器
具體實施例方式圖2為本發(fā)明序列連接接收器200的功能方塊圖。序列連接接收器200包含鎖相回路270、相位檢測器(phase detector，BPD) 210、時鐘數(shù)據(jù)恢復(fù)濾波器220、第一相位旋轉(zhuǎn)器230、數(shù)字低通濾波器240、重新取樣電路250與第二相位旋轉(zhuǎn)器260。鎖相回路270用以接收ー參考時鐘REF，并輸出第一時鐘CLKl，鎖相回路270可簡稱為時鐘產(chǎn)生器。相位檢測器210用以接收輸入信號RX_IN和第二時鐘CLK2，并輸出恢復(fù)數(shù)據(jù)RXD和相位誤差信號PE0時鐘數(shù)據(jù)恢復(fù)濾波器220用以過濾相位誤差信號PE而產(chǎn)生第一控制字Cl與第二控制字C2。第一相位旋轉(zhuǎn)器230耦接時鐘數(shù)據(jù)恢復(fù)濾波器220與鎖相回路270，將依照第一控制字Cl的值，也即，其所內(nèi)含的相位旋轉(zhuǎn)數(shù)的信息對第一時鐘進行相位旋轉(zhuǎn)以產(chǎn)生第二時鐘CLK2。數(shù)字低通濾波器240耦接時鐘數(shù)據(jù)恢復(fù)濾波器220，用以濾波第二控制字C2以產(chǎn)生第三控制字C3。重新取樣電路250耦接數(shù)字低通濾波器240，依照第三時鐘CLK3取樣第三控制字C3以產(chǎn)生第四控制字C4。第二相位旋轉(zhuǎn)器260耦接重新取樣電路250，對第一時鐘CLKl依照第四控制字C4的值(相位旋轉(zhuǎn)數(shù))進行相位旋轉(zhuǎn)以產(chǎn)生第三時鐘CLK3。
除了鎖相回路270，序列連接接收器200組成兩個時鐘領(lǐng)域的數(shù)字電路相位檢測器210、時鐘數(shù)據(jù)恢復(fù)濾波器220、第一相位旋轉(zhuǎn)器230和數(shù)字低通濾波器240是屬于CLK2時鐘領(lǐng)域；而重新取樣電路250與第二相位旋轉(zhuǎn)器260是屬于CLK3時鐘領(lǐng)域。序列連接接收器200的原理說明如下。序列連接接收器200執(zhí)行時鐘數(shù)據(jù)恢復(fù)的功能。第一時鐘CLKl是利用鎖相回路270對本地參考時鐘REF進行鎖相而產(chǎn)生。因為第一時鐘CLKl利用鎖相回路270鎖相于本地參考時鐘REF，于是，第一時鐘CLKl的時序與輸入信號RX_IN的內(nèi)建時序不同。因此，將第一時鐘CLKl進行相位旋轉(zhuǎn)可追蹤輸入信號RX_IN的時序。第一相位旋轉(zhuǎn)器230依據(jù)第一控制字Cl的值，也即相位轉(zhuǎn)旋數(shù)，對第一時鐘CLKl進行旋轉(zhuǎn)以產(chǎn)生第二時鐘CLK2。因此，第二時鐘CLK2的時序可以追蹤輸入信號RX_IN。相位檢測器210取樣輸入信號RX_IN而產(chǎn)生恢復(fù)數(shù)據(jù)RXD，并通過探索第二時鐘CLK2的時序與輸入信號RX_IN的時序之間的關(guān)系而實現(xiàn)相位檢測，進而產(chǎn)生相位誤差信號PE。在一實施例中，相位誤差信號PE可以是三種可能數(shù)值1、0、_1。當(dāng)誤差信號PE為I時，代表第二時鐘CLK2的時序超前(比對輸入信號RX_IN的時序)。當(dāng)誤差信號PE為-I時，代表第二時鐘CLK2的時序落后(比對輸入信號RX_IN的時序)。當(dāng)誤差信號PE為O吋，代表兩者的時序關(guān)系不清楚(例如兩個信號的相位差小于相位檢測器210可檢測的范圍，而無法檢測出)。時鐘數(shù)據(jù)恢復(fù)濾波器220濾波誤差信號PE而產(chǎn)生第一控制字Cl以控制第一相位旋轉(zhuǎn)器230的對第一時鐘的相位旋轉(zhuǎn)數(shù)而控制第二時鐘CLK2的時序。在一些實施例中，當(dāng)ニ進制相位檢測器210決定第二時鐘CLK2的時序為超前或落后時，誤差信號PE可分別設(shè)定I或-1。其使得時鐘數(shù)據(jù)恢復(fù)濾波器220產(chǎn)生的第一控制字Cl所內(nèi)含的相位旋轉(zhuǎn)數(shù)信息為增加或減少。接著，第一相位旋轉(zhuǎn)器230將藉以旋轉(zhuǎn)第一時鐘CLKl而延遲(提前)第二時鐘CLK2的時序。因此，第二時鐘CLK2的時序，利用調(diào)整負反饋閉式回路的方式，追蹤輸入信號RX_IN的時序。雖然相位檢測器210、時鐘數(shù)據(jù)恢復(fù)濾波器220與第一旋轉(zhuǎn)器230構(gòu)成ー負反饋的控制回路，其可有效率執(zhí)行時鐘數(shù)據(jù)恢復(fù)功能，被恢復(fù)的第二時鐘CLK2仍會產(chǎn)生由噪聲所引起的信號抖動。特別是，第一控制字Cl可能也會有噪聲。當(dāng)整個系統(tǒng)要求可接受控制回路追蹤輸入信號RX_IN的時序變化的能力不高吋，時鐘數(shù)據(jù)恢復(fù)濾波器220可以選擇較窄的頻寬來使第一個控制字Cl的噪聲較小。如此設(shè)計會導(dǎo)致控制回路追蹤輸入信號RX_IN的時序變化的能力降低。另ー實施例可保持控制回路追蹤輸入信號RX_IN時序變化的能力，其說明如下為了保持控制回路追蹤輸入信號RX_IN時序變化的能力，時鐘數(shù)據(jù)恢復(fù)濾波器220的頻寬必須夠?qū)?，其?dǎo)致有限的噪聲過濾能力。結(jié)果，第一個控制字Cl可能含有過量的噪聲。為了解決這個問題，時鐘數(shù)據(jù)恢復(fù)濾波器220輸出第二控制字C2，其隨后將由低通濾波器240進行濾波后產(chǎn)生第三控制字C3。在一實施例中，第二控制字C2與第一控制字Cl相同。
在另ー種實施例中，由于時鐘數(shù)據(jù)恢復(fù)濾波器220的設(shè)計，第二控制字C2相較于第一控制字Cl有較少的噪聲。再通過低通濾波器240的設(shè)計，使得其所輸出的第三控制字C3具有更少的噪聲(相較于第一控制字Cl與第二控制字C2)，其更適合用于產(chǎn)生低抖動時鐘。第三時鐘CLK3為低抖動的時鐘，其通過第三控制字C3而使第二相位旋轉(zhuǎn)器260旋轉(zhuǎn)第二時鐘CLK2的相位后產(chǎn)生，第三控制字C3為較少噪聲的控制字。然而，由于第三個控制字C3是于第二時鐘CLK2領(lǐng)域所產(chǎn)生，其并非ー個非常干凈的時鐘領(lǐng)域。因此，本發(fā)明運用重新取樣電路250以第三時鐘CLK3對第三控制字C3進行取樣而產(chǎn)生第四控制字C4，第三時鐘CLK3的噪聲較第二時鐘CLK2更少。通過第四控制字C4，第二相位旋轉(zhuǎn)器260即可控制第一時鐘CLKl的相位旋轉(zhuǎn)數(shù)而產(chǎn)生第三時鐘CLK3。圖3示出ニ進制相位檢測器300的架構(gòu)圖，其為圖2相位檢測器210的實施例。相位檢測器300包含 第一 D型正反器310 (D-type flip flop, D型雙穩(wěn)態(tài)多諧振蕩器)、第二 D型正反器320、第三D型正反器330、第四D型正反器340與相位檢測邏輯單元350。第一 D型正反器310使用第二時鐘CLK2取樣輸入信號RX_IN而產(chǎn)生恢復(fù)數(shù)據(jù)RXD。第二D型正反器320使用第二時鐘CLK2取樣恢復(fù)數(shù)據(jù)RXD而產(chǎn)生ー個恢復(fù)數(shù)據(jù)RXDl單位的延遲。第三D型正反器330使用第二時鐘CLK2取樣輸入信號RX_IN而產(chǎn)生邊緣數(shù)據(jù)EDG。第四D型正反器340使用第二時鐘CLK2取樣邊緣數(shù)據(jù)EDG而產(chǎn)生同步邊緣數(shù)據(jù)EDGl。相位檢測邏輯單元250則以如以下的C語言演算法并運用RXD、RXD1和EDGl而產(chǎn)生相位誤差信號PE。如下所述if RXD I==RXD PE =0; else if EDG1==RXD1 PE=I;
else
PE=-I;相位檢測器的原理是本領(lǐng)域的普通技術(shù)人員所熟知，于此不多加贅述。在一些實施例中，⑶R濾波器220實現(xiàn)以下的功能第二控制字C2為相位誤差信號PE乘上增益系數(shù)KI，而第一控制字Cl為相位誤差信號PE乘上第二個增益系數(shù)KP的倍數(shù)，再加上第二控制字C2。以Z轉(zhuǎn)換表示為、
C2 = K1 · PE/(l-z_1)Cl = C2+KP · PE圖4為相位旋轉(zhuǎn)器500的功能方塊圖，其可應(yīng)用于圖2的第一相位旋轉(zhuǎn)器PR230。相位旋轉(zhuǎn)器500包含積分器510、調(diào)制器520與相位選擇器530。積分器510用以積分第一控制字Cl成精密相位字PA。調(diào)制器520耦接積分器510，用以減少一精密相位字PA (finephase word PA)的字長度以產(chǎn)生粗略相位字PS (coarse phase word PS)。相位選擇器530按照粗略相位字PS選擇第一時鐘CLKl的時鐘相位以產(chǎn)生第二時鐘CLK2。該調(diào)制器520可以是一Σ - Δ調(diào)制器(delta sigma modulator, DSM,三角積分調(diào)制器)。請參考圖5，第一時鐘CLKl的16相位時鐘架構(gòu)時序圖。第一時鐘CLKl包含了 16個相位，也即，從CLKl
到CLK[15]，其以間隔相為Δ =T/16而彼此間隔，T是第一時鐘CLKl的周期。當(dāng)使用16相位時鐘架構(gòu)，粗略相位字PS是4位的位值而介于O到15之間。在一實施例中，相位選擇器530為一多路復(fù)用器,通過選擇第一時鐘CLKl的16相位其中之一而產(chǎn)生第二時鐘CLK2。例如當(dāng)粗略相位字PS為4吋，CLKl [4]被選擇。當(dāng)粗略相位字PS為12吋，CLK1[12]被選擇，依此類推。在一實施例中，鎖相回路270包含了 16相位環(huán)形振蕩器，而16相位的第一時鐘CLKl即直接由鎖相回路270產(chǎn)生。以多相位環(huán)形振蕩器的原理實現(xiàn)多相位時鐘為本領(lǐng)域的普通技術(shù)人員所熟知，于此不多加贅述。在另ー種實施例，鎖相回路270只產(chǎn)生8相位時鐘，其以T/8為間隔相位，其運用了相位內(nèi)插電路以生成其余8個相位。相位內(nèi)插器電路為本領(lǐng)域的普通技術(shù)人員所熟知，于此不多加贅述。此外，也可采用更多相位的架構(gòu)(例如，32相或64相)，其可直接由更多相位的環(huán)形振蕩器所構(gòu)成的鎖相回路產(chǎn)生，或者，以粗略相位插值方式產(chǎn)生，藉以增加第一時鐘CLKl的相位數(shù)和改善第一相位旋轉(zhuǎn)器230的相位旋轉(zhuǎn)分辨率而使第二時鐘CLK2成為干凈的時鐘，其可通過較昂貴的硬件實現(xiàn)。
請再參考圖2，其中的低通濾波器240是數(shù)字低通濾波器，其可為無限脈沖響應(yīng)(infinite impulse response,簡稱 IIR)或有限脈沖ロ向應(yīng)(finiteimpulse response,簡稱FIR)濾波器。數(shù)字低通濾波器是為本領(lǐng)域的普通技術(shù)人員所熟知，于此不多加贅述。重新取樣電路250為一同步電路，其轉(zhuǎn)換第二時鐘CLK2領(lǐng)域當(dāng)中的第三控制字C3成第三時鐘CLK3領(lǐng)域當(dāng)中的第四控制字C4。同步電路的實現(xiàn)是為本領(lǐng)域的普通技術(shù)人員所熟知，于此不多加贅述。在一個實施例中，第二相位旋轉(zhuǎn)器260與上述的第一相位旋轉(zhuǎn)器230具有相同的電路架構(gòu)與功能。但是，其可以使用與第一相位旋轉(zhuǎn)器230不同分辨率的相位旋轉(zhuǎn)(例如，提供第一時鐘CLKl更多相位)。請注意，以上所述的相位檢測器210、時鐘數(shù)據(jù)恢復(fù)濾波器220、第一相位旋轉(zhuǎn)器230、數(shù)字低通濾波器240、重新取樣電路250與第二相位旋轉(zhuǎn)器260等皆舉例說明其各自的功能，其他各種可能的替代實施例或變化皆可實現(xiàn)其功能。舉例而言，假如輸入信號RX_IN的數(shù)據(jù)傳輸速率為100Mb/s，而恢復(fù)時鐘(第二時鐘CLK2和第三時鐘CLK3)為100MHz，上述實施例的各功能方塊皆于100MHz操作。以現(xiàn)代的半導(dǎo)體技術(shù)而言，IOOMHz的工作時鐘是很容易實現(xiàn)的。然而，假如輸入信號的數(shù)據(jù)傳輸速率為lGb/s，且恢復(fù)時鐘(第二時鐘CLK2和第三時鐘CLK3)為也將是1GHz，上述的功能方塊要在此工作時鐘下達到以上的功能就相當(dāng)困難了。在這個個案，眾所周知在現(xiàn)有技術(shù)的邏輯電路時鐘速度過高時，可以選擇使用塊處理(block processing)技術(shù)，以減少邏輯電路于速度上的要求。以一例子而言，10-位塊處理可用于將邏輯電路處理速度需求從IGHz降低到IOOMHz0塊處理技術(shù)中，輸入信號RX_IN是以高速序列進行取樣(例如，IGHz)而產(chǎn)生RXD和EDG，請參考圖3。接著，再以串行轉(zhuǎn)并列轉(zhuǎn)換而于低速轉(zhuǎn)為兩個相對應(yīng)的塊(例如每ー個10-位塊數(shù)據(jù)在100MHz)。塊數(shù)據(jù)是在100MHz低速下處理(相對于沒使用塊數(shù)據(jù)處理是IGHz的高速)。使用塊處理，接收器的功能相當(dāng)于直接以高速串行處理，使用串行到并列轉(zhuǎn)換和低速塊處理所產(chǎn)生的延遲除外。塊處理方案是否可行，取決于設(shè)計者能否接受其中的 部分延遲。雖然本發(fā)明的優(yōu)選實施例披露如上所述，然其并非用以限定本發(fā)明，任何本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的專利保護范圍須視本說明書所附的權(quán)利要求范圍所界定者為準。
權(quán)利要求
1.ー種序列連接接收器，包含 一時鐘產(chǎn)生器，輸出ー第一時鐘； 一相位檢測器，接收ー輸入信號與一第二時鐘并檢測所述輸入信號與所述第二時鐘的差異以輸出一相位誤差信號； 一第一濾波器，耦接所述相位檢測器，接收所述相位誤差信號并濾波所述相位誤差信號以輸出一第一控制字和一第二控制字； 一第一相位旋轉(zhuǎn)器，耦接所述第一濾波器與所述時鐘產(chǎn)生器，依據(jù)所述第一控制字對所述第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生所述第二時鐘； 一第二濾波器，耦接所述第一濾波器，接收所述第二控制字，并通過低通濾波所述第二控制字以輸出一第三控制字； 一重新取樣電路，耦接所述第二濾波器，取樣所述第三控制字，并運用一第三時鐘輸出一第四控制字；及 一第二相位旋轉(zhuǎn)器，耦接所述重新取樣電路，依據(jù)所述第四控制字對所述第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生所述第三時鐘。
2.根據(jù)權(quán)利要求I所述的序列連接接收器，其中，所述相位誤差信號為三元信號。
3.根據(jù)權(quán)利要求I所述的序列連接接收器，其中，所述第一濾波器包含ー積分器。
4.根據(jù)權(quán)利要求I所述的序列連接接收器，其中，所述第一時鐘為一多相位時鐘。
5.根據(jù)權(quán)利要求4所述的序列連接接收器，其中，所述第一相位旋轉(zhuǎn)器輸出所述第二時鐘是依據(jù)所述第一控制字選擇所述第一時鐘的多個相位的其中之一。
6.根據(jù)權(quán)利要求5所述的序列連接接收器，其中，所述第一相位旋轉(zhuǎn)器還包含一相位插補器以增加所述第一時鐘可選擇的相位數(shù)。
7.根據(jù)權(quán)利要求4所述的序列連接接收器，其中，所述第二相位旋轉(zhuǎn)器輸出所述第三時鐘是依據(jù)所述第四控制字選擇所述第一時鐘的多個相位的其中之一。
8.根據(jù)權(quán)利要求7所述的序列連接接收器，其中，所述第二相位旋轉(zhuǎn)器還包含一相位插補器以增加所述第一時鐘可選擇的相位數(shù)。
9.根據(jù)權(quán)利要求I所述的序列連接接收器，其中，所述相位檢測器、所述第一濾波器、所述第二濾波器和所述第一相位旋轉(zhuǎn)器是基于所述第二時鐘而運作。
10.根據(jù)權(quán)利要求I所述的序列連接接收器，其中，所述重新取樣電路與所述第二相位旋轉(zhuǎn)器是基于所述第三時鐘而運作。
11.根據(jù)權(quán)利要求I所述的序列連接接收器，其中，所述第一相位旋轉(zhuǎn)器包含 ー積分器，積分所述第一控制字以產(chǎn)生一第一相位字； ー調(diào)制器，耦接所述積分器，對所述第一相位字進行調(diào)制以產(chǎn)生一第二相位字；以及 一相位選擇器，依據(jù)所述第二相位字選擇所述第一時鐘相位以產(chǎn)生所述第二時鐘。
12.—種序列連接接收器的時鐘重建方法，包含 產(chǎn)生ー第一時鐘； 檢測ー第一輸入信號與一第二時鐘的時序差異以產(chǎn)生一相位誤差信號； 濾波所述相位誤差信號以產(chǎn)生一第一控制字與一第二控制字； 依據(jù)所述第一控制字對所述第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生所述第二時鐘 濾波所述第二控制字以產(chǎn)生一第三控制字；用一第三時鐘取樣所述第三控制字而產(chǎn)生一第四控制字；及 依據(jù)所述第四控制字對所述第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生所述第三時鐘。
13.根據(jù)權(quán)利要求12所述的序列連接接收器的時鐘重建方法，其中，濾波所述相位誤差信號包含運用一積分器。
14.根據(jù)權(quán)利要求12所述的序列連接接收器的時鐘重建方法，其中，所述第一時鐘為一多相位時鐘。
15.根據(jù)權(quán)利要求14所述的序列連接接收器的時鐘重建方法，還包含選擇所述第一時鐘的多個相位的其中之一。
16.根據(jù)權(quán)利要求15所述的序列連接接收器的時鐘重建方法，還包含運用ー相位插補技術(shù)以增加所述第一時鐘可選擇的相位數(shù)。
全文摘要
本發(fā)明提供一種序列連接接收器及其時鐘重建方法。該序列連接接收器，包含時鐘產(chǎn)生器、相位檢測器、第一濾波器、第一相位旋轉(zhuǎn)器、第二濾波器、重新取樣電路與第二相位旋轉(zhuǎn)器。時鐘產(chǎn)生器輸出第一時鐘。相位檢測器接收輸入信號與第二時鐘并輸出相位誤差信號至第一濾波器濾波后輸出第一、第二控制字。第一相位旋轉(zhuǎn)器以第一控制字的值對第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生第二時鐘。第二濾波器接收第二控制字并低通濾波以輸出第三控制字。重新取樣電路取樣第三控制字并運用第三時鐘輸出第四控制字。第二相位旋轉(zhuǎn)器以第四控制字的值對第一時鐘進行相位旋轉(zhuǎn)而產(chǎn)生第三時鐘。
文檔編號H03K19/0175GK102684676SQ201210062449
公開日2012年9月19日 申請日期2012年3月9日 優(yōu)先權(quán)日2011年3月10日
發(fā)明者吳佩憙, 周格至, 林嘉亮 申請人:瑞昱半導(dǎo)體股份有限公司