具有動(dòng)態(tài)相位和脈寬控制的頻率合成器的制造方法
【專利摘要】公開(kāi)具有動(dòng)態(tài)相位和脈寬控制的頻率合成器。在一個(gè)方面，頻率合成器包括計(jì)數(shù)電路，被配置成通過(guò)調(diào)整值修改存儲(chǔ)的計(jì)數(shù)值。頻率合成器還包括輸出時(shí)鐘發(fā)生器，被配置以產(chǎn)生具有至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值的上升和下降緣的輸出時(shí)鐘信號(hào)。計(jì)數(shù)電路被進(jìn)一步配置成至少部分基于修改計(jì)數(shù)電路的調(diào)整速率而改變所述輸出時(shí)鐘信號(hào)的周期或相位中的至少一個(gè)。
【專利說(shuō)明】
具有動(dòng)態(tài)相位和脈寬控制的頻率合成器
技術(shù)領(lǐng)域
[0001 ]所描述的技術(shù)總體上涉及具有動(dòng)態(tài)相位和脈寬控制的頻率合成器。
[0002]發(fā)明背景
[0003]頻率合成器創(chuàng)建可具有各種可選屬性的輸出波形。頻率合成器的一種類型是一個(gè)直接數(shù)字合成器(DDS)，其使得能夠動(dòng)態(tài)調(diào)整相位，脈沖寬度調(diào)制，以及輸出波形的圖案生成。DDS可以動(dòng)態(tài)地創(chuàng)建具有用戶從輸入時(shí)鐘可選擇屬性的輸出波形。
[0004]概述
[0005]在一個(gè)實(shí)施例中，頻率合成器包括計(jì)數(shù)電路，被配置為至少部分基于輸入時(shí)鐘信號(hào)以調(diào)整值調(diào)整存儲(chǔ)的計(jì)數(shù)值，并至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值調(diào)整所存儲(chǔ)的計(jì)數(shù)值為復(fù)位值，其中，響應(yīng)于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值，所述復(fù)位值對(duì)應(yīng)于所存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值之間的差值;和輸出時(shí)鐘發(fā)生器，被配置為產(chǎn)生至少部分基于復(fù)位值的上升和下降緣的輸出時(shí)鐘信號(hào)，其中，所述計(jì)數(shù)電路被進(jìn)一步配置成至少部分地基于修正計(jì)數(shù)電路的翻轉(zhuǎn)率而改變輸出時(shí)鐘信號(hào)的周期或相位中的一個(gè)。
[0006]在另一個(gè)實(shí)施例中，頻率合成器包括計(jì)數(shù)電路，被配置為以調(diào)整值修改存儲(chǔ)的計(jì)數(shù)值;和輸出時(shí)鐘發(fā)生器，被配置為產(chǎn)生至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)計(jì)數(shù)值的上升和下降緣的輸出時(shí)鐘信號(hào)，其中，所述計(jì)數(shù)電路被進(jìn)一步配置成至少部分地基于修正計(jì)數(shù)電路的翻轉(zhuǎn)率而改變輸出時(shí)鐘信號(hào)的周期或相位中的一個(gè)。
[0007]在又一個(gè)實(shí)施例中，合成輸出時(shí)鐘的方法包括:以調(diào)整值修改由計(jì)數(shù)電路存儲(chǔ)的計(jì)數(shù)值;產(chǎn)生具有至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值的上升和下降緣的輸出時(shí)鐘信號(hào);并通過(guò)修改所述計(jì)數(shù)電路的調(diào)整值改變所述輸出時(shí)鐘信號(hào)的周期或相位中的至少一個(gè)。
[0008]附圖的簡(jiǎn)要說(shuō)明
[0009]本文中這些附圖和相關(guān)描述被提供以說(shuō)明具體實(shí)施例，并且不意圖是限制性的。
[0010]圖1是示出根據(jù)實(shí)施例的頻率合成器的框圖。
[0011 ]圖2是示出頻率合成器的實(shí)施例的框圖。
[0012]圖3是示出根據(jù)實(shí)施例的累加器的方框圖。
[0013]圖4是示出根據(jù)實(shí)施例存儲(chǔ)在累加器中的存儲(chǔ)計(jì)數(shù)值和對(duì)應(yīng)的輸出時(shí)鐘的定時(shí)圖表。
[0014]圖5是示出頻率合成器的另一個(gè)實(shí)施例的框圖。
[0015]圖6是示出根據(jù)實(shí)施例存儲(chǔ)在累加器中的存儲(chǔ)計(jì)數(shù)值和對(duì)應(yīng)的輸出時(shí)鐘的定時(shí)圖表。
[0016]圖7是示出根據(jù)實(shí)施例的輸出時(shí)鐘發(fā)生器的示意圖。
[0017]圖8是示出根據(jù)實(shí)施例的溫度計(jì)解碼器的圖。
[0018]【具體實(shí)施方式】的詳細(xì)描述
[0019]某些實(shí)施例的以下詳細(xì)描述呈現(xiàn)本公開(kāi)的具體實(shí)施例的各種描述。然而，其他實(shí)施例可以以許多不同方式來(lái)實(shí)現(xiàn)，由權(quán)利要求書(shū)所定義和所覆蓋。在此描述中，參考附圖，其中類似的參考數(shù)字可以指示相同或功能相似的元件。在附圖中，某些實(shí)施例使用代表性的框圖示出。這些框圖是實(shí)施例的簡(jiǎn)化表示，其中沒(méi)有直接關(guān)系的所述實(shí)施例的某些元件沒(méi)有示出。
[0020]頻率合成器的一個(gè)示例是直接數(shù)字合成器(DDS)JDS能夠在波形的相位，頻率和振幅上使用精細(xì)控制合成波形。典型的DDS包括數(shù)字控制振蕩器(NCO)，數(shù)字-模擬轉(zhuǎn)換器(DAC)和重建濾波器。NCO包括累加器和相位至幅度查找表。在一起時(shí)，通過(guò)映射累加器輸出的相位到選擇的輸出波形的準(zhǔn)確振幅，相位至幅度查找表和DAC使得DDS將方波輸入時(shí)鐘轉(zhuǎn)換成輸出波形，例如正弦波，三角波，方波等。
[0021]DDS通常包括相對(duì)大量的硬件來(lái)實(shí)現(xiàn)所有的相關(guān)功能。具體地，DAC和重構(gòu)濾波器可以彌補(bǔ)DDS的整體硬件的很大一部分。因此，DDS通常形成為獨(dú)立的芯片，它可難以整合DDS作為另一芯片的一部分。
[0022]例如，某些應(yīng)用可只使用可調(diào)節(jié)的時(shí)鐘信號(hào)，但不要求輸出不同波形形式的能力，諸如正弦波。因此，相幅度轉(zhuǎn)換器、DAC和重建濾波器提供這些應(yīng)用無(wú)關(guān)的功能，還占用大量的硬件資源。
[0023]圖1是示出頻率合成器200的實(shí)施例的框圖。所描述技術(shù)的實(shí)施例可以保留由DDS提供的靈活性，同時(shí)具有降低的復(fù)雜度和/或硬件足跡。在圖1的圖示實(shí)施例中，頻率合成器200包括計(jì)數(shù)電路210和輸出時(shí)鐘發(fā)生器220。
[0024]在圖示的實(shí)施例中，頻率合成器200接收計(jì)數(shù)時(shí)鐘205或計(jì)數(shù)時(shí)鐘信號(hào)和參考時(shí)鐘223作為輸入，并輸出所述輸出時(shí)鐘225或輸出時(shí)鐘信號(hào)。然而，應(yīng)該理解，根據(jù)需要，頻率合成器200可包括任何數(shù)目的輸入和/或輸出。例如，頻率合成器200可以接收一個(gè)或多個(gè)用戶可選控制輸入作為輸入，用于控制輸出時(shí)鐘225的產(chǎn)生。此外，在一些實(shí)施例中，計(jì)數(shù)時(shí)鐘205可以從合成器210內(nèi)產(chǎn)生，而不是被接收作為單獨(dú)的輸入。在一個(gè)示例中，頻率合成器200基于基準(zhǔn)時(shí)鐘223產(chǎn)生計(jì)數(shù)時(shí)鐘205。因此，計(jì)數(shù)時(shí)鐘205和參考時(shí)鐘223可以彼此同步。因此，在一些實(shí)施例中，計(jì)數(shù)時(shí)鐘205有關(guān)并與參考時(shí)鐘223同步。
[0025]在一些實(shí)施例中，計(jì)數(shù)電路210接收計(jì)數(shù)時(shí)鐘205，和由調(diào)整值調(diào)整存儲(chǔ)的計(jì)數(shù)值。調(diào)整值可以是正或負(fù)的值，并可以根據(jù)需要進(jìn)行調(diào)整。計(jì)數(shù)電路210可以在任何需要的速率調(diào)整所存儲(chǔ)的計(jì)數(shù)值。例如，在一些實(shí)施例中，計(jì)數(shù)電路210可對(duì)于計(jì)數(shù)時(shí)鐘205的每個(gè)周期以調(diào)整值調(diào)整存儲(chǔ)的計(jì)數(shù)值。然而，在一些實(shí)施例中，計(jì)數(shù)電路210可以在計(jì)數(shù)時(shí)鐘205的周期的分?jǐn)?shù)值調(diào)整存儲(chǔ)的計(jì)數(shù)值，或計(jì)數(shù)電路210可在計(jì)數(shù)時(shí)鐘205的周期的倍數(shù)數(shù)目調(diào)整存儲(chǔ)的計(jì)數(shù)值。
[0026]在某些實(shí)施例中，計(jì)數(shù)電路210可以比較存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值。在一些實(shí)施例中，計(jì)數(shù)電路210可以隨著時(shí)間的推移比較存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值。例如，計(jì)數(shù)電路210可以對(duì)于計(jì)數(shù)時(shí)鐘205的每個(gè)周期比較存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值。應(yīng)該理解的是，計(jì)數(shù)電路210可以以任何期望的間隔比較所存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值，諸如計(jì)數(shù)時(shí)鐘205的每個(gè)周期的多次或計(jì)數(shù)時(shí)鐘205的各個(gè)時(shí)期的每次一次。
[0027]根據(jù)確定所存儲(chǔ)的計(jì)數(shù)值滿足計(jì)數(shù)閾值(也被稱為翻轉(zhuǎn)事件)，計(jì)數(shù)電路210可以調(diào)整存儲(chǔ)的計(jì)數(shù)值為復(fù)位值，或翻轉(zhuǎn)值。在一些實(shí)施例中，這種翻轉(zhuǎn)事件的周期性可以作為計(jì)數(shù)電路210的翻轉(zhuǎn)速率。在其中調(diào)整值是正的實(shí)施例中，當(dāng)所存儲(chǔ)的計(jì)數(shù)值大于或等于計(jì)數(shù)閾值時(shí)，計(jì)數(shù)閾值可以被滿足。在一些實(shí)施例中，至少部分地基于確定所述存儲(chǔ)的計(jì)數(shù)值是計(jì)數(shù)閾值的預(yù)定范圍內(nèi)，計(jì)數(shù)電路210可確定所存儲(chǔ)的計(jì)數(shù)值滿足計(jì)數(shù)閾值。
[0028]此外，在一些實(shí)施例中，計(jì)數(shù)電路210可基于所存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值確定復(fù)位值。例如，在調(diào)整值是正的實(shí)施例中，當(dāng)所述存儲(chǔ)的計(jì)數(shù)值大于計(jì)數(shù)閾值時(shí)，復(fù)位值可以等于所存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值之間的差。
[0029]此外，在該調(diào)整值是負(fù)的實(shí)施例中，當(dāng)所存儲(chǔ)的計(jì)數(shù)值是否小于或等于零時(shí)，計(jì)數(shù)閾值可以被滿足。在這些實(shí)施例中，當(dāng)計(jì)數(shù)閾值被滿足時(shí)，計(jì)數(shù)電路210可確定復(fù)位值等于計(jì)數(shù)閾值(其可以是正的初始值)或通過(guò)加上計(jì)數(shù)閾值到所存儲(chǔ)的計(jì)數(shù)值獲得的值。
[0030]在一些實(shí)施例中，輸出時(shí)鐘發(fā)生器220可以產(chǎn)生具有所選擇的相位、頻率、脈沖寬度和/或圖案的輸出時(shí)鐘225。在某些實(shí)施例中，基于從計(jì)數(shù)電路210接收到的輸出，輸出時(shí)鐘發(fā)生器220可以生成輸出時(shí)鐘225。例如，輸出時(shí)鐘發(fā)生器220可以基于所述存儲(chǔ)的計(jì)數(shù)值生成輸出時(shí)鐘225。在某些實(shí)施例中，當(dāng)存儲(chǔ)的計(jì)數(shù)值滿足計(jì)數(shù)閾值時(shí)，輸出時(shí)鐘發(fā)生器220產(chǎn)生在輸出時(shí)鐘225中的過(guò)渡，例如，上升沿或下降沿。輸出時(shí)鐘發(fā)生器220還可以使用復(fù)位值，以確定在輸出時(shí)鐘225的過(guò)渡的定時(shí)。例如，輸出時(shí)鐘發(fā)生器220可以接收參考時(shí)鐘223，其具有比計(jì)數(shù)時(shí)鐘205更高的頻率。在一些實(shí)施例中，輸出時(shí)鐘發(fā)生器220或計(jì)數(shù)電路210由在基準(zhǔn)時(shí)鐘223的若干過(guò)渡調(diào)整在輸出時(shí)鐘225的轉(zhuǎn)換的定時(shí)等于復(fù)位值。
[0031]當(dāng)計(jì)數(shù)電路的存儲(chǔ)計(jì)數(shù)值210滿足計(jì)數(shù)閾值時(shí)，頻率合成器200可調(diào)整調(diào)整輸出時(shí)鐘225的各種特性，諸如相位、頻率以及輸出時(shí)鐘225的脈沖寬度。例如，輸出時(shí)鐘225的頻率可以基于該計(jì)數(shù)電路210滿足計(jì)數(shù)閾值的頻率，例如，在翻轉(zhuǎn)速率。另外，通過(guò)改變用于在一段時(shí)間內(nèi)的翻轉(zhuǎn)速率時(shí)，調(diào)整輸出時(shí)鐘225的相位。輸出時(shí)鐘225的脈沖寬度的調(diào)整，將在下面更詳細(xì)結(jié)合所描述的技術(shù)的其他實(shí)施例進(jìn)行說(shuō)明。
[0032]圖2是示出其中更詳細(xì)地示出計(jì)數(shù)電路210的頻率合成器200的實(shí)施例的框圖。在圖2的圖示實(shí)施例中，計(jì)數(shù)電路210包括累加器212和累加器邏輯214。另外，在圖2的示出的實(shí)施例中，累加器212接收計(jì)數(shù)閾值209，這在一些實(shí)施例中可以是彈性模量，調(diào)整值207和計(jì)數(shù)時(shí)鐘205作為輸入。然而，應(yīng)該理解，在某些實(shí)施例中，一個(gè)或多個(gè)計(jì)數(shù)閾值209、調(diào)整值207以及計(jì)數(shù)時(shí)鐘205可以在內(nèi)部產(chǎn)生。在一些實(shí)施例中，計(jì)數(shù)閾值209、調(diào)整值207以及數(shù)時(shí)鐘205中的至少一個(gè)從頻率合成200的外部的源接收。如下文所討論的，頻率和/或輸出時(shí)鐘225的相位可以基于計(jì)數(shù)的閾值、調(diào)整值和/或計(jì)數(shù)時(shí)鐘205來(lái)調(diào)整。
[0033]累加器邏輯214可以轉(zhuǎn)換從累加器212接收到的所存儲(chǔ)的計(jì)數(shù)值為輸出時(shí)鐘產(chǎn)生器220可以處理的數(shù)據(jù)的可使用流。在一些實(shí)施例中，累加器邏輯214被實(shí)現(xiàn)作為包括多個(gè)電部件的邏輯電路，諸如邏輯門。在一個(gè)實(shí)施例中，輸出時(shí)鐘發(fā)生器220是可以平行轉(zhuǎn)換從累加器邏輯214接收的數(shù)據(jù)流并以串行形式輸出輸出時(shí)鐘225的序列化器。在一個(gè)實(shí)施例中，累加器邏輯214可以包括溫度計(jì)解碼器。
[0034]頻率合成器200可進(jìn)一步包括包圍計(jì)數(shù)電路210的附加邏輯(未示出)，可改變計(jì)數(shù)閾值209的值，調(diào)整值207，和/或計(jì)數(shù)時(shí)鐘205，以便使得特征，諸如相位控制、頻率控制、脈沖寬度調(diào)制以及圖案生成。在某些實(shí)現(xiàn)方式中，相位和/或脈寬控制的粒度是基準(zhǔn)時(shí)鐘223的半周期。在一些實(shí)現(xiàn)方式中，相位和/或脈寬控制的粒度可以是參考時(shí)鐘223周期或參考時(shí)鐘223周期的倍數(shù)。在其他實(shí)現(xiàn)中，相位和/或脈寬控制的粒度可以是參考時(shí)鐘223周期的另一部分，例如，參考時(shí)鐘223周期的八分之一周期。
[0035]在圖示的實(shí)施例中，輸出時(shí)鐘225的頻率可以通過(guò)累加器212的翻轉(zhuǎn)率確定。在一些實(shí)施例中，控制頻率合成器200的翻轉(zhuǎn)速率的用戶輸入可以是模數(shù)(計(jì)數(shù)閾值209的一個(gè)示例)。在某些實(shí)現(xiàn)方式中，調(diào)整值207成比例于輸出時(shí)鐘發(fā)生器220的比特寬度。即，在一些實(shí)施例中，輸出時(shí)鐘發(fā)生器220是相位內(nèi)插器220，和調(diào)整值207稱為內(nèi)插-比。例如，8位的相位內(nèi)插器220可同時(shí)處理8位的內(nèi)插字，因此累加器212可以每計(jì)數(shù)時(shí)鐘205周期8遞增其計(jì)數(shù)。然而，在一些實(shí)施例中，調(diào)整值不成正比于相位內(nèi)插器220的比特寬度。在這些實(shí)施例中，累加器邏輯214可以通過(guò)例如緩沖器或累加器邏輯214中包括的其它邏輯組件格式化累加器212輸出，以便將累加器212輸出變換成可以由相位內(nèi)插器220可以使用的格式。在一些實(shí)施例中，控制翻轉(zhuǎn)速率的用戶輸入可以控制調(diào)整值207的值。在這些實(shí)施例中，調(diào)整值207可以調(diào)整一段時(shí)間以便偏移輸出時(shí)鐘225的相位。在替代實(shí)施例中，控制翻轉(zhuǎn)速率的用戶輸入可以控制累加器212對(duì)計(jì)數(shù)時(shí)鐘205的響應(yīng)。例如，累加器可以跳過(guò)計(jì)數(shù)時(shí)鐘205的一個(gè)周期以延緩累加器的翻轉(zhuǎn)。
[0036]累加器邏輯214可以檢測(cè)何時(shí)在累加器212中的計(jì)數(shù)閾值滿足(也可稱為翻轉(zhuǎn)事件)，并通過(guò)累加器邏輯214輸出產(chǎn)生輸出時(shí)鐘225的過(guò)渡的時(shí)序的指示。在一些實(shí)施例中，累加器邏輯214輸出對(duì)應(yīng)于計(jì)數(shù)時(shí)鐘205的周期的速率的多個(gè)比特(其也可以作為出字)。當(dāng)輸出時(shí)鐘發(fā)生器220被具體化為內(nèi)插器220時(shí)，輸出字可以被稱為內(nèi)插字。內(nèi)插字的邏輯值的轉(zhuǎn)換可以指示合成輸出時(shí)鐘225的上升和/或下降緣的正確位置。
[0037]在一些實(shí)施例中，蓄能器邏輯214還可以包括溫度計(jì)解碼器(參見(jiàn)圖8)。至少部分地基于翻轉(zhuǎn)事件的發(fā)生，累加器邏輯214可以通過(guò)溫度計(jì)解碼器處理所述累加器212的殘基，和溫度計(jì)解碼器產(chǎn)生被輸出到相位內(nèi)插器220的內(nèi)插字。根據(jù)實(shí)施例，當(dāng)計(jì)數(shù)閾值209被滿足時(shí)，殘基可以是計(jì)數(shù)閾值209和所存儲(chǔ)的計(jì)數(shù)值之間的差，或當(dāng)計(jì)數(shù)閾值209被滿足時(shí)，是指示輸出時(shí)鐘225的過(guò)渡的定時(shí)的另一個(gè)值。至少部分基于由累加器邏輯214正在處理的過(guò)渡的指示，諸如上升或下降沿，溫度計(jì)解碼器輸出比特的極性可切換，以使通過(guò)溫度計(jì)解碼器處理的下一個(gè)過(guò)渡對(duì)應(yīng)于相對(duì)的邊緣，諸如下降沿或上升沿。在某些實(shí)施例中，溫度計(jì)解碼器的大小匹配相位內(nèi)插器220的位寬度。例如，加上靜態(tài)低最顯著位(MSB)的3-7解碼器用于8位相位插值220。
[0038]如以上所討論的，在示例性實(shí)施例中，計(jì)數(shù)電路210可經(jīng)配置以修改所述累加器212的計(jì)數(shù)閾值209，以控制合成輸出時(shí)鐘225的相位或頻率。例如，輸出時(shí)鐘225的相位可以通過(guò)在翻轉(zhuǎn)周期的預(yù)定數(shù)目增加或減少累加器212的翻轉(zhuǎn)速率來(lái)調(diào)整(例如，翻轉(zhuǎn)周期可以指兩個(gè)計(jì)數(shù)閾值209被滿足之間的時(shí)間)。由于在計(jì)數(shù)閾值變化可以影響累加器212何時(shí)反轉(zhuǎn)和/或翻轉(zhuǎn)事件的復(fù)位值(也可以作為殘余值)，累加器212可以調(diào)整內(nèi)插字輸出到相位內(nèi)插器220的下一個(gè)過(guò)渡的指示的位置。計(jì)數(shù)閾值209增加或減少的量可確定以從一個(gè)階段回轉(zhuǎn)到另一個(gè)所需的時(shí)間。在某些實(shí)施例中，頻率合成器200還包括相位控制模塊(未示出)，其可以包括計(jì)數(shù)器，用于當(dāng)相位回轉(zhuǎn)正在發(fā)生時(shí)維護(hù)累加器的212翻轉(zhuǎn)周期的測(cè)量，和選通邏輯以修改計(jì)數(shù)閾值209作為用戶定義的相位步驟的函數(shù)。也就是說(shuō)，用戶可以決定當(dāng)在不同相位在輸出時(shí)鐘225之間轉(zhuǎn)換時(shí)相位回轉(zhuǎn)的速率。
[0039]圖3是示出根據(jù)實(shí)施例的累加器的方框圖。在圖3的實(shí)施例中，累加器212包括加法器305、減法器310、復(fù)用器315和存儲(chǔ)器320。
[0040]該加法器305接收調(diào)整值207和先前存儲(chǔ)的計(jì)數(shù)值。調(diào)整值207可從外部源被接收，或者可以是固定值。加法器305可以通過(guò)調(diào)整值207添加調(diào)整值207到先前存儲(chǔ)的計(jì)數(shù)值，以便遞增先前存儲(chǔ)的計(jì)數(shù)值。然而，根據(jù)該實(shí)施例，，加法器305可以被實(shí)現(xiàn)為減法器，以遞減所存儲(chǔ)的計(jì)數(shù)值。在一些實(shí)施例中，計(jì)數(shù)值可以通過(guò)其他數(shù)學(xué)運(yùn)算，如乘法或除法進(jìn)行調(diào)整。在這些實(shí)施例中，加法器305可被實(shí)現(xiàn)為乘法器或除法器。
[0041 ]減法器310從由第一加法器305接收的結(jié)果中減去計(jì)數(shù)閾值209。相應(yīng)地，當(dāng)增加存儲(chǔ)的計(jì)數(shù)值大于計(jì)數(shù)閾值209時(shí)，來(lái)自減法器310的結(jié)果可以被用作將殘?jiān)?。在其中加法?05被作為減法器實(shí)現(xiàn)的實(shí)施例中，減法器310可以被實(shí)施為加法器，并且可以加入其它組件以確定殘余值。多路轉(zhuǎn)換器315選擇來(lái)自加法器305和減法器310的輸出之一作為累加器輸出325。例如，當(dāng)遞增后的存儲(chǔ)的計(jì)數(shù)值小于所述計(jì)數(shù)閾值209時(shí)，多路復(fù)用器315選擇從加法器的輸出305，和當(dāng)遞增后的存儲(chǔ)的計(jì)數(shù)值大于或等于所述計(jì)數(shù)閾值209時(shí)，多路復(fù)用器315選擇來(lái)自減法器310的輸出。因此，當(dāng)多路轉(zhuǎn)換器315選擇來(lái)自減法器310的殘余值，殘余值可被用作復(fù)位值來(lái)調(diào)整存儲(chǔ)的計(jì)數(shù)值。
[0042]存儲(chǔ)器320可以存儲(chǔ)所存儲(chǔ)的計(jì)數(shù)值，并且可以根據(jù)需要，被實(shí)現(xiàn)為觸發(fā)器或鎖存器或其它存儲(chǔ)裝置，和/或可通過(guò)計(jì)數(shù)時(shí)鐘205進(jìn)行計(jì)時(shí)。在一些實(shí)施例中，一次用于計(jì)數(shù)時(shí)鐘205(或其它的時(shí)間間隔為所希望的)的每個(gè)周期，存儲(chǔ)器320可以更新所存儲(chǔ)的計(jì)數(shù)值為多路轉(zhuǎn)換器315的輸出值。因此，所述存儲(chǔ)的計(jì)數(shù)值可通過(guò)調(diào)整值調(diào)整，直到所存儲(chǔ)的計(jì)數(shù)值滿足計(jì)數(shù)閾值(例如，大于或等于計(jì)數(shù)閾值，在計(jì)數(shù)閾值的閾值差之內(nèi)，或小于計(jì)數(shù)閾值)。一旦所存儲(chǔ)的計(jì)數(shù)值滿足計(jì)數(shù)閾值，所述存儲(chǔ)的計(jì)數(shù)值可通過(guò)滾動(dòng)和/或調(diào)整為殘余值或重置值。例如，所存儲(chǔ)的計(jì)數(shù)值反轉(zhuǎn)之后，殘余值可被存儲(chǔ)為所存儲(chǔ)的計(jì)數(shù)值。
[0043]圖4是示出根據(jù)一個(gè)實(shí)施例存儲(chǔ)在累加器的存儲(chǔ)的計(jì)數(shù)值和對(duì)應(yīng)的輸出時(shí)鐘的定時(shí)圖表。圖4示出其中累加器212的計(jì)數(shù)閾值209被設(shè)置為54的實(shí)施例。然而，如上所述，計(jì)數(shù)閾209可進(jìn)行各種設(shè)定，并且可以進(jìn)行調(diào)整，以改變輸出時(shí)鐘225的相位和/或頻率。在圖示的實(shí)施例中，累加器212存儲(chǔ)的計(jì)數(shù)值是由8調(diào)整值遞增。但是，應(yīng)當(dāng)理解，可以根據(jù)需要，可以使用任何調(diào)整值。當(dāng)所存儲(chǔ)的計(jì)數(shù)值被調(diào)節(jié)為復(fù)位值，諸如例如當(dāng)累加器翻轉(zhuǎn)時(shí)，所述存儲(chǔ)的計(jì)數(shù)值可以被設(shè)置為過(guò)渡事件的殘基(例如，所存儲(chǔ)的計(jì)數(shù)值滿足計(jì)數(shù)閾值)。在圖所示的第一翻轉(zhuǎn)事件中，殘基是2，然后在翻轉(zhuǎn)事件之后將其設(shè)置為所存儲(chǔ)的計(jì)數(shù)值的新值。
[0044]在圖示的實(shí)施例中，翻轉(zhuǎn)事件之后，累加器邏輯214在溫度計(jì)解碼器輸出中產(chǎn)生輸出時(shí)鐘225的過(guò)渡的指示(如圖4的DCD輸出所示)。輸出時(shí)鐘產(chǎn)生器220然后具有基于所述累加器邏輯214輸出產(chǎn)生所指示的過(guò)渡輸出時(shí)鐘225。當(dāng)DCD輸出(例如，內(nèi)插器字的位)是并行輸出時(shí)，輸出時(shí)鐘發(fā)生器220可以序列化內(nèi)插字(例如，從并行格式輸出字轉(zhuǎn)換為順序格式)，以產(chǎn)生輸出時(shí)鐘2 2 5中的內(nèi)插字，如從O到I或從I到O的比特的過(guò)渡，表示在輸出時(shí)鐘225的相應(yīng)過(guò)渡。因此，輸出時(shí)鐘發(fā)生器220可以基于在內(nèi)插字的位的過(guò)渡作為輸出時(shí)鐘225中對(duì)應(yīng)過(guò)渡的定時(shí)選擇參考時(shí)鐘的轉(zhuǎn)變223。
[0045]在一些實(shí)施例中，殘基表示可用于調(diào)整輸出時(shí)鐘225中的轉(zhuǎn)換的定時(shí)的基準(zhǔn)時(shí)鐘223的轉(zhuǎn)換。例如，在圖4實(shí)施例示出的第一翻轉(zhuǎn)事件中，殘基是2。累加器邏輯213和輸出時(shí)鐘發(fā)生器220使用殘基以確定在輸出時(shí)鐘225中轉(zhuǎn)變的定時(shí)而處理翻轉(zhuǎn)事件。在示出的例子中，在存儲(chǔ)的計(jì)數(shù)值已調(diào)整到殘余2之后，累加器邏輯213和/或輸出時(shí)鐘發(fā)生器220表明在輸出時(shí)鐘225的過(guò)渡，為參考時(shí)鐘223之前發(fā)生兩個(gè)轉(zhuǎn)變。例如，在圖4的基準(zhǔn)時(shí)鐘223由數(shù)字56表示的過(guò)渡56，存儲(chǔ)的計(jì)數(shù)值被調(diào)節(jié)到該殘余2。該殘余值用于計(jì)數(shù)在參考時(shí)鐘223的2個(gè)轉(zhuǎn)換殘基，如由基準(zhǔn)時(shí)鐘223中編號(hào)54指示。輸出時(shí)鐘產(chǎn)生器220和累加器邏輯213基于基準(zhǔn)時(shí)鐘223中這一轉(zhuǎn)變產(chǎn)生輸出時(shí)鐘225的過(guò)渡，并如DCD輸出線和輸出時(shí)鐘225所示。
[0046]圖5是示出頻率合成器的另一個(gè)實(shí)施例的框圖。圖5的實(shí)施例包括第一和第二累加器212A和212B，累加器邏輯214和輸出時(shí)鐘發(fā)生器220。在其他實(shí)施例中，三個(gè)或更多個(gè)累加器212可以包括在頻率合成器200中。第一和第二累加器212A和212B的每一個(gè)可收到計(jì)數(shù)時(shí)鐘205、調(diào)整值207以及第一和第二計(jì)數(shù)閾209A和209B中的一個(gè)。然而，在一些實(shí)施例中，第一和第二累加器212A和212B可接收不同計(jì)數(shù)時(shí)鐘205和/或不同的調(diào)整值207。
[0047]第一和第二累加器212A和212B的每個(gè)可具有內(nèi)部結(jié)構(gòu)，它是類似于圖3中所示的實(shí)施例。累加器邏輯214可以從第一和第二累加器212A和212B的每個(gè)接收輸出，并處理輸出，以使得所述輸出時(shí)鐘產(chǎn)生器220可以產(chǎn)生輸出時(shí)鐘225。在一些實(shí)施例中，累加器邏輯214包括對(duì)應(yīng)于第一和第二累加器212A和212B的第一和第二溫度計(jì)解碼器(未示出)。在輸出到輸出時(shí)鐘發(fā)生器220之前，從第一和第二溫度計(jì)解碼器每個(gè)的輸出可以被組合。例如，從第一和第二溫度計(jì)解碼器的輸出可以通過(guò)一個(gè)異或(XOR)邏輯運(yùn)算或組合或邏輯運(yùn)算。
[0048]圖6是示出根據(jù)一個(gè)實(shí)施例的存儲(chǔ)在累加器中存儲(chǔ)的計(jì)數(shù)值和對(duì)應(yīng)的輸出時(shí)鐘的定時(shí)圖表。具體而言，圖6示出包括兩個(gè)累加器的實(shí)施例，諸如圖5的第一和第二累加器212A和B，以便使輸出時(shí)鐘的脈沖寬度調(diào)制。
[0049]在圖6所示的實(shí)施例中，溫度計(jì)解碼器輸出可以經(jīng)由異或邏輯組合以產(chǎn)生DCD&X0R。然而，在其他實(shí)施例中，從第一和第二累加器212A和212B的每個(gè)的輸出可以經(jīng)由累加器邏輯214混合和/或交織，以產(chǎn)生對(duì)D⑶&異或停止線。在一些實(shí)施例中，使用異或邏輯可以允許經(jīng)由單個(gè)插字指示多個(gè)轉(zhuǎn)變。每個(gè)內(nèi)插字的轉(zhuǎn)換數(shù)量可取決于包括在頻率合成器200中的累加器212的數(shù)量。累加器212中的一個(gè)(例如，第一累加器212A)可以指示在輸出時(shí)鐘225的上升過(guò)渡，和另一個(gè)累加器212，(例如，第二累加器212B)可以指示在輸出時(shí)鐘225的下降過(guò)渡。第一和第二累加器212A和212B的每一個(gè)可以獨(dú)立控制。
[0050]在一些實(shí)施例中，第一和第二累加器212A和212B可以具有輸出時(shí)鐘225頻率的一半的翻轉(zhuǎn)速率，和最初可以從彼此偏移90度，也可以最初結(jié)籽到包括O度的任何其他偏移。例如，當(dāng)計(jì)數(shù)閾值設(shè)定為值54，如示于圖6，第一累加器212A可以結(jié)籽到O的初始存儲(chǔ)的計(jì)數(shù)值，和第二累加器212B可以結(jié)籽到27的初始存儲(chǔ)的計(jì)數(shù)值。在輸送到輸出時(shí)鐘發(fā)生器220之前，從每個(gè)第一和第二累加器212A和212B的各自溫度計(jì)解碼器輸出隨后經(jīng)由異或邏輯混合在一起。第一和第二累加器212A和212B是由獨(dú)立的相位控制模塊(未示出)驅(qū)動(dòng)，脈沖寬度可以通過(guò)改變第一和第二累加器212A和212B的相應(yīng)的一個(gè)的上升沿或下降沿進(jìn)行調(diào)制。例如，通過(guò)相對(duì)于所述第一累加器的相位改變第二累加器212B的相位，脈沖寬度可以增加或減少。第一累加器212A的相位也可以改變，以調(diào)節(jié)脈寬，或第一和第二累加器212a和212B的相位可以同時(shí)改變。
[0051]在進(jìn)一步的實(shí)施例中，通過(guò)檢測(cè)翻轉(zhuǎn)事件和選通的解碼相位內(nèi)插字，輸出時(shí)鐘225可以被操縱以產(chǎn)生跳空周期，按需正射以及偽隨機(jī)輸出。這可以允許支持時(shí)鐘芯片到芯片數(shù)據(jù)鏈路同步的標(biāo)準(zhǔn)要求。本領(lǐng)域的技術(shù)人員將理解，基于計(jì)數(shù)電路210的一個(gè)或多個(gè)累加器212產(chǎn)生輸出時(shí)鐘225的變化所需要的累加器邏輯214的調(diào)整。
[0052]圖7是示出根據(jù)一個(gè)實(shí)施例的輸出時(shí)鐘發(fā)生器的示意圖。在圖7的圖示實(shí)施例中，輸出時(shí)鐘發(fā)生器220包括多個(gè)多路復(fù)用器402至442。所示出的實(shí)施例示出作為串行執(zhí)行的輸出時(shí)鐘產(chǎn)生器220。多路復(fù)用器402、404、406和408的第一級(jí)接收每個(gè)插補(bǔ)字的比特。因此，在圖7的實(shí)施例中，內(nèi)插字是8位字。第二級(jí)和第三級(jí)包括多路轉(zhuǎn)換器422，424，和442。串行器可以順序選擇內(nèi)插器的字的位，以產(chǎn)生所述輸出時(shí)鐘225。此外，盡管控制多路復(fù)用器的選擇的時(shí)鐘不示出402至442中，包括多路復(fù)用器402到408的第一級(jí)可以以第一頻率定時(shí)，包括多路轉(zhuǎn)換器422和424的第二級(jí)可以作為第一頻率的兩倍的第二頻率定時(shí)，并且包括復(fù)用器442的第三級(jí)可以兩倍于第二頻率的第三頻率定時(shí)。在一些實(shí)施例中，輸出時(shí)鐘發(fā)生器220包括比圖7的實(shí)施例更少或更多的多路轉(zhuǎn)換器402至442。這可需要復(fù)用器，包括例如8個(gè)和16個(gè)多路轉(zhuǎn)換器的行的其他行。然而，在一些實(shí)施例中，每一個(gè)多路轉(zhuǎn)換器可以具有多于2個(gè)輸入，因此，輸出時(shí)鐘發(fā)生器220可由多路轉(zhuǎn)換器的較少行來(lái)實(shí)現(xiàn)。
[0053]圖8是示出根據(jù)一個(gè)實(shí)施例的溫度計(jì)解碼器的圖。在圖8的圖示實(shí)施例中，溫度計(jì)解碼器500包括2至3個(gè)解碼器510以及多個(gè)邏輯門BI的至B6。邏輯門可以包括多個(gè)邏輯或門BO，BI和82;緩沖門B3;和多個(gè)邏輯AND門B4、B5和B6。溫度計(jì)解碼器可以接收三個(gè)輸入A、B和C，并基于A，B和C生成多個(gè)輸出。然而，圖7示出的溫度計(jì)解碼器500僅僅是一個(gè)示例，并且任何其它的溫度計(jì)解碼器可用于計(jì)數(shù)電路210。
[0054]雖然各種特征和組件已在某些實(shí)施例中進(jìn)行了描述，對(duì)領(lǐng)域中的那些普通技術(shù)人員是顯而易見(jiàn)的其他實(shí)施例，包括不提供所有的本文所闡述的特征和優(yōu)點(diǎn)的實(shí)施例，也在本公開(kāi)的范圍內(nèi)。此外，上述的各種實(shí)施例可被組合以提供進(jìn)一步的實(shí)施方式。此外，在一個(gè)實(shí)施例的上下文中所示的某些特征可以被并入其它實(shí)施例。因此，本公開(kāi)的范圍僅通過(guò)參考所附權(quán)利要求限定。
[0055]此外，如在權(quán)利要求中使用的語(yǔ)言，如短語(yǔ)“X，Y和Z中至少一個(gè)”，和/或“X，Y或Z中的至少一個(gè)”被理解為傳達(dá)項(xiàng)，項(xiàng)目，引用，權(quán)利要求元件等，可以是任意的X，Y或Z，或它們的任意組合(非限制性實(shí)例:ΧΥ，ΧΖ，ΥΖ，ΧΥΖ等)。因此，這樣的語(yǔ)言一般不旨在暗示某些實(shí)施例需要X的至少一個(gè)，Y的至少一個(gè)和Z至少一個(gè)為每個(gè)存在或要求僅一個(gè):Χ或Y或Ζ，以排斥他人。
[0056]此外，前面的描述和權(quán)利要求書(shū)可以指元件或特征為被“連接”或“耦合”在一起。如本文中所使用的，除非明確聲明，否則，“連接”的意思是一個(gè)元件/特征是直接或間接地連接到另一個(gè)元件/特征，并且不一定是機(jī)械連接。同樣地，除非明確聲明，否則“耦合”意指一個(gè)元件/特征直接或間接地聯(lián)接到另一個(gè)元件/特征，并且不一定是機(jī)械連接。因此，雖然在附圖中所示的各種原理圖描繪元件和部件的示例布置，附加的居間元件、設(shè)備、特征或組件可以存在于實(shí)際的實(shí)施例中(假設(shè)所描繪的電路的功能性沒(méi)被產(chǎn)生不利影響)。
【主權(quán)項(xiàng)】
1.一種頻率合成器，包括:計(jì)數(shù)電路，被配置為至少部分基于輸入時(shí)鐘信號(hào)以調(diào)整值調(diào)整存儲(chǔ)的計(jì)數(shù)值，并至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值調(diào)整所存儲(chǔ)的計(jì)數(shù)值為復(fù)位值，其中，響應(yīng)于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值，所述復(fù)位值對(duì)應(yīng)于所存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值之間的差值;和輸出時(shí)鐘發(fā)生器，被配置為產(chǎn)生至少部分基于復(fù)位值的上升和下降緣的輸出時(shí)鐘信號(hào)， 其中，所述計(jì)數(shù)電路被進(jìn)一步配置成至少部分地基于修正計(jì)數(shù)電路的翻轉(zhuǎn)率而改變輸出時(shí)鐘信號(hào)的周期或相位中的一個(gè)。2.如權(quán)利要求1所述的頻率合成器，其中，修改翻轉(zhuǎn)率包括修改計(jì)數(shù)閾值。3.如權(quán)利要求1所述的頻率合成器，其中，計(jì)數(shù)電路被進(jìn)一步配置為響應(yīng)于所述存儲(chǔ)的計(jì)數(shù)值超過(guò)所述計(jì)數(shù)閾值確定重置值。4.如權(quán)利要求1所述的頻率合成器，其中，計(jì)數(shù)電路包括: 累加器邏輯，經(jīng)配置以產(chǎn)生標(biāo)識(shí)在輸出時(shí)鐘信號(hào)中的上升沿和下降沿的定時(shí)的多個(gè)輸出字。5.如權(quán)利要求4所述的頻率合成器，其中所述輸出時(shí)鐘發(fā)生器還被配置為: 接收參考時(shí)鐘作為輸入時(shí)鐘，基準(zhǔn)時(shí)鐘具有比計(jì)數(shù)電路的計(jì)數(shù)時(shí)鐘輸入的較高頻率； 至少部分地基于輸出字，選擇所述參考時(shí)鐘中的轉(zhuǎn)變;和 至少部分地基于參考時(shí)鐘的選擇的轉(zhuǎn)變的定時(shí)，產(chǎn)生所述輸出時(shí)鐘信號(hào)的上升或下降沿。6.如權(quán)利要求1所述的頻率合成器，其中，所述計(jì)數(shù)電路是第一計(jì)數(shù)電路，所述存儲(chǔ)的計(jì)數(shù)值是第一存儲(chǔ)的計(jì)數(shù)值，該調(diào)整值是第一調(diào)整值，復(fù)位值是第一復(fù)位值，計(jì)閾值是第一計(jì)數(shù)閾值，并且所述翻轉(zhuǎn)速率是第一翻轉(zhuǎn)速率，并且其中所述頻率合成器還包括: 第二計(jì)數(shù)電路，被配置為至少部分基于計(jì)數(shù)時(shí)鐘信號(hào)以第二調(diào)整值來(lái)調(diào)整第二存儲(chǔ)的計(jì)數(shù)值，并至少部分基于滿足第二計(jì)數(shù)閾值的第二存儲(chǔ)的計(jì)數(shù)值調(diào)整在所述第二存儲(chǔ)的計(jì)數(shù)值為第二復(fù)位值，其中，響應(yīng)于滿足所述第二計(jì)數(shù)閾值的第二存儲(chǔ)的計(jì)數(shù)值，所述第二復(fù)位值對(duì)應(yīng)于所述第二存儲(chǔ)的計(jì)數(shù)值和所述第二計(jì)數(shù)閾值之間的差值， 其中，所述輸出時(shí)鐘產(chǎn)生器進(jìn)一步經(jīng)配置以產(chǎn)生具有至少部分基于第二復(fù)位值的上升和下降邊緣的輸出時(shí)鐘信號(hào)，并 其中，所述第二計(jì)數(shù)電路的第二翻轉(zhuǎn)速率的定時(shí)是從該計(jì)數(shù)電路的偏移。7.如權(quán)利要求6所述的頻率合成器，其中，所述計(jì)數(shù)電路被進(jìn)一步配置為經(jīng)由所述第一和第二存儲(chǔ)的計(jì)數(shù)值的邏輯異或，以產(chǎn)生多個(gè)輸出字，其中，所述輸出時(shí)鐘產(chǎn)生器進(jìn)一步經(jīng)配置以至少部分基于輸出字產(chǎn)生所述輸出時(shí)鐘信號(hào)。8.如權(quán)利要求1所述的頻率合成器，其中，所述計(jì)數(shù)電路被進(jìn)一步配置為基于所存儲(chǔ)的計(jì)數(shù)值產(chǎn)生多個(gè)輸出字，其中輸出時(shí)鐘發(fā)生器還包括相位內(nèi)插器，配置成按順序重新組織所述輸出字，輸出時(shí)鐘發(fā)生器進(jìn)一步經(jīng)配置以至少部分地基于所述重組輸出字產(chǎn)生輸出字的上升沿和下降沿。9.如權(quán)利要求8所述的頻率合成器，其中，所述計(jì)數(shù)電路進(jìn)一步配置成至少部分基于輸出字生成在輸出時(shí)鐘信號(hào)中的跳空周期、按需η射或偽隨機(jī)信號(hào)中的至少一個(gè)。10.如權(quán)利要求6所述的頻率合成器，其中，第一和第二計(jì)數(shù)電路被進(jìn)一步配置成至少部分地基于修改第一和第二翻轉(zhuǎn)速率而改變的輸出時(shí)鐘信號(hào)的脈沖寬度。11.一種頻率合成器，包括: 計(jì)數(shù)電路，被配置為以調(diào)整值修改存儲(chǔ)的計(jì)數(shù)值;和 輸出時(shí)鐘發(fā)生器，被配置為產(chǎn)生至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)計(jì)數(shù)值的上升和下降緣的輸出時(shí)鐘信號(hào)， 其中，所述計(jì)數(shù)電路被進(jìn)一步配置成至少部分地基于修正計(jì)數(shù)電路的翻轉(zhuǎn)率而改變輸出時(shí)鐘信號(hào)的周期或相位中的一個(gè)。12.如權(quán)利要求11所述的頻率合成器，其中，該調(diào)整率是正并固定的值，計(jì)數(shù)電路進(jìn)一步被配置成當(dāng)所述計(jì)數(shù)閾值被滿足時(shí)重置存儲(chǔ)的計(jì)數(shù)值，響應(yīng)于所存儲(chǔ)的計(jì)數(shù)值大于所述計(jì)數(shù)閾值，所述第一計(jì)數(shù)閾值被滿足。13.如權(quán)利要求12所述的頻率合成器，其中所述計(jì)數(shù)電路被進(jìn)一步配置為: 響應(yīng)于所述計(jì)數(shù)閾值被滿足，至少部分地基于所存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值之間的差，確定復(fù)位值;和 響應(yīng)于所述計(jì)數(shù)閾值被滿足，重置存儲(chǔ)的計(jì)數(shù)值為復(fù)位值。14.如權(quán)利要求11所述的頻率合成器，其中計(jì)數(shù)電路包括: 累加器，配置成:i)接收計(jì)數(shù)時(shí)鐘和ii)對(duì)于計(jì)數(shù)時(shí)鐘的每個(gè)周期，遞增所存儲(chǔ)的計(jì)數(shù)值;和 累加器邏輯電路，經(jīng)配置以產(chǎn)生標(biāo)識(shí)在輸出時(shí)鐘信號(hào)的上升沿和下降沿的定時(shí)的多個(gè)輸出字。15.如權(quán)利要求14所述的頻率合成器，其中所述輸出時(shí)鐘發(fā)生器還被配置為: 接收基準(zhǔn)時(shí)鐘，基準(zhǔn)時(shí)鐘具有比計(jì)數(shù)時(shí)鐘高的頻率； 至少部分地基于輸出字，選擇在所述參考時(shí)鐘的轉(zhuǎn)變;和 至少部分地基于所述參考時(shí)鐘的選擇轉(zhuǎn)變的定時(shí)，產(chǎn)生所述輸出時(shí)鐘信號(hào)的上升沿和下降沿。16.如權(quán)利要求11所述的頻率合成器，所述計(jì)數(shù)電路是第一計(jì)數(shù)電路的，所述存儲(chǔ)的計(jì)數(shù)值是第一存儲(chǔ)的計(jì)數(shù)值，所述調(diào)整值是第一調(diào)整值，所述計(jì)數(shù)閾值是第一計(jì)數(shù)閾值，以及其中頻率合成器還包括: 第二計(jì)數(shù)電路，配置成通過(guò)第二調(diào)整值來(lái)修改第二存儲(chǔ)的計(jì)數(shù)值， 其中，所述輸出時(shí)鐘產(chǎn)生器進(jìn)一步經(jīng)配置以至少分基于在滿足第二計(jì)數(shù)閾值的第二存儲(chǔ)的計(jì)數(shù)值，產(chǎn)生具有上升和下降緣的輸出時(shí)鐘信號(hào)。17.—種合成輸出時(shí)鐘信號(hào)的方法，包括: 通過(guò)調(diào)整值修改由計(jì)數(shù)電路存儲(chǔ)的計(jì)數(shù)值； 產(chǎn)生具有至少部分基于滿足計(jì)數(shù)閾值的存儲(chǔ)的計(jì)數(shù)值的上升和下降緣的輸出時(shí)鐘信號(hào);并 通過(guò)修改所述計(jì)數(shù)電路的調(diào)整值改變所述輸出時(shí)鐘信號(hào)的周期或相位中的至少一個(gè)。18.如權(quán)利要求17所述的方法，進(jìn)一步包括:其中通過(guò)修改所述計(jì)數(shù)閾值修改所述計(jì)數(shù)電路的調(diào)整值。19.如權(quán)利要求17所述的方法，其中，所述調(diào)節(jié)值是正并固定的值，所述方法還包括響應(yīng)于所述計(jì)數(shù)閾值被滿足重置存儲(chǔ)的計(jì)數(shù)值，當(dāng)存儲(chǔ)的計(jì)數(shù)值大于計(jì)數(shù)閾值時(shí)，計(jì)數(shù)閾被滿足。20.如權(quán)利要求19所述的方法，進(jìn)一步包括: 響應(yīng)于所述計(jì)數(shù)閾值被滿足，至少部分地基于存儲(chǔ)的計(jì)數(shù)值和計(jì)數(shù)閾值之間的差，確定復(fù)位值;和 響應(yīng)于所述計(jì)數(shù)閾值被滿足，重置存儲(chǔ)的計(jì)數(shù)值為復(fù)位值。
【文檔編號(hào)】H03L7/18GK105991132SQ201610154509
【公開(kāi)日】2016年10月5日
【申請(qǐng)日】2016年3月18日
【發(fā)明人】O·S·布爾巴諾, M·D·麥克舍, P·R·德魯尼安, R·P·尼爾松, 鄭子蔚, B·P·杰弗里斯
【申請(qǐng)人】美國(guó)亞德諾半導(dǎo)體公司