用于振蕩器的修調(diào)電路的制作方法
【專利摘要】本發(fā)明提供一種用于振蕩器的修調(diào)電路，所述修調(diào)電路包括第一晶體管、第二晶體管和CMOS傳輸門(mén)，其中，所述第一晶體管的漏極和源極之間的通道連接第一電源和所述CMOS傳輸門(mén)的一端；所述第二晶體管的漏極和源極之間的通道連接所述第一電源和參考電流端；所述第一晶體管和所述第二晶體管的柵極相互連接；以及所述CMOS傳輸門(mén)的另一端連接振蕩器。本發(fā)明所提供的用于振蕩器的修調(diào)電路能夠有效抑制振蕩器輸出頻率突變，并且電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)。
【專利說(shuō)明】
用于振蕩器的修調(diào)電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種用于振蕩器的修調(diào)(trimming)電路。
【背景技術(shù)】
[0002]振蕩器是許多電子系統(tǒng)中時(shí)鐘產(chǎn)生電路的重要組成部分。將奇數(shù)個(gè)CMOS反相器首尾相接就可以構(gòu)成一個(gè)基本的環(huán)形振蕩器。環(huán)形振蕩器結(jié)構(gòu)簡(jiǎn)單、面積小、功耗低，在智能卡、S頂卡和微控制單元(MCU)等產(chǎn)品中有廣泛的應(yīng)用。
[0003]由于環(huán)形振蕩器不受反饋控制，輸出頻率易受到工藝、溫度和電源電壓等因素的影響，因此通常需要在設(shè)計(jì)中加入修調(diào)電路，保證修調(diào)之后的頻率滿足設(shè)計(jì)精度要求。然而，當(dāng)振蕩器的修調(diào)配置在變化的時(shí)候，由于開(kāi)關(guān)管的電容耦合作用，輸出頻率會(huì)產(chǎn)生突變，頻率的突變會(huì)導(dǎo)致整個(gè)系統(tǒng)發(fā)生時(shí)序錯(cuò)亂。

【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種用于振蕩器的修調(diào)電路。所述修調(diào)電路包括第一晶體管、第二晶體管和CMOS傳輸門(mén)，其中，所述第一晶體管的漏極和源極之間的通道連接第一電源和所述CMOS傳輸門(mén)的一端；所述第二晶體管的漏極和源極之間的通道連接所述第一電源和參考電流端；所述第一晶體管和所述第二晶體管的柵極相互連接；以及所述CMOS傳輸門(mén)的另一端連接振蕩器。
[0005]在本發(fā)明的一個(gè)實(shí)施例中，所述第一晶體管為第一 PMOS管，所述第二晶體管為第二PMOS管。其中，所述第一 PMOS管的源極連接所述第一電源、漏極連接所述CMOS傳輸門(mén)的一端；所述第二 PMOS管的源極連接所述第一電源、漏極連接所述參考電流端；以及所述第一 PMOS管和所述第二 PMOS管的柵極相互連接。
[0006]在本發(fā)明的一個(gè)實(shí)施例中，所述CMOS傳輸門(mén)包括第三PMOS管和第三NMOS管。
[0007]在本發(fā)明的一個(gè)實(shí)施例中，所述第三PMOS管和所述第三NMOS管的柵極的控制信號(hào)為互補(bǔ)信號(hào)。
[0008]在本發(fā)明的一個(gè)實(shí)施例中，所述第一電源為Vdd。
[0009]在本發(fā)明的一個(gè)實(shí)施例中，所述修調(diào)電路包括多個(gè)所述第一晶體管和與所述第一晶體管數(shù)量相同的多個(gè)所述CMOS傳輸門(mén)。
[0010]在本發(fā)明的一個(gè)實(shí)施例中，所述振蕩器為環(huán)形振蕩器。
[0011]本發(fā)明所提供的用于振蕩器的修調(diào)電路能夠有效抑制振蕩器輸出頻率突變，并且電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)。
【附圖說(shuō)明】
[0012]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0013]附圖中:
[0014]圖1示出了現(xiàn)有的用于振蕩器的修調(diào)電路的結(jié)構(gòu)；
[0015]圖2示出了根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路的示例性結(jié)構(gòu)；
[0016]圖3示出了根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路的寄生電容的示意圖；
[0017]圖4示出了根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路的整體結(jié)構(gòu)；以及
[0018]圖5和圖6分別示出了采用根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路前后振蕩器的輸出電壓(上)和輸出頻率(下)的波形圖。
【具體實(shí)施方式】
[0019]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0020]應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開(kāi)徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。
[0021]在此使用的術(shù)語(yǔ)的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語(yǔ)“組成”和/或“包括”，當(dāng)在該說(shuō)明書(shū)中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語(yǔ)“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。
[0022]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明提出的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述夕卜，本發(fā)明還可以具有其他實(shí)施方式。
[0023]振蕩器是許多電子系統(tǒng)中時(shí)鐘產(chǎn)生電路的重要組成部分。其中，環(huán)形振蕩器是高頻壓控振蕩器常用的電路結(jié)構(gòu)。然而，由于環(huán)形振蕩器不受反饋控制，輸出頻率易受到工藝、溫度和電源電壓等因素的影響，因此通常需要在設(shè)計(jì)中加入修調(diào)電路，保證修調(diào)之后的頻率滿足設(shè)計(jì)精度要求。
[0024]圖1示出了現(xiàn)有的用于振蕩器的修調(diào)電路100的結(jié)構(gòu)。如圖1所示，現(xiàn)有的用于振蕩器的修調(diào)電路100包括PMOS管PM1、PM2，以及開(kāi)關(guān)SO和SI。其中，SO是由PMOS管PM3和NMOS管匪3組成的傳輸門(mén)，SI為PMOS開(kāi)關(guān)管PMO。PM3和匪3的柵極控制信號(hào)分別為Sff_B和SW，它們?yōu)榛パa(bǔ)信號(hào)，因此SI和SO是互相打開(kāi)的。當(dāng)SI導(dǎo)通，SO斷開(kāi)時(shí)，N點(diǎn)電壓升高，PMl關(guān)閉，N與M點(diǎn)斷開(kāi)，所以此時(shí)電流不會(huì)流向振蕩器0SC。當(dāng)SI關(guān)斷，SO打開(kāi)，M點(diǎn)的電壓傳輸?shù)絅點(diǎn)，這樣參考電流Iref可以通過(guò)SO鏡像過(guò)來(lái)。然而，當(dāng)N點(diǎn)的電壓在變化的時(shí)候，由于寄生電容耦合作用，PMl的漏端電壓會(huì)有突變，導(dǎo)致輸出頻率產(chǎn)生毛刺。
[0025]本發(fā)明提供一種用于振蕩器的修調(diào)電路，該修調(diào)電路包括第一晶體管、第二晶體管和CMOS傳輸門(mén)。其中，第一晶體管的漏極和源極之間的通道連接第一電源和CMOS傳輸門(mén)的一端；第二晶體管的漏極和源極之間的通道連接第一電源和參考電流端；第一晶體管和第二晶體管的柵極相互連接；CMOS傳輸門(mén)的另一端連接振蕩器。
[0026]具體地，第一晶體管可以為第一 PMOS管，第二晶體管可以為第二 PMOS管。其中，第一 PMOS管的源極連接第一電源、漏極連接CMOS傳輸門(mén)的一端；第二 PMOS管的源極連接第一電源、漏極連接參考電流端；第一 PMOS管和第二 PMOS管的柵極相互連接。CMOS傳輸門(mén)可以包括第三PMOS管和第三NMOS管。第三PMOS管和第三NMOS管的柵極的控制信號(hào)可以為互補(bǔ)信號(hào)。
[0027]圖2示出了根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路200的示例性結(jié)構(gòu)。如圖2所示，修調(diào)電路200包括第一 PMOS管PMl、第二 PMOS管PM2以及開(kāi)關(guān)S0。其中，第一 PMOS管PMl的源極連接第一電源(例如圖2中示出為VDD)、漏極連接SO的一端，SO的另一端連接振蕩器OSC ;第二 PMOS管PM2的源極連接第一電源VDD、漏極連接參考電流端Iref ;第一PMOS管PMl和第二 PMOS管PM2的柵極相互連接。SO可以為CMOS傳輸門(mén)，其可以包括第三PMOS管PM3和第三NMOS管NM3。第三PMOS管PM3和第三NMOS管NM3的柵極的控制信號(hào)可以分別為SW和SW_B，它們?yōu)榛パa(bǔ)信號(hào)。
[0028]如圖2所示，在修調(diào)電路200中，由匪3與PM3組成的傳輸門(mén)SO位于電流通路上，NM3與PM3的柵極控制信號(hào)為互補(bǔ)信號(hào)，其寄生電容示意圖可以如圖3所示。在圖3中，根據(jù)公式Q = C*V可得，
[0029]( Δ Δ VA1) *Cgs I = ( Δ V2- Δ VA2) *Cgs2
[0030]當(dāng)Cgsl = Cgs2，
[0031]AV1-AVai= AV2-A Va2
[0032]即
[0033]Δ V1- Δ V2 = Δ V Α1- Δ Va2
[0034]如果AVl和AV2大小相等、方向相反，SP AVI = AV2，那么AVAl = AVA2，即A點(diǎn)的電壓是不變的。
[0035]因此，由于匪3與PM3的柵極控制信號(hào)SW和SW_B為互補(bǔ)信號(hào)，即它們大小相等、方向相反，因此在圖2中，P點(diǎn)電壓不變，第一 PMOS管PMl的漏端電壓不會(huì)產(chǎn)生突變，從而有效抑制了振蕩器的輸出頻率產(chǎn)生突變。
[0036]圖4示出了根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路的整體結(jié)構(gòu)。如圖4所示，該修調(diào)電路除了包括第二晶體管之外，還包括多個(gè)第一晶體管和與第一晶體管數(shù)量相同的多個(gè)CMOS傳輸門(mén)，其連接方式與圖2中示出的修調(diào)電路相同。因此，與圖2的修調(diào)電路原理類似，該修調(diào)電路也可有效抑制振蕩器的輸出頻率產(chǎn)生突變。
[0037]圖5和圖6分別示出了采用根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路前后振蕩器的輸出電壓(上)和輸出頻率(下)的波形圖，從圖5和圖6中可以明確看出，采用本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路之前，振蕩器的輸出電壓(上)和輸出頻率(下)均有毛刺出現(xiàn)(如圖5的圈中所示)，而采用本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路之后，振蕩器的輸出電壓(上)和輸出頻率(下)無(wú)毛刺出現(xiàn)，變得平整(如圖6的圈中所示)。
[0038]與現(xiàn)有的用于振蕩器的修調(diào)電路相比，根據(jù)本發(fā)明實(shí)施例的用于振蕩器的修調(diào)電路不僅能夠消除修調(diào)時(shí)由于電容耦合而產(chǎn)生的對(duì)振蕩器輸出頻率的影響，并且沒(méi)有增加電路復(fù)雜度，其結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)。
[0039]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書(shū)及其等效范圍所界定。
【主權(quán)項(xiàng)】
1.一種用于振蕩器的修調(diào)電路，其特征在于，所述修調(diào)電路包括第一晶體管、第二晶體管和CMOS傳輸門(mén)，其中， 所述第一晶體管的漏極和源極之間的通道連接第一電源和所述CMOS傳輸門(mén)的一端； 所述第二晶體管的漏極和源極之間的通道連接所述第一電源和參考電流端； 所述第一晶體管和所述第二晶體管的柵極相互連接；以及 所述CMOS傳輸門(mén)的另一端連接振蕩器。2.如權(quán)利要求1所述的修調(diào)電路，其特征在于，所述第一晶體管為第一PMOS管，所述第二晶體管為第二 PMOS管，其中， 所述第一 PMOS管的源極連接所述第一電源、漏極連接所述CMOS傳輸門(mén)的一端； 所述第二 PMOS管的源極連接所述第一電源、漏極連接所述參考電流端；以及 所述第一 PMOS管和所述第二 PMOS管的柵極相互連接。3.如權(quán)利要求2所述的修調(diào)電路，其特征在于，所述CMOS傳輸門(mén)包括第三PMOS管和第三NMOS管。4.如權(quán)利要求3所述的修調(diào)電路，其特征在于，所述第三PMOS管和所述第三NMOS管的柵極的控制信號(hào)為互補(bǔ)信號(hào)。5.如權(quán)利要求1-4中的任一項(xiàng)所述的修調(diào)電路，其特征在于，所述第一電源為Vdd。6.如權(quán)利要求1-4中的任一項(xiàng)所述的修調(diào)電路，其特征在于，所述修調(diào)電路包括多個(gè)所述第一晶體管和與所述第一晶體管數(shù)量相同的多個(gè)所述CMOS傳輸門(mén)。7.如權(quán)利要求1-4中的任一項(xiàng)所述的修調(diào)電路，其特征在于，所述振蕩器為環(huán)形振蕩器。
【文檔編號(hào)】H03L7/099GK106033970SQ201510107405
【公開(kāi)日】2016年10月19日
【申請(qǐng)日】2015年3月11日
【發(fā)明人】郭萌萌, 唐華, 荀本鵬, 劉飛, 楊海峰
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司