一種多環(huán)路下變頻型鎖相高速跳頻合成器的制造方法
【技術領域】
[0001]本實用新型屬于雷達通訊技術領域，特別涉及一種多環(huán)路下變頻型鎖相高速跳頻合成器。
【背景技術】
[0002]隨著雷達技術和通信技術的不斷發(fā)展，對頻率合成器的頻率穩(wěn)定度、準確度、頻率范圍以及跳頻時間等提出了更高要求，頻率合成分為直接式頻率合成、鎖相式頻率合成和直接數(shù)字式合成三種。鎖相頻率合成器主要由鑒相器、環(huán)路濾波器、壓控振蕩器等組成。由于現(xiàn)有鑒相器在輸出較高頻信號時采用前置固定分頻器分頻，使得合成器的頻率分辨率降低、跳頻速度降低、相位噪聲惡化，使得高速跳頻合成器的設計無法實現(xiàn)。
【實用新型內(nèi)容】
[0003]本實用新型為了克服上述現(xiàn)有技術的不足，提供了一種多環(huán)路下變頻型鎖相高速跳頻合成器，本實用新型提高了頻率合成器的最高輸出頻率，而且不降低頻率分辨率，并且結構簡單、設計合理。
[0004]為實現(xiàn)上述目的，本實用新型采用了以下技術措施:
[0005]一種多環(huán)路下變頻型鎖相高速跳頻合成器，包括第一射頻電路、數(shù)字電路、第二射頻電路，三者共用一個80MHz晶振，所述80MHz晶振的信號輸出端經(jīng)過第一功分器與所述第一射頻電路和數(shù)字電路的信號輸入端相連；所述第二射頻電路包括鑒相單元，所述數(shù)字電路輸出控制信號至鑒相單元，鑒相單元、環(huán)路濾波器、第二壓控振蕩器、混頻器、第三低通濾波器組成鎖相環(huán)路。
[0006]本實用新型還可以通過以下技術措施進一步實現(xiàn)。
[0007]優(yōu)選的，所述第一射頻電路包括第一低通濾波器，第一鑒相器、運算放大器、第一壓控振蕩器、第二功分器、第一衰減器、第二放大器、第二衰減器構成鎖相環(huán)路；所述第一功分器的輸出端連接第一低通濾波器的輸入端，所述第一低通濾波器的輸出端連接第一鑒相器的輸入端，所述第一鑒相器的輸出端連接運算放大器的輸入端，所述運算放大器的輸出端連接第一壓控振蕩器的輸入端，所述第一壓控振蕩器的輸出端經(jīng)過第二功分器后分別連接第一衰減器和第一放大器的輸入端，所述第一衰減器的輸出端連接第二放大器的輸入端，所述第二放大器的輸出端連接第二衰減器的輸入端，所述第二衰減器的輸出端連接第一鑒相器的輸入端，所述第一放大器的輸出端連接第二低通濾波器的輸入端，所述第二低通濾波器的輸出端輸出射頻信號。
[0008]優(yōu)選的，所述數(shù)字電路包括第一帶通濾波器，所述第一帶通濾波器的輸入端連接第一功分器的輸出端，第一帶通濾波器的輸出端連接第一分頻器的輸入端，所述第一分頻器的輸出端連接第二帶通濾波器的輸入端，所述第二帶通濾波器的輸出端連接第三功分器的輸入端，所述第三功分器的兩個輸出端分別連接第三放大器和FPGA控制器的輸入端，所述第三放大器的輸出端輸出20MHz的射頻信號，所述FPGA控制器的輸出端連接鑒相單元的輸入端，F(xiàn)PGA控制器的輸入端連接撥碼開關的輸出端。
[0009]優(yōu)選的，所述鑒相單元包括基準分頻器、第二鑒相器以及N分頻器，所述基準分頻器的輸入端接80MHz晶振、基準分頻器的輸出端連接第二鑒相器的輸入端，所述第二鑒相器的輸出端連接環(huán)路濾波器的輸入端，所述環(huán)路濾波器的輸出端連接第二壓控振蕩器的輸入端，所述第二壓控振蕩器的第一輸出端輸出射頻信號，第二壓控振蕩器的第二輸出端輸出二分頻信號至混頻器的輸入端，80MHz晶振信號分別經(jīng)過兩級倍頻器和三級帶通濾波器后產(chǎn)生3.2GHz信號送至混頻器，所述混頻器的輸出端連接第三低通濾波器的輸入端，所述第三低通濾波器的輸出端連接N分頻器的輸入端，所述N分頻器的輸出端連接第二鑒相器的輸入端，所述第二鑒相器的輸入端連接FPGA控制器的輸出端，第二鑒相器、環(huán)路濾波器、第二壓控振蕩器、混頻器、第三低通濾波器和N分頻器組成鎖相環(huán)路。
[0010]優(yōu)選的，所述兩級倍頻器包括第一倍頻器和第二倍頻器，所述三級帶通濾波器包括第三帶通濾波器、第四帶通濾波器、第五帶通濾波器；所述第三帶通濾波器的輸入端連接80MHz晶振，第三帶通濾波器的輸出端連接第一倍頻器的輸入端，所述第一倍頻器的輸出端連接第四帶通濾波器的輸入端，所述第四帶通濾波器的輸出端連接第二倍頻器的輸入端，所述第二倍頻器的輸出端連接第五帶通濾波器的輸入端，所述第五帶通濾波器的輸出端連接混頻器的輸入端。
[0011]進一步的，所述FPGA控制器型號為美國Altera公司生產(chǎn)的cyclone系列的EP1C3T100I7，所述第二鑒相器的芯片型號為美國Analog Devices公司生產(chǎn)的ADF4106芯片，所述第二壓控振蕩器型號為美國HITTITE公司生產(chǎn)的HMC508LP5芯片，所述混頻器的型號為美國HITTITE公司生產(chǎn)的HMC213MS8。
[0012]進一步的，所述第一鑒相器芯片型號為美國Analog Devices公司生產(chǎn)的ADF4106芯片，所述運算放大器型號為美國Analog Devices公司生產(chǎn)的0P27GS運算放大器，所述第一壓控振蕩器型號為Min1-Circuits公司生產(chǎn)的JT0S-1950，所述第一放大器芯片型號為HITTITE 公司生產(chǎn)的 HMC589ST89。
[0013]進一步的，所述第三帶通濾波器為80MHz帶通濾波器，所述第四帶通濾波器為400MHz帶通濾波器，所述第五帶通濾波器為3.2GHz帶通濾波器；所述第一倍頻器為5倍頻器，所述第二倍頻器為8倍頻器。
[0014]本實用新型的有益效果在于:
[0015]1)、本實用新型跳頻合成器包括第一射頻電路、數(shù)字電路、第二射頻電路，本實用新型的鎖相環(huán)路中插入了混頻器和第三低通濾波器，由于混頻器的加入，降低了第二壓控振蕩器的輸出頻率，降低了 N分頻器的工作頻率，在保證頻率分辨率不變的條件下，既拓寬了跳頻合成器的輸出頻率，提高了跳頻速度，也降低了輸出信號的相位噪聲，并且結構簡單、設計合理。
[0016]值得特別指出的是:本實用新型只保護由上述物理部件以及連接各個物理部件之間的線路所構成的裝置或者物理平臺，而不涉及其中的軟件部分。
[0017]2)、所述第一射頻電路采用鎖相環(huán)式頻率合成技術，產(chǎn)生一個指定頻率的信號，具有頻率穩(wěn)定度高、雜散抑制性好、調試簡便的優(yōu)點；所述第一低通濾波器、第一鑒相器、運算放大器、第一壓控振蕩器、第二功分器、第一衰減器、第二放大器、第二衰減器構成第一射頻電路中的鎖相環(huán)路，所述運算放大器型號為美國Analog Devices公司生產(chǎn)的0P27GS運算放大器，構成了有源環(huán)路濾波器，該濾波器具有窄帶濾波特性，可以有效的將混進輸入信號中的噪聲和雜散干擾除掉，有效地提高了鎖相環(huán)路的穩(wěn)定性。
[0018]3)、所述第一鑒相器和第二鑒相器芯片型號均為美國Analog Devices公司生產(chǎn)的ADF4106芯片，該芯片集成了鎖相環(huán)頻率合成器的多種重要部件，只需簡單的外圍電路，SP可構成一個完整的低噪聲、低功耗、高穩(wěn)定度的頻率合成器；所述FPGA控制器型號為美國Altera公司生產(chǎn)的cyclone系列的EP1C3T100I7，所述第二壓控振蕩器型號為美國HITTITE公司生產(chǎn)的HMC508LP5芯片，所述混頻器的型號為美國HITTITE公司生產(chǎn)的HMC213MS8。所述第一壓控振蕩器型號為Min1-Circuits公司生產(chǎn)的JT0S-1950，所述第一放大器芯片型號為HITTITE公司生產(chǎn)的HMC589ST89。上述多個特定型號的部件互相配合，實現(xiàn)了本實用新型的最優(yōu)設計。
【附圖說明】
[0019]圖1為本實用新型的框圖連接示意圖；
[0020]圖2為本實用新型的控制時序仿真圖。
[0021]圖中標注符號的含義如下:
[0022]10—第一射頻電路 11 一第一低通濾波器12—第一鑒相器
[0023]13一第一壓控振蕩器 14一第二功分器15—第一放大器
[0024]16—第二低通濾波器 17—第一衰減器18—第二放大器
[0025]19 一第二衰減器20—數(shù)字電路21—第一帶通濾波器
[0026]22—第一分頻器23—第二帶通濾波器24—第三功分器
[0027]25—FPGA控制器26—撥碼開關27—第三放大器
[0028]30—第二射頻電路 31—第二鑒相器32—第三低通濾波器
[0029]33—第二壓控振蕩器 34—第三帶通濾波器35—第一倍頻器
[0030]36—第四帶通濾波器 37—第二倍頻器38—第五帶通濾波器
[0031]39—鑒相單元40—第一功分器
【具體實施方式】
[0032]下面將結合本實用新型實施例中的附圖，對本實用新型實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例?；诒緦嵱眯滦椭械膶嵤├?，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0033]一種多環(huán)路下變頻型鎖相高速跳頻合成器，包括第一射頻電路10、數(shù)字電路20、第二射頻電路30，三者共用一個80MHz晶振，所述80MHz晶振的信號輸出端經(jīng)過第一功分器40與所述第一射頻電路10和數(shù)字電路20的信號輸入端相連；所述第二射頻電路30包括鑒相單元39，所述數(shù)字電路20輸出控制信號至鑒相單元39，鑒相單元39、環(huán)路濾波器、第二壓控振蕩器33、混頻器、第三低通濾波器32組成鎖相環(huán)路，所述第二壓控振蕩器33的輸出頻率為7500?7700MHz。整個設備由+12V電源供電，相位噪聲-155dBc/Hz@100KHz。
[0034]所述第一射頻電路10包括第一低通濾波器11，第一鑒相器12、運算放大器、第一壓控振蕩器13、第二功分器14、第一衰減器17、第二放大器18、第二衰減器19構成鎖相環(huán)路；晶振產(chǎn)生80MHz基準信號經(jīng)過第一功分器40后連接80MHz的第一低通濾波器11的輸入端，所述第一低通濾波器11的輸出端連接第一鑒相器12的輸入端，所述第一鑒相器12的輸出端連接運算放大器的輸入端，所述運算放大器的輸出端連接第一壓控振蕩器13的輸入端，所述第一壓控振蕩器13的輸出端經(jīng)過第二功分器14后分別連接第一衰減器17和第一放大器15的輸入端，所述第一衰減器17的輸出端連接第二放大器18的輸入端，所述第二放大器18