專利名稱：基于彩色線陣ccd視覺處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及機(jī)器視覺處理系統(tǒng)，具體是基于彩色線陣CCD及FPGA的視覺處理系統(tǒng)。
背景技術(shù)：
在生產(chǎn)線上不透明或半透明標(biāo)準(zhǔn)件(塊狀產(chǎn)品例如金屬標(biāo)準(zhǔn)件等產(chǎn)品或其他帶狀產(chǎn)品例如紙張，塑料薄膜)的顏色寬度以及邊緣的走遍誤差進(jìn)行自動(dòng)監(jiān)測(cè)的在線裝置中的機(jī)器視覺系統(tǒng)通常是以CCD器件、單片機(jī)或DSP為核心，用CPLD作為外圍器件，通過串口與計(jì)算機(jī)相連，用軟件實(shí)現(xiàn)檢測(cè)算法，使視覺系統(tǒng)的速度受到限制，并且其應(yīng)用離不開計(jì)算機(jī)，圖像處理技術(shù)存在速度慢、提取特征不精確的問題，使其應(yīng)用受到很大的限制。已經(jīng)不能滿足現(xiàn)代機(jī)器視覺發(fā)展的需要。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種彩色線陣視覺檢測(cè)系統(tǒng)。
本發(fā)明是基于彩色線陣CCD視覺處理系統(tǒng)，照明系統(tǒng)的主要構(gòu)件是照明燈，照明燈是平面背景燈或同軸光源，是紅色，或者IR，或者白色，或其他顏色，本系統(tǒng)是由彩色線陣CCD傳感器1、AD轉(zhuǎn)換模塊2、FPGA3、外部存儲(chǔ)器4、先入先出存儲(chǔ)器5。FPGA3由狀態(tài)控制電路3-1、數(shù)據(jù)接口電路3-2、編碼電路3-3、算術(shù)邏輯運(yùn)算電路3-4、參數(shù)寄存器3-5、數(shù)據(jù)寄存器3-6、脈沖發(fā)生器3-7、計(jì)數(shù)器3-8，時(shí)序控制電路組成3-9。其脈沖發(fā)生器3-7向先入先出存儲(chǔ)器5發(fā)出脈沖信號(hào)，時(shí)序控制電路組成3-9對(duì)彩色線陣CCD傳感器1、A/D轉(zhuǎn)換器2進(jìn)行時(shí)序控制以及對(duì)彩色線陣CCD的驅(qū)動(dòng)，彩色線陣CCD傳感器1將采集的光信號(hào)進(jìn)行光電轉(zhuǎn)換后送A/D轉(zhuǎn)換模塊2進(jìn)行轉(zhuǎn)換，進(jìn)入FPGA3，F(xiàn)PGA3對(duì)數(shù)據(jù)進(jìn)行處理，將處理后的結(jié)果送入先進(jìn)先出存儲(chǔ)器5，由控制器6讀取。
本發(fā)明可以實(shí)時(shí)測(cè)量絕對(duì)寬度和邊沿的相對(duì)位置等，在超過預(yù)定容許誤差范圍時(shí)發(fā)出警告，或輸出控制信號(hào)進(jìn)行糾偏處理。實(shí)現(xiàn)對(duì)產(chǎn)品進(jìn)行100％的檢測(cè)和實(shí)時(shí)監(jiān)控，而且檢測(cè)方法和標(biāo)準(zhǔn)均勻統(tǒng)一，提高生產(chǎn)質(zhì)量，減少廢品率。


圖1是本發(fā)明系統(tǒng)的結(jié)構(gòu)框圖，其中附圖標(biāo)記為5的FIFO是先入先出存儲(chǔ)器的縮寫，圖2是本發(fā)明系統(tǒng)中的FPGA處理控制電路3的結(jié)構(gòu)框圖，圖3是本發(fā)明系統(tǒng)中的算術(shù)邏輯運(yùn)算電路3-4的結(jié)構(gòu)框圖。FPGA是現(xiàn)場(chǎng)可編程門陣列，是Field Programmable Gate Array的縮寫。
具體實(shí)施例方式
如圖1所示，本發(fā)明是基于彩色線陣CCD視覺處理系統(tǒng)，其照明系統(tǒng)的主要構(gòu)件是照明燈，照明燈是平面背景燈或同軸光源，是紅色，或者IR，或者白色，或其他顏色，本系統(tǒng)是由彩色線陣CCD傳感器1、AD轉(zhuǎn)換模塊2、FPGA3、外部存儲(chǔ)器4、先入先出存儲(chǔ)器5。FPGA3由狀態(tài)控制電路3-1、數(shù)據(jù)接口電路3-2、編碼電路3-3、算術(shù)邏輯運(yùn)算電路3-4、參數(shù)寄存器3-5、數(shù)據(jù)寄存器3-6、脈沖發(fā)生器3-7、計(jì)數(shù)器3-8，時(shí)序控制電路組成3-9。其脈沖發(fā)生器3-7向先入先出存儲(chǔ)器5發(fā)出脈沖信號(hào)，時(shí)序控制電路組成3-9對(duì)彩色線陣CCD傳感器1、A/D轉(zhuǎn)換器2進(jìn)行時(shí)序控制以及對(duì)彩色線陣CCD的驅(qū)動(dòng)，彩色線陣CCD傳感器1將采集的光信號(hào)進(jìn)行光電轉(zhuǎn)換后送A/D轉(zhuǎn)換模塊2進(jìn)行轉(zhuǎn)換，進(jìn)入FPGA3，F(xiàn)PGA3對(duì)數(shù)據(jù)進(jìn)行處理，將處理后的結(jié)果送入先進(jìn)先出存儲(chǔ)器5，由控制器6讀取。
如圖2所示，本發(fā)明系統(tǒng)中的FPGA處理控制電路3是由狀態(tài)控制電路3-1、數(shù)據(jù)接口電路3-2、編碼電路3-3、算術(shù)邏輯運(yùn)算電路3-4、參數(shù)寄存器3-5、數(shù)據(jù)寄存器3-6、脈沖發(fā)生電路3-7、計(jì)數(shù)器3-8、時(shí)序控制電路3-9組成，其中狀態(tài)控制電路3-1的六個(gè)輸出輸入控制端分別連接數(shù)據(jù)接口電路3-2的輸入輸出控制端、編碼電路3-3的輸入輸出控制端、算術(shù)邏輯運(yùn)算電路3-4的輸入輸出控制端、參數(shù)寄存器3-5的輸入輸出控制端、數(shù)據(jù)寄存器3-6的輸入輸出控制端、脈沖發(fā)生電路3-7的輸入輸出控制端，時(shí)序控制電路3-9的七個(gè)時(shí)鐘信號(hào)輸出端分別連接彩色線陣CCD傳感器1的時(shí)鐘信號(hào)輸入端、A/D轉(zhuǎn)換器2的時(shí)鐘信號(hào)輸入端、數(shù)據(jù)接口電路3-2的時(shí)鐘信號(hào)輸入端、編碼電路3-3的時(shí)鐘信號(hào)輸入端、算術(shù)邏輯運(yùn)算電路3-4的時(shí)鐘信號(hào)輸入端、數(shù)據(jù)寄存器3-6的時(shí)鐘信號(hào)輸入端、脈沖發(fā)生電路3-7的時(shí)鐘信號(hào)輸入端，A/D轉(zhuǎn)換器2的數(shù)據(jù)輸出端連接到數(shù)據(jù)接口電路3-2的數(shù)據(jù)輸入端，數(shù)據(jù)接口電路3-2的數(shù)據(jù)輸出端連接到編碼電路3-3的數(shù)據(jù)輸入端，算術(shù)邏輯運(yùn)算電路3-4的數(shù)據(jù)輸入端分別連接到編碼電路3-3的數(shù)據(jù)輸出端、參數(shù)寄存器3-5的數(shù)據(jù)輸出端、數(shù)據(jù)寄存器3-6的數(shù)據(jù)輸出端，算術(shù)邏輯運(yùn)算電路3-4的數(shù)據(jù)輸出端連接到計(jì)數(shù)器3-8的數(shù)據(jù)輸入端，計(jì)數(shù)器3-8的數(shù)據(jù)輸出端連接到脈沖發(fā)生電路3-7的數(shù)據(jù)輸入端，脈沖發(fā)生電路3-7的信號(hào)輸出端連接到先進(jìn)先出存儲(chǔ)器5的信號(hào)輸入端。
如圖3所示，算術(shù)邏輯運(yùn)算電路3-4是由運(yùn)算控制接口模塊3-4-1、圖像編碼判斷比較模塊3-4-2、運(yùn)算模塊3-4-3組成，其中狀態(tài)控制電路3-1的輸出輸入控制端連接運(yùn)算控制接口模塊3-4-1的輸入輸出控制端，運(yùn)算控制接口模塊3-4-1輸出輸入控制端分別連接圖像編碼判斷比較模塊3-4-2的輸入輸出控制端、運(yùn)算模塊3-4-3的輸入輸出控制端，圖像編碼判斷比較模塊3-4-2的數(shù)據(jù)輸入端分別連接編碼電路3-3的數(shù)據(jù)輸出端、數(shù)據(jù)寄存器3-6的數(shù)據(jù)輸出端，運(yùn)算模塊3-4-3的數(shù)據(jù)輸入端分別連接圖像編碼判斷比較模塊3-4-2的數(shù)據(jù)輸出端、參數(shù)寄存器3-5的數(shù)據(jù)輸出端，運(yùn)算模塊3-4-3的數(shù)據(jù)輸出端連接計(jì)數(shù)器3-8的數(shù)據(jù)輸入端。
本發(fā)明的彩色線陣CCD傳感器1采集到的圖像信息的模擬量輸入到A/D轉(zhuǎn)換器2，經(jīng)A/D轉(zhuǎn)換后的數(shù)字量輸入到FPGA處理控制電路3，在FPGA處理控制電路中進(jìn)行圖像處理，同時(shí)讀取外部存儲(chǔ)器4內(nèi)存儲(chǔ)的圖像編碼值，與采集到的圖像編碼值比較得出控制脈沖，將控制脈沖輸出到驅(qū)動(dòng)電路5，整個(gè)系統(tǒng)采用全硬件來實(shí)現(xiàn)，從而克服了微處理器速度慢，復(fù)位慢，且不可靠，程序易跑飛等致命弱點(diǎn)。
本發(fā)明的視覺處理系統(tǒng)采用彩色線陣CCD傳感器作為圖像采集器件，由于彩色線陣CCD傳感器采集到的圖像是一維的，所以得到的圖像信息量比較少，又采用FPGA進(jìn)行圖像處理，解決了現(xiàn)有的圖像處理技術(shù)存在速度慢、提取特征不精確的問題。
本發(fā)明的系統(tǒng)可以采用1臺(tái)或2臺(tái)彩色線陣CCD同時(shí)工作，使用1臺(tái)彩色線陣CCD時(shí)，該攝像機(jī)同時(shí)檢測(cè)兩個(gè)邊緣，從而測(cè)出顏色以及寬度和誤差，使用2臺(tái)彩色線陣CCD時(shí)，每臺(tái)彩色線陣CCD檢測(cè)薄膜的一個(gè)邊沿，結(jié)合兩臺(tái)的檢測(cè)結(jié)果給出顏色及寬度和誤差，可以連續(xù)測(cè)量任意寬度的物體。本方法可以突出顯現(xiàn)各種異雜物，從而給自動(dòng)檢測(cè)提供了保證。并用合適的算法進(jìn)行分析，計(jì)算出偏差和寬度，并根據(jù)標(biāo)準(zhǔn)判據(jù)認(rèn)定產(chǎn)品是否合格，不合格時(shí)發(fā)出報(bào)警信號(hào)或輸出控制信號(hào)。
權(quán)利要求
1.基于彩色線陣CCD視覺處理系統(tǒng)，照明系統(tǒng)的主要構(gòu)件是照明燈，照明燈是平面背景燈或同軸光源，是紅色，或者IR，或者白色，或其他顏色，其特征在于本系統(tǒng)是由彩色線陣CCD傳感器(1)、AD轉(zhuǎn)換模塊(2)、FPGA(3)、外部存儲(chǔ)器(4)、先入先出存儲(chǔ)器(5)；FPGA(3)由狀態(tài)控制電路(3-1)、數(shù)據(jù)接口電路(3-2)、編碼電路(3-3)、算術(shù)邏輯運(yùn)算電路(3-4)、參數(shù)寄存器(3-5)、數(shù)據(jù)寄存器(3-6)、脈沖發(fā)生器(3-7)、計(jì)數(shù)器(3-8)，時(shí)序控制電路組成(3-9)；其脈沖發(fā)生器(3-7)向先入先出存儲(chǔ)器(5)發(fā)出脈沖信號(hào)，時(shí)序控制電路組成(3-9)對(duì)彩色線陣CCD傳感器(1)、A/D轉(zhuǎn)換器(2)進(jìn)行時(shí)序控制以及對(duì)彩色線陣CCD的驅(qū)動(dòng)，彩色線陣CCD傳感器(1)將采集的光信號(hào)進(jìn)行光電轉(zhuǎn)換后送A/D轉(zhuǎn)換模塊(2)進(jìn)行轉(zhuǎn)換，進(jìn)入FPGA(3)，F(xiàn)PGA(3)對(duì)數(shù)據(jù)進(jìn)行處理，將處理后的結(jié)果送入先進(jìn)先出存儲(chǔ)器(5)，由控制器(6)讀取。
2.根據(jù)權(quán)利要求1所述的基于彩色線陣CCD視覺處理系統(tǒng)，其特征在于FPGA處理控制電路(3)是由狀態(tài)控制電路(3-1)、數(shù)據(jù)接口電路(3-2)、編碼電路(3-3)、算術(shù)邏輯運(yùn)算電路(3-4)、參數(shù)寄存器(3-5)、數(shù)據(jù)寄存器(3-6)、脈沖發(fā)生電路(3-7)、計(jì)數(shù)器(3-8)、時(shí)序控制電路(3-9)組成，其中狀態(tài)控制電路(3-1)的六個(gè)輸出輸入控制端分別連接數(shù)據(jù)接口電路(3-2)的輸入輸出控制端、編碼電路(3-3)的輸入輸出控制端、算術(shù)邏輯運(yùn)算電路(3-4)的輸入輸出控制端、參數(shù)寄存器(3-5)的輸入輸出控制端、數(shù)據(jù)寄存器(3-6)的輸入輸出控制端、脈沖發(fā)生電路(3-7)的輸入輸出控制端，時(shí)序控制電路(3-9)的七個(gè)時(shí)鐘信號(hào)輸出端分別連接彩色線陣CCD傳感器(1)的時(shí)鐘信號(hào)輸入端、A/D轉(zhuǎn)換器(2)的時(shí)鐘信號(hào)輸入端、數(shù)據(jù)接口電路(3-2)的時(shí)鐘信號(hào)輸入端、編碼電路(3-3)的時(shí)鐘信號(hào)輸入端、算術(shù)邏輯運(yùn)算電路(3-4)的時(shí)鐘信號(hào)輸入端、數(shù)據(jù)寄存器(3-6)的時(shí)鐘信號(hào)輸入端、脈沖發(fā)生電路(3-7)的時(shí)鐘信號(hào)輸入端，A/D轉(zhuǎn)換器(2)的數(shù)據(jù)輸出端連接到數(shù)據(jù)接口電路(3-2)的數(shù)據(jù)輸入端，數(shù)據(jù)接口電路(3-2)的數(shù)據(jù)輸出端連接到編碼電路(3-3)的數(shù)據(jù)輸入端，算術(shù)邏輯運(yùn)算電路(3-4)的數(shù)據(jù)輸入端分別連接到編碼電路(3-3)的數(shù)據(jù)輸出端、參數(shù)寄存器(3-5)的數(shù)據(jù)輸出端、數(shù)據(jù)寄存器(3-6)的數(shù)據(jù)輸出端，算術(shù)邏輯運(yùn)算電路(3-4)的數(shù)據(jù)輸出端連接到計(jì)數(shù)器(3-8)的數(shù)據(jù)輸入端，計(jì)數(shù)器(3-8)的數(shù)據(jù)輸出端連接到脈沖發(fā)生電路(3-7)的數(shù)據(jù)輸入端，脈沖發(fā)生電路(3-7)的信號(hào)輸出端連接到先進(jìn)先出存儲(chǔ)器(5)的信號(hào)輸入端。
3.根據(jù)權(quán)利要求1、2所述的基于FPGA的彩色線陣CCD視覺處理系統(tǒng)，其特征在于所述算術(shù)邏輯運(yùn)算電路(3-4)是由運(yùn)算控制接口模塊(3-4-1)、圖像編碼判斷比較模塊(3-4-2)、運(yùn)算模塊(3-4-3)組成，其中狀態(tài)控制電路(3-1)的輸出輸入控制端連接運(yùn)算控制接口模塊(3-4-1)的輸入輸出控制端，運(yùn)算控制接口模塊(3-4-1)輸出輸入控制端分別連接圖像編碼判斷比較模塊(3-4-2)的輸入輸出控制端、運(yùn)算模塊(3-4-3)的輸入輸出控制端，圖像編碼判斷比較模塊(3-4-2)的數(shù)據(jù)輸入端分別連接編碼電路(3-3)的數(shù)據(jù)輸出端、數(shù)據(jù)寄存器(3-6)的數(shù)據(jù)輸出端，運(yùn)算模塊(3-4-3)的數(shù)據(jù)輸入端分別連接圖像編碼判斷比較模塊(3-4-2)的數(shù)據(jù)輸出端、參數(shù)寄存器(3-5)的數(shù)據(jù)輸出端，運(yùn)算模塊(3-4-3)的數(shù)據(jù)輸出端連接計(jì)數(shù)器(3-8)的數(shù)據(jù)輸入端。
全文摘要
基于彩色線陣CCD視覺處理系統(tǒng)，由彩色線陣CCD器件、AD轉(zhuǎn)換模塊、FPGA、外部存儲(chǔ)器、先入先出存儲(chǔ)器；FPGA由狀態(tài)控制電路、數(shù)據(jù)接口電路、編碼電路、算術(shù)邏輯運(yùn)算電路、參數(shù)寄存器、數(shù)據(jù)寄存器、脈沖發(fā)生器、計(jì)數(shù)器，時(shí)序控制電路組成；其脈沖發(fā)生器向先入先出存儲(chǔ)器發(fā)出脈沖信號(hào)，時(shí)序控制電路組成對(duì)彩色線陣CCD傳感器、A/D轉(zhuǎn)換器進(jìn)行時(shí)序控制以及對(duì)彩色線陣CCD的驅(qū)動(dòng)，彩色線陣CCD傳感器將采集的光信號(hào)進(jìn)行光電轉(zhuǎn)換后送A/D轉(zhuǎn)換模塊進(jìn)行轉(zhuǎn)換，進(jìn)入FPGA，F(xiàn)PGA對(duì)數(shù)據(jù)進(jìn)行處理，將處理后的結(jié)果送入先進(jìn)先出存儲(chǔ)器，由控制器讀取。
文檔編號(hào)H04N3/15GK1929565SQ20061004303
公開日2007年3月14日 申請(qǐng)日期2006年6月21日 優(yōu)先權(quán)日2006年6月21日
發(fā)明者潘崢嶸, 徐猛, 曲培娟, 杜寶強(qiáng), 朱翔, 張寧 申請(qǐng)人:蘭州理工大學(xué)