專利名稱：固態(tài)成像設(shè)備、驅(qū)動該設(shè)備的方法、及相機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于列并行(column-parallel)而從中讀出數(shù)據(jù)的固態(tài)成像設(shè) 備、驅(qū)動該設(shè)備的方法、及具有該設(shè)備的相機(jī)系統(tǒng)。
背景技術(shù)：
能夠使用與用于通常CMOS集成電路的制造工藝相類似的制造工藝來制造CMOS圖 像傳感器。CMOS圖像傳感器能夠由單個電源驅(qū)動，并且能夠與使用CMOS工藝制造的模擬電 路和邏輯電路一起合并到單個芯片中。由此，CMOS圖像傳感器具有包括以下事實(shí)的多樣性顯著優(yōu)勢，即，它們能夠與少量 外圍IC組合實(shí)施?，F(xiàn)有技術(shù)的主要趨勢是，使用利用具有浮置擴(kuò)散(FD)層的FD放大器的一個信道 (ch)輸出型CCD輸出電路。相反，CMOS圖像傳感器包括在每個像素提供的FD放大器，并且此類別的主流是 列并行輸出型產(chǎn)品，其中，像素陣列的特定行被選擇，并且該行中的像素在列方向中同時(shí)讀 取。采用這樣的配置的原因如下。難以僅僅從像素中提供的FD放大器獲得充分的驅(qū) 動能力。因而，出現(xiàn)了對于降低數(shù)據(jù)速率的需要，考慮并行處理在低數(shù)據(jù)速率有優(yōu)勢。對于將被用來從列并行輸出型CMOS圖像傳感器讀出(輸出)像素信號的電路，已 經(jīng)做出各種提議。這樣的電路的最先進(jìn)的類型之一是其中針對每個列提供模數(shù)轉(zhuǎn)換器(以下縮寫 為“ADC”)以從列獲得像素信號來作為數(shù)字信號的類型。例如，其中并入這樣的列并行型ADC的CMOS圖像傳感器公開在W. Yang et.al. , “ An Integrated 800x600 CMOS Image System“ , ISSCC Digest ofTechnical Papers, pp. 304-305，F(xiàn)eb.，1999(非專利文獻(xiàn) 1)和 JP-A-2005-278135 (專利文獻(xiàn) 1)中。圖1是示出其中并入列并行型ADC的固態(tài)成像設(shè)備(CMOS圖像傳感器)1的示例 性配置的框圖。如圖1所示，固態(tài)成像設(shè)備1包括像素部分2 ；垂直掃描電路(掃描電路)3 ；水 平傳輸掃描電路(列掃描電路)4 ；負(fù)載電路5 ；及由ADC組形成的列并行處理部分6。而且，固態(tài)成像設(shè)備1包括數(shù)字-模擬轉(zhuǎn)換器(以下縮寫為“DAC”)7 ；內(nèi)部電壓 生成電路8 ；及定時(shí)控制電路9。通過以矩陣形式布置單位像素21來形成像素部分2，每個單位像素包括發(fā)光二極 管(光電轉(zhuǎn)換設(shè)備)和像素內(nèi)(in-pixel)放大器。在像素部分2中，排列在同一行中的單位像素21連接至同一行控制線CTL，而排列 在同一列中的單位像素21連接至用來讀出信號的垂直信號線10-1至10-n。負(fù)載電路5包括與像素對齊列相關(guān)聯(lián)地提供的負(fù)載MOS晶體管51-1至51_n，負(fù)載 MOS晶體管51-1至51-n在其漏極分別連接至垂直信號線10_1至10_n，在其源極連接至基準(zhǔn)電勢VSS。負(fù)載MOS晶體管51-1至51-n的柵極連接至由內(nèi)部電壓生成電路8生成的偏置電 壓VBIASl的供給線。當(dāng)像素被讀出時(shí)，負(fù)載MOS晶體管51-1至51-n用作源極跟隨器的電流源。列并行處理部分6包括多個列處理電路61，其每個構(gòu)成與像素列相關(guān)聯(lián)的ADC。每個列處理電路(ADC) 61包括比較器61-1，比較器61_1比較基準(zhǔn)信號 RAMP(Vslop)和經(jīng)由垂直信號線從每個行線上的相應(yīng)像素獲得的模擬信號Vsl，其中，該基 準(zhǔn)信號RAMP是通過改變由DAC 7逐步生成的基準(zhǔn)信號而獲得的斜坡波形。而且，每個列處理電路61包括計(jì)數(shù)器61-2，對比較器61-1執(zhí)行的比較的時(shí)間計(jì) 數(shù)；及存儲器(鎖存器)61-3，保持由計(jì)數(shù)器61-2執(zhí)行的計(jì)數(shù)的結(jié)果。列處理電路61還包 括傳輸開關(guān)61-4。經(jīng)由外部偏置輸入端子Tl輸入的偏置電壓VBIAS3被供給至用作比較器61_1的 差分對晶體管的電流源的晶體管的柵極。列處理電路61具有η-位數(shù)字信號轉(zhuǎn)換功能，并且在垂直信號線(列線)10_1至 10-η的每個上布置一個電路61，以形成列并行ADC塊。每個存儲器61-3的輸出連接至寬度例如為k位的水平傳輸線11。與水平傳輸線11相關(guān)聯(lián)地提供K放大器電路(未示出)。由內(nèi)部電壓生成電路8生成的偏置電壓VBIAS2被供給至DAC 7。DAC7生成作為 通過逐步改變基準(zhǔn)信號而獲得的斜坡波形的基準(zhǔn)信號RAMP (Vslop)，并把該信號供給至每 個列處理電路61的比較器61-1。定時(shí)控制電路9控制由垂直掃描電路3、水平傳輸掃描電路4、列并行處理部分6、 及DAC 7執(zhí)行的處理的定時(shí)。圖2是圖1所示的電路的時(shí)序圖。在每個列處理電路(ADC)61，讀出到垂直信號線10的模擬信號(電勢Vsl)在布置 在列中的比較器61-1與逐步變化的基準(zhǔn)信號RAMP (Vslop)相比較。此時(shí)，計(jì)數(shù)器61-2持續(xù)計(jì)數(shù)，直到模擬電勢Vsl的電平與基準(zhǔn)信號RAMP (Vslop) 彼此交叉以反轉(zhuǎn)比較器61-1的輸出為止，并且垂直信號線10上的電勢(模擬信號)Vsl被 轉(zhuǎn)換為數(shù)字信號(發(fā)生A/D轉(zhuǎn)換)。A/D轉(zhuǎn)換在每個讀出周期發(fā)生兩次。當(dāng)單位像素21的重置電平(P階段)被讀出到垂直信號線10(10-1至10-η)時(shí)，
第一 A/D轉(zhuǎn)換發(fā)生。每個像素的重置電平(P階段)具有一定變動。當(dāng)由在單位像素21執(zhí)行的光電轉(zhuǎn)換獲得的信號被讀出到垂直信號線10(10-1至 10-n) (D階段)時(shí)，第二 A/D轉(zhuǎn)換發(fā)生。由于每個像素的D階段電平也具有一定變動，因此P階段中的電平被從D階段中 的電平減去，由此執(zhí)行相關(guān)雙采樣(CDS)。通過上述轉(zhuǎn)換而獲得的數(shù)字信號記錄在存儲器61-3中，并且順序地由水平(列) 傳輸掃描電路4經(jīng)由水平傳輸線11讀出到放大器電路，并且最后從放大器電路輸出信號。列并行輸出處理按如此描述來執(zhí)行。
P階段中的計(jì)數(shù)器61-2的計(jì)數(shù)處理稱為“第一階采樣”，而D階段中的計(jì)數(shù)器61_2 的計(jì)數(shù)處理稱為“第二階采樣”。

發(fā)明內(nèi)容
向具有更大數(shù)目像素和更小尺寸的放大型固態(tài)成像設(shè)備發(fā)展的趨勢伴隨著向更 小單位單元尺寸發(fā)展的趨勢。結(jié)果是，像素信號的量相對于電路噪聲的量變小。然后，這樣的設(shè)備的內(nèi)部電路噪 聲和從外部進(jìn)入設(shè)備的噪聲對于圖像質(zhì)量具有不可忽略的影響。在上述的基于列并行而從中讀出數(shù)據(jù)的CMOS型固態(tài)成像設(shè)備中，從內(nèi)部電壓生 成電路8直接供給用于負(fù)載電路5和DAC 7的偏置電壓，如圖1所示。此時(shí)，在內(nèi)部電壓生成電路8中生成的電路噪聲和來自設(shè)備外部的外部噪聲能夠 進(jìn)入列電路以劣化圖像質(zhì)量。傾向于消除這樣的問題的一種途徑是向設(shè)備添加外部功能來向該設(shè)備施加帶寬 限制。然而，這樣的途徑能夠?qū)е乱韵聠栴}，諸如外部組件的數(shù)目增加、設(shè)備激活時(shí)電壓收 斂(convergence)不充分、及低頻波段噪聲的抑制不充分。在此情況下，希望提供一種固態(tài)成像設(shè)備，其中，能夠防止劣化圖像質(zhì)量的噪聲進(jìn) 入列處理部分，而無需添加外部電容器，這樣的噪聲包括在偏置電壓生成電路中生成的電 路噪聲和來自設(shè)備外部的外部噪聲。還希望提供一種驅(qū)動該設(shè)備的方法和包括該設(shè)備的相 機(jī)系統(tǒng)。根據(jù)本發(fā)明的實(shí)施例，提供一種固態(tài)成像設(shè)備，包括像素部分，由排列為矩陣形 式的執(zhí)行光電轉(zhuǎn)換的多個像素形成；像素信號讀出部分，能夠進(jìn)行包括A/D轉(zhuǎn)換功能的列 并行處理，該A/D轉(zhuǎn)換功能用來從像素部分讀出像素信號以及執(zhí)行信號的模數(shù)轉(zhuǎn)換，其中 像素按組讀??；電壓采樣部分，根據(jù)控制信號對由內(nèi)部或外部電壓生成電路生成的偏置電 壓采樣一時(shí)間段，以及把所采樣的偏置電壓供給至像素信號讀出部分；以及控制部分，控制 像素信號讀出部分的信號讀出操作和電壓采樣部分的電壓采樣操作。像素信號讀出部分包 括當(dāng)被供給內(nèi)部或外部生成的偏置電壓時(shí)工作的功能部分?？刂撇糠謱?shí)施控制，使得在除 了模擬信號被讀出的時(shí)間段和A/D轉(zhuǎn)換被執(zhí)行的時(shí)間段中的至少一個之外的時(shí)間段中執(zhí) 行電壓采樣部分的電壓采樣操作。根據(jù)本發(fā)明的另一實(shí)施例，提供一種驅(qū)動固態(tài)成像設(shè)備的方法，包括以下步驟從 像素部分的多個像素中讀出像素信號，該像素部分包括當(dāng)被供給內(nèi)部或外部生成的偏置電 壓時(shí)工作的功能部分，并且該像素部分由排列為矩陣形式的執(zhí)行光電轉(zhuǎn)換的多個像素形 成，其中像素按組讀取；執(zhí)行包括模數(shù)轉(zhuǎn)換功能的列并行處理，該模數(shù)轉(zhuǎn)換功能用來把像 素信號轉(zhuǎn)換為數(shù)字信號，該步驟涉及當(dāng)被供給內(nèi)部或外部生成的偏置電壓時(shí)工作的功能部 分；根據(jù)控制信號對由內(nèi)部或外部電壓生成電路生成的偏置電壓采樣一時(shí)間段，以及把所 采樣的偏置電壓供給至在信號讀出步驟和列并行處理步驟的至少一個中涉及的功能部分； 以及控制電壓采樣步驟中的電壓采樣操作。在所述控制步驟，實(shí)施控制，使得電壓采樣步驟 中的電壓采樣在除了模擬信號讀出時(shí)間段和A/D轉(zhuǎn)換時(shí)間段的任一個之外的時(shí)間段中執(zhí) 行。根據(jù)本發(fā)明的又一實(shí)施例，提供一種相機(jī)系統(tǒng)，包括固態(tài)成像設(shè)備；以及在該固態(tài)成像設(shè)備上形成對象圖像的光學(xué)系統(tǒng)。所述固態(tài)成像設(shè)備包括像素部分，由排列為矩陣 形式的執(zhí)行光電轉(zhuǎn)換的多個像素形成；像素信號讀出部分，能夠進(jìn)行包括A/D轉(zhuǎn)換功能的 列并行處理，該A/D轉(zhuǎn)換功能用來從像素部分讀出像素信號以及執(zhí)行信號的模數(shù)轉(zhuǎn)換，其 中像素按組讀?。浑妷翰蓸硬糠郑鶕?jù)控制信號對由內(nèi)部或外部電壓生成電路生成的偏置 電壓采樣一時(shí)間段，以及把所采樣的偏置電壓供給至像素信號讀出部分；以及控制部分，控 制像素信號讀出部分的信號讀出操作和電壓采樣部分的電壓采樣操作。像素信號讀出部分 包括當(dāng)被供給內(nèi)部或外部生成的偏置電壓時(shí)工作的功能部分。控制部分實(shí)施控制，使得在 除了模擬信號被讀出的時(shí)間段和A/D轉(zhuǎn)換被執(zhí)行的時(shí)間段中的至少一個之外的時(shí)間段執(zhí) 行電壓采樣部分的電壓采樣操作。根據(jù)本發(fā)明的實(shí)施例，可以防止能夠劣化圖像質(zhì)量的噪聲進(jìn)入列處理系統(tǒng)，而無 需添加外部電容，所述噪聲例如為由偏置電壓生成電路生成的電路噪聲和來自設(shè)備外部的 外部噪聲。


圖1是示出其中并入列并行ADC的固態(tài)成像設(shè)備(CMOS圖像傳感器)的示例性配 置的框圖；圖2是圖1所示的電路的時(shí)序圖；圖3是示出按照本發(fā)明實(shí)施例的其中并入列并行ADC的固態(tài)成像設(shè)備(CMOS圖像 傳感器)的示例性配置的框圖；圖4是更具體地示出按照圖3所示的第一實(shí)施例的其中并入列并行ADC的固態(tài)成 像設(shè)備(CMOS圖像傳感器)的主要部分的框圖，所示的部分包括像素部分和列電路；圖5是示出按照第一實(shí)施例的CMOS圖像傳感器的像素的例子的圖，該像素由四個 晶體管形成；圖6是示出按照第一實(shí)施例的比較器的示例性配置的電路圖；圖7是示出按照第一實(shí)施例的電流控制的DAC的基本配置的例子的圖；圖8是用于解釋第一實(shí)施例的固態(tài)成像設(shè)備的操作的時(shí)序圖；圖9是按照本發(fā)明第二實(shí)施例的具有列并行ADC的固態(tài)成像設(shè)備(CMOS圖像傳感 器)的框圖，該圖示出包括像素部分和列電路的設(shè)備主要部分；圖10是示出當(dāng)在A/D轉(zhuǎn)換時(shí)間段期間沒有實(shí)施切換控制時(shí)以及當(dāng)在A/D轉(zhuǎn)換時(shí) 間段中實(shí)施切換控制時(shí)所觀察的暗狀態(tài)中的圖像上顯現(xiàn)的水平噪聲量的例子的圖；以及圖11是示出按照本發(fā)明實(shí)施例的采用固態(tài)成像設(shè)備的相機(jī)系統(tǒng)的示例性配置的 圖。
具體實(shí)施例方式現(xiàn)在參照附圖描述本發(fā)明的實(shí)施例。下面的項(xiàng)目將按照所列出的順序描述。1.第一實(shí)施例(固態(tài)成像設(shè)備的第一示例性配置)2.第二實(shí)施例(固態(tài)成像設(shè)備的第二示例性配置)3.第三實(shí)施例(相機(jī)系統(tǒng)的示例性配置)<1.第一實(shí)施例>
圖3是示出按照本發(fā)明實(shí)施例的其中并入列并行ADC的固態(tài)成像設(shè)備(CMOS圖像 傳感器)的示例性配置的框圖。圖4是更具體地示出按照圖3所示的第一實(shí)施例的其中并入列并行ADC的固態(tài)成 像設(shè)備(CMOS圖像傳感器)的主要部分的框圖，所示的部分包括像素部分和列電路。[固態(tài)成像設(shè)備的示例性總體配置]如圖3和圖4所示，固態(tài)成像設(shè)備100包括像素部分110 ；垂直掃描電路(行掃 描電路)120 ；水平傳輸掃描電路(列掃描電路)130 ；以及定時(shí)控制電路140。而且，固態(tài)成像設(shè)備100包括用作列電路的負(fù)載電路150 ；作為一組ADC的列并 行處理部分160 ；DAC (數(shù)字-模擬轉(zhuǎn)換器)170 ；及內(nèi)部電壓生成電路(偏置電路)180。固態(tài)成像設(shè)備100還包括采樣/保持電路(S/H) 190和200 ；放大器電路(S/ A)210 ；信號處理電路220 ；及線存儲器230。在所列出的組成設(shè)備之中，像素部分110、垂直掃描電路120、水平傳輸掃描電路 130、負(fù)載電路150、列并行處理部分160、DAC 170、內(nèi)部電壓生成電路180、以及采樣/保持 電路190和200是模擬電路。定時(shí)控制電路140、信號處理電路220、和線存儲器230是數(shù)字電路。在本實(shí)施例中，像素信號讀出部分由水平傳輸掃描電路130、負(fù)載電路150、列并 行處理部分160、及DAC 170形成，并且定時(shí)控制電路140具有與上述的控制部分的功能相 對應(yīng)的功能。在本實(shí)施例中，負(fù)載電路150、列并行處理部分160、和DAC 170包括功能部分，內(nèi)
部或外部生成的偏置電壓被供給至該功能部分。像素部分110由按照具有m行和η列的二維排列(或矩陣形式)的多個單位像素 IlOA形成，每個單位像素包括光電二極管(光電轉(zhuǎn)換設(shè)備)和像素內(nèi)放大器。[單位像素的示例性配置]圖5是示出按照本實(shí)施例的CMOS圖像傳感器的像素的例子的圖，該像素由四個晶 體管形成。例如，單位像素IlOA包括作為光電轉(zhuǎn)換設(shè)備的光電二極管111。單位像素IlOA包括與一個光電二極管111相關(guān)聯(lián)的用作有源設(shè)備的四個晶體管， 即，用作傳輸設(shè)備的傳輸晶體管112、用作重置設(shè)備的重置晶體管113、放大晶體管114、和 選擇晶體管115。光電二極管111把入射光光電轉(zhuǎn)換為電荷(在此情況下為電子)，電荷量與入射光 的量相對應(yīng)。傳輸晶體管112連接在光電二極管111和用作輸出節(jié)點(diǎn)的浮置擴(kuò)散FD之間。當(dāng)將驅(qū)動信號TG經(jīng)由傳輸控制線LTx供給至傳輸晶體管112的柵極(傳輸柵極) 時(shí)，該晶體管把在用作光電轉(zhuǎn)換設(shè)備的光電二極管111處通過光電轉(zhuǎn)換獲得的電子傳輸至 浮置擴(kuò)散FD。重置晶體管113連接在電源線LVDD和浮置擴(kuò)散FD之間。當(dāng)將重置信號RST經(jīng)由重置控制線LRST供給至重置晶體管113的柵極時(shí)，該晶體 管把浮置擴(kuò)散FD處的電勢重置為電源線LVDD處的電勢。放大晶體管114的柵極連接至浮置擴(kuò)散FD。放大晶體管114經(jīng)由選擇晶體管115連接至垂直信號線116，來與像素部分外部的負(fù)載電路150的恒流源相組合地形成源極跟 隨器?？刂菩盘?地址信號或選擇信號)SEL經(jīng)由選擇控制線LSEL供給至選擇晶體管 115的柵極，來導(dǎo)通選擇晶體管115。當(dāng)選擇晶體管115導(dǎo)通時(shí)，放大晶體管114放大浮置擴(kuò)散FD處的電勢，把根據(jù)該 電勢的電壓輸出至垂直信號線116。這樣的經(jīng)由垂直信號線116從各個像素輸出的電壓被 輸出至用作像素信號讀出電路的列并行處理部分160。因?yàn)閭鬏斁w管112、重置晶體管113、及選擇晶體管115的柵極被連接來逐行地 對像素編組，因此在每行像素上同時(shí)并且彼此并行地執(zhí)行那些操作。在像素部分110中提供的重置控制線LRST、傳輸控制線LTx、和選擇控制線LSEL 組合為控制線LCTL的集合，并且線被布設(shè)為使得控制線的一個集合用于像素陣列的各個 行。重置控制線LRST、傳輸控制線LTx、和選擇控制線LSEL由用作像素驅(qū)動部分的垂 直掃描電路120驅(qū)動。固態(tài)成像設(shè)備100包括用于從像素部分110按順序讀出信號的控制電路，即，生成 內(nèi)部時(shí)鐘的定時(shí)控制電路140、控制行尋址和行掃描的垂直掃描電路120、和控制列尋址和 列掃描的水平傳輸掃描電路130。定時(shí)控制電路140生成在像素部分110、垂直掃描電路120、水平傳輸掃描電路 130、列并行處理部分160、DAC 170、內(nèi)部電壓生成電路180、信號處理電路220、和線存儲器 230的信號處理所要求的定時(shí)信號。定時(shí)控制電路140控制采樣/保持電路190和200的采樣開關(guān)的接通/切斷。定時(shí)控制電路140使用采用脈沖來實(shí)施控制，以使得采樣/保持電路190和200 的采樣開關(guān)被接通，以在模擬信號被讀出并A/D轉(zhuǎn)換的時(shí)間段之外的各個水平時(shí)間段之內(nèi) 的時(shí)間段中對偏置電壓采樣。定時(shí)控制電路140把采樣脈沖SMPll輸出至采樣/保持電路190，并且把采樣脈沖 SMP12輸出至采樣/保持電路200。定時(shí)控制電路140能夠控制采樣/保持電路190和200對偏置電壓采樣的定時(shí)和 采樣時(shí)間段。例如，定時(shí)控制電路140包括DAC控制功能部分，該DAC控制功能部分控制DAC 170和內(nèi)部電壓生成電路180執(zhí)行的基準(zhǔn)信號RAMP(Vslop)的生成。DAC控制功能部分實(shí)施控制，以使得針對列并行處理部分160的各個列控制電路 (ADC) 161執(zhí)行A/D轉(zhuǎn)換的各個行來調(diào)整基準(zhǔn)信號RAMP的偏移。DAC控制功能部分能夠?qū)嵤┛刂?，來調(diào)整當(dāng)列并行處理部分160執(zhí)行CDS (相關(guān)雙 采樣)時(shí)將用于第一階采樣和第二階采樣的每個的基準(zhǔn)信號RAMP的偏移。像素部分110通過利用線開閉器(shutter)積累及釋放光子來逐行地對圖像或屏 幕圖像的像素進(jìn)行光電轉(zhuǎn)換，把由此獲得的模擬信號VSL輸出至列并行處理部分160的各 個列處理電路161。在列并行處理部分160，ADC塊的各個列部分使用從DAC 170供給的基準(zhǔn)信號(斜 坡信號)RAMP來對來自像素部分110的模擬輸出執(zhí)行APGA可兼容的集成型ADC，也對模擬輸出執(zhí)行數(shù)字CDS。由此，輸出具有一些位的數(shù)字信號。用作列電路的負(fù)載電路150包括與像素列相關(guān)聯(lián)的負(fù)載MOS晶體管151-1至 151-n，負(fù)載MOS晶體管151-1至151_n在其漏極分別連接至垂直信號線116-1至116_n，并 且在其源極連接至基準(zhǔn)電勢VSS。負(fù)載MOS晶體管151-1至151_n的柵極共同連接至由內(nèi)部電壓生成電路180生成 并由采樣/保持電路190采樣和保持的偏置電壓VBIAS11的供給線。當(dāng)像素被讀出時(shí)，負(fù)載MOS晶體管151-1至151_n用作源極跟隨器的電流源。當(dāng)模擬信號VSL被讀出并A/D轉(zhuǎn)換時(shí)，由采樣/保持電路190供給偏置電壓 VBIASl1。在模擬信號VSL被讀出并A/D轉(zhuǎn)換時(shí)，由采樣/保持電路190將負(fù)載電路150與 作為噪聲源的內(nèi)部電壓生成電路180電隔離。由于如此描述的，在模擬信號被讀出并A/D轉(zhuǎn)換時(shí)，由采樣/保持電路200將負(fù) 載電路150與作為噪聲源的內(nèi)部電壓生成電路180電隔離，所以防止噪聲進(jìn)入負(fù)載電路及 ADC。[列ADC的示例性配置]本實(shí)施例的列并行處理部分160由作為ADC塊的多個列處理電路(ADC) 161形成。具體地，列并行處理部分160由具有k位數(shù)字信號轉(zhuǎn)換功能的列并行ADC塊形成， 列并行ADC塊與相應(yīng)垂直信號線(列線)116-1至116-n相關(guān)聯(lián)地布置。ADC 161的每個包括作為功能部分的比較器162，比較器162用來比較作為通過逐 步改變由DAC 170生成的基準(zhǔn)信號而獲得的斜坡波形的基準(zhǔn)信號RAMP(Vslop)、與經(jīng)由垂 直信號線從各個行線上的相應(yīng)像素獲得的模擬信號VSL。而且，ADC的每個包括對比較時(shí)間計(jì)數(shù)的計(jì)數(shù)器163和保持由計(jì)數(shù)器163執(zhí)行計(jì) 數(shù)的結(jié)果的存儲器(鎖存器)164。ADC 161還包括傳輸開關(guān)165。每個存儲器164的輸出連接至具有例如k位寬度的水平傳輸線LTRF。與水平傳輸線LTRF相關(guān)聯(lián)地提供k放大器電路210和信號處理電路220。比較器162包括差分對晶體管，并且經(jīng)由外部偏置輸入端子Tll輸入并由采樣/ 保持電路200采樣且保持的偏置電壓VBIAS13被供給至用作比較器162的差分對的電流源 的晶體管的柵極。由此，在模擬信號VSL被讀出時(shí)，通過采樣/保持電路200供給偏置電壓VBIAS13。在模擬信號被讀出并A/D轉(zhuǎn)換時(shí)，由采樣/保持電路200將比較器162與作為噪 聲源的外部線電隔離。圖6是示出按照本實(shí)施例的比較器的示例性配置的電路圖。比較器由參考標(biāo)號300表示。如圖6所示，比較器300包括放大器310，該放大器310具有在初始級執(zhí)行低速率 信號比較來使操作帶寬變窄的功能。放大器310包括P溝道MOS (PMOS)晶體管PT311至PT314和η溝道MOS (匪OS)晶 體管NT311至NT313。放大器310還包括第一電容器C311和C312，第一電容器C311和C312 是具有自動零電平能力的采樣電容。PMOS晶體管PT311的源極和PMOS晶體管PT312的源極連接至電源電勢VDD。
11
PMOS晶體管PT311的漏極連接至NMOS晶體管NT311的漏極，并且連接點(diǎn)構(gòu)成節(jié)點(diǎn) ND311。PMOS晶體管PT311的漏極和柵極連接，并且連接點(diǎn)連接至PMOS晶體管PT312的柵 極。PMOS晶體管PT312的漏極連接至NMOS晶體管NT312的漏極，并且連接點(diǎn)構(gòu)成放大 器310的輸出節(jié)點(diǎn)ND312。NMOS晶體管NT311和NMOS晶體管NT312的發(fā)射極相互連接，并且連接點(diǎn)連接至 匪OS晶體管NT313的漏極。匪OS晶體管NT313的源極連接至接地電勢GND。NMOS晶體管NT311的柵極連接至電容器C311的第一電極，避過且連接點(diǎn)構(gòu)成節(jié)點(diǎn) ND313。電容器C311的第二電極連接至用于斜坡信號RAMP的輸入端子TRAMP。NMOS晶體管NT312的柵極連接至電容器C312的第一電極，并且連接點(diǎn)構(gòu)成節(jié)點(diǎn) ND314。電容器C312的第二電極連接至用于模擬信號VSL的輸入端子TVSL。用作差分對晶體管的電流源的NMOS晶體管NT313的柵極連接至用于偏置信號 VBIAS13的輸入端子TBIAS。PMOS晶體管PT313的源極連接至節(jié)點(diǎn)ND311，并且晶體管的漏極連接至節(jié)點(diǎn) ND313。PMOS晶體管PT314的源極連接至節(jié)點(diǎn)ND312，并且晶體管的漏極連接至節(jié)點(diǎn)ND314。PMOS晶體管PT313和PT314的柵極共同連接至用于在低電平有效的第一控制脈沖 信號CPL的輸入端子TCPL。在具有這樣的配置的放大器310中，電流鏡電路由PMOS晶體管PT311和PT312形 成。而且，NMOS晶體管NT311和NT312形成其電流源為NMOS晶體管NT313的差分比 較部分。NMOS晶體管NT311的柵極構(gòu)成第一信號輸入端子，而NMOS晶體管NT312的柵極構(gòu) 成第二信號輸入端子。PMOS晶體管PT313和PT314用作自動零開關(guān)，以及電容器C311和C312用作具有 自動零電平能力的采樣電容。從輸出節(jié)點(diǎn)ND312輸出放大器310的輸出信號。如這樣描述的，在比較器300中，偏置信號VBIAS13被供給至用作電流源的NMOS 晶體管NT313的柵極。由于在模擬信號被讀出及A/D轉(zhuǎn)換時(shí)，通過采樣/保持電路200將比較器300與 作為噪聲源的外部線電隔離，因此防止外部噪聲進(jìn)入ADC。在具有這樣的比較器的列并行處理部分160中，由在各個列中提供的比較器162 比較讀出到垂直信號線116的模擬信號電勢VSL和基準(zhǔn)信號RAMP。此時(shí)，像比較器162那樣在各個列中布置的計(jì)數(shù)器163在工作中。在各個ADC 161中，具有斜坡波形的基準(zhǔn)信號RAMP (電勢Vslop)的值和計(jì)數(shù)器值 以彼此一一對應(yīng)的方式改變，由此，垂直信號線116上的電勢(模擬信號)VSL被轉(zhuǎn)換為數(shù) 字信號。ADC 161把基準(zhǔn)信號RAMP(電勢Vslop)的電壓的變化轉(zhuǎn)換為時(shí)間變化(時(shí)間間 隔)，并且該時(shí)間間隔使用一定時(shí)間段(時(shí)鐘)來計(jì)數(shù)，以將其轉(zhuǎn)換為數(shù)字值。當(dāng)模擬信號VSL和基準(zhǔn)信號RAMP(Vslop)的電平相互交叉時(shí)，比較器162的輸出被反轉(zhuǎn)來停止向計(jì)數(shù)器163的時(shí)鐘輸入或者恢復(fù)向計(jì)數(shù)器163的時(shí)鐘輸入，由此，A/D轉(zhuǎn)換 完成。將通過A/D轉(zhuǎn)換獲得的數(shù)據(jù)保持在存儲器164中。當(dāng)上述A/D轉(zhuǎn)換時(shí)間段結(jié)束時(shí)，通過水平傳輸掃描電路130將在存儲器164中保 持的數(shù)據(jù)傳輸至水平傳輸線LTRF。該數(shù)據(jù)經(jīng)由放大器電路210輸入至信號處理電路220， 在信號處理電路220，對該數(shù)據(jù)執(zhí)行預(yù)定信號處理來生成二維圖像。水平傳輸掃描電路130基于多信道同時(shí)并行傳輸來傳輸數(shù)據(jù)，以便維持一定的傳 輸速率。定時(shí)控制電路140生成在諸如像素部分110和列并行處理部分160的每個塊處的 信號處理所要求的定時(shí)。在定時(shí)控制電路的下游提供的信號處理部分220中，使用在線存儲器230中存儲 的信號來執(zhí)行垂直線缺陷和點(diǎn)缺陷的校正、及信號箝位處理。還執(zhí)行數(shù)字信號處理，包括串 行-并行轉(zhuǎn)換、壓縮、編碼、求和、平均、和間歇操作。從像素的各個行傳送的數(shù)字信號被存儲在線存儲器230中。在本實(shí)施例的固態(tài)成像設(shè)備100中，來自信號處理電路220的數(shù)字輸出作為輸入 而傳送至ISP或基帶LSI。DAC 170生成為傾斜波形的基準(zhǔn)信號RAMP (斜坡信號)，該傾斜波形在定時(shí)控制電 路140的DAC控制功能部分實(shí)施的控制下、以一定斜率線性地變化，而DAC向列并行處理部 分160輸出基準(zhǔn)信號RAMP。例如，DAC 170在DAC控制功能部分實(shí)施的控制下，針對將經(jīng)受列并行處理部分 160的各個列處理電路(ADC) 161進(jìn)行的A/D轉(zhuǎn)換的各行像素，生成偏移調(diào)整的基準(zhǔn)信號 RAMP0DAC 170在DAC控制功能部分實(shí)施的控制下，在由列并行處理部分160執(zhí)行的相 關(guān)雙采樣中涉及的各個采樣處理即第一階采樣和第二階采樣中，生成偏移調(diào)整的基準(zhǔn)信號 RAMP0DAC 170是電流控制的DAC，并且由采樣/保持電路190采樣并保持的偏置電壓 VBIAS 12被供給至用于電流控制的電流源(例如，晶體管的柵極)。如這樣描述的，在模擬信號VSL被讀出及A-D轉(zhuǎn)換的時(shí)間段期間，由采樣/保持電 路190供給偏置電壓VBIAS12。在模擬信號被讀出及A-D轉(zhuǎn)換時(shí)，由采樣/保持電路190將DAC 170與作為噪聲 源的內(nèi)部電壓生成電路180電隔離。由此，防止噪聲進(jìn)入DAC和ADC。如圖7所示，DAC 170包括斜坡DAC(斜率DAC) 171、箝位DAC 172、和求和部分173。圖7是示出按照本實(shí)施例的電流控制的DAC的基本配置的例子的圖。電流控制的DAC 170配置為基于電源VDD工作的功率基礎(chǔ)型DAC。DAC替換地可 以配置為基于接地GND工作的接地基礎(chǔ)型DAC。具體地，基準(zhǔn)電阻器Rl的一端連接至電源VDD。斜坡DAC 171的輸出和箝位DAC 172的輸出連接至基準(zhǔn)電阻器Rl的另一端，并且連接點(diǎn)構(gòu)成斜坡輸出節(jié)點(diǎn)ND171。求和部分173由基準(zhǔn)電阻器Rl和斜坡輸出節(jié)點(diǎn)ND171形成。斜坡DAC 171包括χ個電流源Il-I至Il-X和χ個開關(guān)SWl-I至SWl-x。連接到地GND的基準(zhǔn)電勢VSS，例如電流源11_1至Il_x，分別連接至開關(guān)SWl-I至SWl-X的端子這。開關(guān)SWl-I至SWl-x的端子b共同連接至輸出節(jié)點(diǎn)ND171。開關(guān)SWl-I至SWl-x根據(jù)從DAC控制功能部分供給的控制信號CTLl來選擇性地 接通/切斷。在用于電流控制的電流源Il-I至Il-X向斜坡DAC 171供給由采樣/保持電路 190采樣并保持的偏置電壓VBIAS12。如這樣描述的，在模擬信號VSL被讀出及A-D轉(zhuǎn)換的時(shí)間段期間，由采樣/保持電 路190供給偏置電壓VBIAS12。以此方式，在模擬信號被讀出及A-D轉(zhuǎn)換時(shí)，由采樣/保持電路190將斜坡DAC 171與作為噪聲源的內(nèi)部電壓生成電路180電隔離，并防止噪聲進(jìn)入DAC和ADC。箝位DAC 172包括y個電流源12-1至I2_y和y個開關(guān)SW2-1至SW2_y。連接到地GND的電流源12-1至I2_y分別連接至開關(guān)SW2-1至SW2_y的端子互。開關(guān)SW2-1至SW2_y的端子b共同連接至輸出節(jié)點(diǎn)ND171。開關(guān)SW2-1至SW2_y根據(jù)從DAC控制部分141供給的控制信號CTL2來選擇性地 接通/切斷。在DAC 170中，通過求和來自用于控制DC電平的DAC 172的輸出信號S 172和來 自斜坡DAC 171的輸出信號S 171來生成基于集成型ADC的基準(zhǔn)信號RAMP(斜坡波形)，如 圖7所示。[采樣/保持電路的示例性配置]采樣/保持電路190包括兩個采樣/保持部分191和192。采樣/保持部分191將由內(nèi)部電壓生成電路180生成的DC偏置電壓VDC 11采樣 并保持其中在有效狀態(tài)下(例如，處于高電平)向其供給作為控制信號的采樣脈沖SMPll 的時(shí)間段。除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外，采樣/保持部分191采樣并保持 從內(nèi)部電壓生成電路180輸出的偏置電壓(在水平時(shí)間段)。采樣/保持部分191把如此保持的DC偏置電壓VDCll共同供給至負(fù)載電路150 的負(fù)載MOS晶體管151-1至151-n的柵極，作為偏置電壓VBIAS 11。如這樣描述的，除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外，采樣/保持部分 191采樣并保持從內(nèi)部電壓生成電路180輸出的偏置電壓。在模擬信號被讀出及A/D轉(zhuǎn)換 的時(shí)間段期間，采樣/保持部分191把負(fù)載電路(列電路)和ADC與作為噪聲源的內(nèi)部電 壓生成電路180電隔離。由此，噪聲路徑中斷。采樣/保持部分191包括采樣開關(guān)SW191和保持電容器C191。采樣開關(guān)SW191的端子g連接至用于從內(nèi)部電壓生成電路180供給DC偏置電壓 VDCll的線。該開關(guān)的另一端子b連接至電容器C191的一端，并且連接點(diǎn)連接至用于供給 偏置電壓VBIASl 1的線。電容器C191的另一端連接至基準(zhǔn)電勢VSS。在有效狀態(tài)(例如，處于高電平)下供給來自定時(shí)控制電路140的采樣脈沖SMPll 的時(shí)間段期間，采樣開關(guān)SW191接通。供給采樣脈沖SMP11，以使得采樣/保持部分191的采樣開關(guān)SW191維持接通，從而允許在每個水平時(shí)間段內(nèi)除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的時(shí)間段中采 樣并保持偏置電壓。采樣/保持部分192將由內(nèi)部電壓生成電路180生成的DC偏置電壓VDC12采樣 并保持一在有效狀態(tài)下(例如，處于高電平)向其供給作為控制信號的采樣脈沖SMPll的 時(shí)間段。采樣/保持部分192將從內(nèi)部電壓生成電路輸出的DC偏置電壓VDC12采樣并保 持一在每個水平時(shí)間段內(nèi)除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的時(shí)間段。采樣/保持部分192把如此保持的DC偏置電壓VDC12共同供給至DAC170作為偏 置電壓VBIAS12。如這樣描述的，除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外，采樣/保持部分 192采樣并保持從內(nèi)部電壓生成電路180輸出的偏置電壓VDC2。在模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段期間，采樣/保持部分192把DAC和ADC 與作為噪聲源的內(nèi)部電壓生成電路180電隔離。由此，噪聲路徑中斷。采樣/保持部分192包括采樣開關(guān)SW192和保持電容器C192。采樣開關(guān)SW192的端子&連接至用于從內(nèi)部電壓生成電路180供給DC偏置電壓 VDC12的線。該開關(guān)的另一端子b連接至電容器C192的一端，并且連接點(diǎn)連接至用于供給 偏置電壓VBIAS12的線。電容器C192的另一端連接至基準(zhǔn)電勢VSS。在有效狀態(tài)(例如，處于高電平)下供給來自定時(shí)控制電路140的采樣脈沖SMPll 的時(shí)間段期間，采樣開關(guān)SW192接通。向采樣脈沖SMPll供給以使得采樣/保持部分192的采樣開關(guān)SW192維持接通以 允許在每個水平時(shí)間段內(nèi)除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的時(shí)間段中采樣 并保持偏置電壓。在本實(shí)施例中，采樣/保持電路190的兩個采樣/保持部分191和192的采樣開 關(guān)SW191和SW192在同一采樣脈沖SMPll的控制下接通/切斷?；蛘撸瑑蓚€采樣/保持部分191和192的采樣開關(guān)SW191和SW192的接通/切斷 可以使用不同的采樣脈沖而彼此獨(dú)立地控制。采樣/保持電路200包括一個采樣/保持部分201。在有效狀態(tài)下(即處于高電平)供給作為控制信號的采樣脈沖SMP12的時(shí)間段期 間，采樣/保持部分201對經(jīng)由外部偏置輸入端子TlOO輸入的DC偏置電壓VDC13進(jìn)行采
樣并保持。在每個水平時(shí)間段內(nèi)除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的時(shí)間段中， 采樣/保持部分201采樣并保持經(jīng)由內(nèi)部電壓生成電路輸出的DC偏置電壓VDC13。采樣/保持部分201把如此保持的DC偏置電壓VDC13作為偏置電壓VBIAS13共 同供給至構(gòu)成列并行處理部分160的比較器162的電流源的NMOS晶體管313的柵極。如這樣描述的，除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外，采樣/保持部分 201采樣并保持從外部輸入的偏置電壓。由此，在模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段期 間，采樣/保持部分201把ADC與作為噪聲源的外部線電隔離，由此，噪聲路徑中斷。采樣/保持部分201包括采樣開關(guān)SW201和保持電容器C201。
采樣開關(guān)SW201的端子2連接至輸入端子T100。該開關(guān)的另一端子b連接至電容 器C201的一端，并連接點(diǎn)連接至用于供給偏置電壓VBIAS13的線。電容器C201的另一端連接至基準(zhǔn)電勢VSS。在有效狀態(tài)(例如，處于高電平)下供給來自定時(shí)控制電路140的采樣脈沖SMP12 的時(shí)間段期間，采樣開關(guān)SW201接通。采樣脈沖SMP12被供給，使得采樣/保持部分201的采樣開關(guān)SW201維持接通以 允許在每個水平時(shí)間段內(nèi)除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的時(shí)間段中采樣 并保持偏置電壓。內(nèi)部電壓生成電路180生成DC偏置電壓VDCl 1和VDC12，把DC偏置電壓VDCl 1供 給至采樣/保持部分191，并且把DC偏置電壓VDC12供給至采樣/保持部分192。[固態(tài)成像設(shè)備的示例性操作]圖8是用于解釋第一實(shí)施例的固態(tài)成像設(shè)備的操作的時(shí)序圖?，F(xiàn)在將參照圖8描述具有上述配置的設(shè)備的操作。在每個水平時(shí)間段內(nèi)除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的的時(shí)間段 中，采樣/保持電路190和200從定時(shí)控制電路140接收采樣脈沖SMPll和SMP12。在此例子中，從水平時(shí)間段開始起的預(yù)定時(shí)間段構(gòu)成其中在有效狀態(tài)下或在高電 平從定時(shí)控制電路140供給采樣脈沖SMPll和SMP12的電壓采樣時(shí)間段TVSPL。在采樣/保持電路190，在采樣脈沖SMPll處于高電平的時(shí)間段期間，采樣開關(guān) SW191 和 SW192 接通。結(jié)果，從內(nèi)部電壓生成電路180供給的DC偏置電壓VDCl 1和VDC12在采樣/保持 電路190中采樣，并保持在作為采樣/保持電路190的內(nèi)部電容的電容器C191和C192中。此后，采樣脈沖SMPll切換至低電平，以切斷采樣開關(guān)SW191和SW192。如此，DC偏置電壓VDCll和VDC12被保持在作為采樣/保持電路190的內(nèi)部電容 的電容器C191和C192中。在采樣/保持電路200，在采樣脈沖SMP12處于高電平的時(shí)間段期間，采樣開關(guān) SW201接通。結(jié)果，經(jīng)由外部偏置輸入端子TlOO供給的DC偏置電壓VDC13在采樣/保持電路 200中采樣，并保持在作為采樣/保持電路200的內(nèi)部電容的電容器C201中。此后，采樣脈沖SMP12切換至低電平，以切斷采樣開關(guān)SW201。如此，DC偏置電壓VDC13保持在作為采樣/保持電路200的內(nèi)部電容的電容器 C201 中。在模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段期間，將保持在作為采樣/保持電路190 的內(nèi)部電容的電容器C191和C192中的電壓作為偏置電壓VBIASl 1和VBIAS12供給至負(fù)載 電路 150 和 DAC 170。在模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段期間，將保持在作為采樣/保持電路200 的內(nèi)部電容的電容器C201中的電壓作為偏置電壓VBIAS13供給至列并行處理部分160的 比較器162。通過采樣/保持電路190的采樣開關(guān)SW191和SW192以及采樣/保持電路200的 采樣開關(guān)SW201，偏置電壓VBIASl 1、VBIAS12、和VBIAS13與能夠是噪聲源的電壓生成電路和外部偏置輸入端子電隔離。如此，將電壓供給至負(fù)載電路150、DAC 170、和包括ADC的列并行處理部分160，作 為根本不具有時(shí)間噪聲的DC偏置電壓。因而可以抑制在A/D轉(zhuǎn)換時(shí)間段期間由于噪聲傳 播而造成的圖像質(zhì)量的劣化。DC偏置電壓如上所述被采樣及保持的時(shí)間段能夠在定時(shí)控制電路140的控制下 改變，并且該時(shí)間段不限于如圖8所述的一個水平時(shí)間段。例如，在DAC 170，用于DC電平控制的箝位DAC 172的輸出信號S172和斜坡DAC 171的輸出信號S171被求和來生成P階段中的偏移調(diào)整的基準(zhǔn)信號RAMP(Vslop)。在每個列處理電路(ADC) 161中，讀出到垂直信號線116的模擬信號電勢VSL在布 置在列中的比較器162處與基準(zhǔn)信號RAMP相比較。計(jì)數(shù)器163持續(xù)計(jì)數(shù)，直到模擬電勢VSL和基準(zhǔn)信號RAMP的電平相互交叉以反轉(zhuǎn) 比較器162的輸出為止。例如，計(jì)數(shù)器163的計(jì)數(shù)操作與時(shí)鐘CLK同步。當(dāng)比較器162的輸出電平被反轉(zhuǎn) 時(shí)計(jì)數(shù)操作停止，并且此時(shí)的計(jì)數(shù)器值被保持在存儲器164中。每個像素的這樣的重置電平(P階段中)具有一些變動。當(dāng)在每個單位像素IlOA處經(jīng)由光電轉(zhuǎn)換而獲得的信號被讀出到垂直信號線 116 (116-1至116-n) (D階段)并A/D轉(zhuǎn)換時(shí)，發(fā)生第二 A/D轉(zhuǎn)換。在DAC 170，對用于DC電平控制的箝位DAC 172的輸出信號S172和斜坡DAC 171 的輸出信號S171求和，來生成也在D階段中的偏移調(diào)整的基準(zhǔn)信號RAMP(Vslop)。在每個列處理電路(ADC) 161中，讀出到垂直信號線116的模擬信號電勢VSL在布 置在列中的比較器162處與基準(zhǔn)信號RAMP相比較。計(jì)數(shù)器163持續(xù)計(jì)數(shù)，直到模擬電勢VSL和基準(zhǔn)信號RAMP的電平相互交叉以反轉(zhuǎn) 比較器162的輸出為止。例如，計(jì)數(shù)器163的計(jì)數(shù)操作與時(shí)鐘CLK同步。當(dāng)比較器162的輸出電平被反轉(zhuǎn) 時(shí)計(jì)數(shù)操作停止，并且此時(shí)的計(jì)數(shù)器值被保持在存儲器164中。P和D階段中的轉(zhuǎn)換結(jié)果被組合，并且從D階段中的電平中減去P階段中的電平。 由此，能夠執(zhí)行相關(guān)雙采樣(⑶S)。上述的通過轉(zhuǎn)換而獲得的數(shù)字信號通過水平(列)傳輸掃描電路130按順序讀 出，并經(jīng)由水平傳輸線LTRF供給至放大器電路210，并且信號最終從放大器電路輸出。列并行輸出處理按如此描述而執(zhí)行。如上所述，在本實(shí)施例的固態(tài)成像設(shè)備中，能夠被防止使圖像質(zhì)量劣化的噪聲，例 如由偏置電壓生成電路生成的電路噪聲或來自設(shè)備外部的外部噪聲，進(jìn)入列處理系統(tǒng)，而 無需添加外部電容。<第二實(shí)施例>圖9是按照本發(fā)明第二實(shí)施例的具有圖3中的列并行ADC的固態(tài)成像設(shè)備(CMOS 圖像傳感器)的框圖，該圖示出了包括像素部分和列電路的主要設(shè)備部分。按照第二實(shí)施例的固態(tài)成像設(shè)備100A在以下方面與按照第一實(shí)施例的固態(tài)成像 設(shè)備100不同。在按照第一實(shí)施例的固態(tài)成像設(shè)備100中，提供采樣/保持電路190的采樣/保持部分191來向負(fù)載電路150供給公共偏置電壓。另一方面，按照第二實(shí)施例的固態(tài)成像設(shè)備100A包括與負(fù)載電路150A的負(fù)載MOS 晶體管151-1至151-n以一一對應(yīng)方式相關(guān)聯(lián)地提供的各個采樣/保持部分191A-1至 191A-n。采樣/保持部分19IA-I包括采樣開關(guān)SW191A-1和保持電容器C191A-1。采樣開關(guān)SW191A-1的端子g連接至用于從內(nèi)部電壓生成電路180供給DC偏置電 壓VDCll的線。采樣開關(guān)SW191A-1的端子b連接至電容器191A-1的一端，并且連接點(diǎn)連接至負(fù) 載MOS晶體管151-1的柵極以向晶體管供給偏置電壓VBIAS11。電容器C191A-1的另一端連接至基準(zhǔn)電勢VSS。在從定時(shí)控制電路140供給有效狀態(tài)(例如，處于高電平)下的采樣脈沖SMPllA 的時(shí)間段期間，采樣開關(guān)SW191A-1接通。采樣/保持部分191A-2包括采樣開關(guān)SW191A-2和保持電容器C191A-2。采樣開關(guān)SW191A-2的端子g連接至用于從內(nèi)部電壓生成電路180供給DC偏置電 壓VDCll的線。采樣開關(guān)SW191A-2的端子b連接至電容器191A-2的一端，并且連接點(diǎn)連接至負(fù) 載MOS晶體管151-2的柵極，以向晶體管供給偏置電壓VBIASl 1。電容器C191A-2的另一端連接至基準(zhǔn)電勢VSS。在從定時(shí)控制電路140供給有效狀態(tài)(例如，處于高電平)下的采樣脈沖SMPllA 的時(shí)間段期間，采樣開關(guān)SW191A-2接通。采樣/保持部分191A-3包括采樣開關(guān)SW191A-3和保持電容器C191A-3。采樣開關(guān)SW191A-3的端子a連接至用于從內(nèi)部電壓生成電路180供給DC偏置電 壓VDCll的線。采樣開關(guān)SW191A-3的端子b連接至電容器C191A-3的一端，并且連接點(diǎn)連接至負(fù) 載MOS晶體管151-3的柵極，以向晶體管供給偏置電壓VBIASl 1。電容器C191A-3的另一端連接至基準(zhǔn)電勢VSS。在從定時(shí)控制電路140供給有效狀態(tài)(例如，處于高電平)下的采樣脈沖SMPllA 的時(shí)間段期間，采樣開關(guān)SW191A-3接通。類似地，采樣/保持部分191Α-Π包括采樣開關(guān)SW191A_n和保持電容器C191A_n。采樣開關(guān)SW191A-n的端子a連接至用于從內(nèi)部電壓生成電路180供給DC偏置電 壓VDCll的線。采樣開關(guān)SW191A-n的端子b連接至電容器C191A_n的一端，并且連接點(diǎn)連接至負(fù) 載MOS晶體管151-n的柵極，以向晶體管供給偏置電壓VBIASl 1。電容器C191A-n的另一端連接至基準(zhǔn)電勢VSS。在從定時(shí)控制電路140供給有效狀態(tài)(例如，處于高電平)下的采樣脈沖SMPllA 的時(shí)間段期間，采樣開關(guān)SW191A-n接通。采樣脈沖SMPllA被供給，使得采樣開關(guān)SW191A-1至SW191A_n維持接通，以在除 了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的每個水平時(shí)間段期間對偏置電壓采樣并保持。
在本發(fā)明的第二實(shí)施例中，在負(fù)載電路的各個列電路中提供的采樣/保持部分 191A-1至191A-I1在除了模擬信號被讀出及A/D轉(zhuǎn)換的時(shí)間段之外的時(shí)間段中對供給至相 應(yīng)列電路的DC偏置電壓進(jìn)行采樣并保持。如這樣描述的，本發(fā)明的本實(shí)施例可以應(yīng)用于其中從電壓生成電路向設(shè)備供給偏 置電壓并從設(shè)備外部供給的任何電路配置。用于中斷噪聲的采樣/保持部分可以布置在負(fù)載電路內(nèi)部或外部。第二實(shí)施例提供與上述第一實(shí)施例的優(yōu)勢相同的優(yōu)勢。具體地，按照第二實(shí)施例，能夠防止能夠劣化圖像質(zhì)量的噪聲進(jìn)入設(shè)備的列處理 系統(tǒng)，而無需添加外部電容器，這樣的噪聲包括由偏置電壓生成電路生成的電路噪聲和從 外部進(jìn)入設(shè)備的外部噪聲。作為例子，圖10示出表示當(dāng)在A/D轉(zhuǎn)換時(shí)間段期間沒有實(shí)施切換控制時(shí)及當(dāng)在A/ D轉(zhuǎn)換時(shí)間段中實(shí)施切換控制時(shí)所觀察的在暗狀態(tài)中從設(shè)備輸出的圖像上顯現(xiàn)的水平噪聲 量的圖。如圖10所示，當(dāng)如在第一和第二實(shí)施例中所看到的那樣，來自電壓生成電路的噪 聲的進(jìn)入在模擬信號讀出時(shí)間段和A/D轉(zhuǎn)換時(shí)間段期間被完全中斷時(shí)，輸出圖像中水平噪 聲的問題緩解至與當(dāng)提供外部電容時(shí)遇到的程度相同的程度。具有這樣的優(yōu)勢的固態(tài)成像設(shè)備能夠用作數(shù)字相機(jī)或攝象機(jī)的成像設(shè)備。<3.第三實(shí)施例〉圖11是示出按照本發(fā)明第三實(shí)施例的采用固態(tài)成像設(shè)備的相機(jī)系統(tǒng)的示例性配 置的圖。如圖11所示，相機(jī)系統(tǒng)400包括成像設(shè)備410，該成像設(shè)備410可以是按照上述實(shí) 施例的固態(tài)成像設(shè)備100或100A。相機(jī)系統(tǒng)400包括用來把入射光引導(dǎo)至成像設(shè)備410的像素區(qū)域(用于形成對象 的圖像)的光學(xué)系統(tǒng)。例如，光學(xué)系統(tǒng)可以是在成像表面上形成入射光的圖像(圖像光) 的透鏡420。而且，相機(jī)系統(tǒng)400包括用于驅(qū)動成像設(shè)備410的驅(qū)動電路(DRV) 430和用于處理 從成像設(shè)備410輸出的信號的信號處理電路(PRC)440。驅(qū)動電路430包括定時(shí)生成器(未示出)，定時(shí)生成器用來生成用于驅(qū)動成像設(shè) 備410中的電路的包括啟動脈沖和時(shí)鐘脈沖的各種定時(shí)信號。如此，成像設(shè)備410按照預(yù) 定定時(shí)信號來驅(qū)動。信號處理電路440對從成像設(shè)備410輸出的信號執(zhí)行預(yù)定信號處理。通過信號處理電路440的處理所處理的圖像信號被記錄在諸如存儲器的記錄介 質(zhì)中。由打印機(jī)等等進(jìn)行記錄在記錄介質(zhì)中的圖像信息的硬拷貝。通過信號處理電路440 的處理所處理的圖像信號可以作為運(yùn)動圖片顯示在諸如液晶顯示器的監(jiān)視器上。如上所述，作為成像設(shè)備410的固態(tài)成像設(shè)備100或100A可以合并在諸如數(shù)字靜 態(tài)相機(jī)的成像設(shè)備中，由此能夠獲得具有高保真度的相機(jī)。本申請包含與2009年11月13日在日本專利局提交的日本優(yōu)先權(quán)專利申請JP 2009-260488中所公開的內(nèi)容相關(guān)的主題，其全部內(nèi)容通過引用合并于此。本領(lǐng)域技術(shù)人員應(yīng)該理解，取決于設(shè)計(jì)要求及其它因素，可以進(jìn)行各種修改、組
19合、子組合和替換，只要它們在所附權(quán)利要求及其等同內(nèi)容的范圍內(nèi)。
權(quán)利要求
1.一種固態(tài)成像設(shè)備，包括像素部分，由排列為矩陣形式的執(zhí)行光電轉(zhuǎn)換的多個像素形成； 像素信號讀出部分，能夠進(jìn)行包括A/D轉(zhuǎn)換功能的列并行處理，用于從像素部分讀出 像素信號以及執(zhí)行信號的模數(shù)轉(zhuǎn)換，其中像素按組來讀?。浑妷翰蓸硬糠?，根據(jù)控制信號將由內(nèi)部或外部電壓生成電路生成的偏置電壓采樣一時(shí) 間段，以及把所采樣的偏置電壓供給至像素信號讀出部分；以及控制部分，控制像素信號讀出部分的信號讀出操作和電壓采樣部分的電壓采樣操作，其中所述像素信號讀出部分包括當(dāng)被供給內(nèi)部或外部生成的偏置電壓時(shí)工作的功能部分；以及所述控制部分實(shí)施控制，使得在除了模擬信號被讀出的時(shí)間段或A/D轉(zhuǎn)換被執(zhí)行的時(shí) 間段中的至少一個之外的時(shí)間段中執(zhí)行電壓采樣部分的電壓采樣操作。
2.按照權(quán)利要求1所述的固態(tài)成像設(shè)備，其中所述電壓采樣部分包括采樣開關(guān)，該采樣開關(guān)提供在電壓生成電路和像素信號讀出部 分的所述功能部分之間、并且在控制信號的控制下接通/切斷；所述電壓采樣部分在采樣開關(guān)接通之后向該功能部分供給所采樣的偏置電壓； 所述控制部分實(shí)施控制，使得采樣開關(guān)在除了模擬信號被讀出的時(shí)間段和A/D轉(zhuǎn)換被 執(zhí)行的時(shí)間段中的至少一個之外的時(shí)間段中接通；以及所述控制部分實(shí)施控制，使得采樣開關(guān)在模擬信號被讀出的時(shí)間段和A/D轉(zhuǎn)換被執(zhí)行 的時(shí)間段中的至少一個中切斷。
3.按照權(quán)利要求1或2所述的固態(tài)成像設(shè)備，其中所述像素信號讀出部分包括用作功能部分的負(fù)載電路，該負(fù)載電路提供在用于把從像 素讀出的信號傳輸至所述像素信號讀出部分的信號線上；以及 由電壓采樣部分所采樣的偏置電壓被供給至負(fù)載電路。
4.按照權(quán)利要求1至3中任意一項(xiàng)所述的固態(tài)成像設(shè)備，其中 所述像素信號讀出部分包括多個比較器，每個比較作為斜坡波的基準(zhǔn)信號和從與其關(guān)聯(lián)的列中的像素讀出的模擬 信號電勢；計(jì)數(shù)器，與多個比較器相關(guān)聯(lián)地提供，能夠?qū)ο鄳?yīng)比較器的比較時(shí)間計(jì)數(shù)，當(dāng)相應(yīng)比較 器的輸出被反轉(zhuǎn)時(shí)所述計(jì)數(shù)器停止計(jì)數(shù)；以及 多個存儲器，保持由計(jì)數(shù)器計(jì)數(shù)的值； 所述比較器包括差分對比較部分，由晶體管形成；以及差分對比較部分的電流源，所述差分對比較部分和所述電流源用作功能部分；以及 由電壓采樣部分所采樣的偏置電壓被供給至電流源。
5.按照權(quán)利要求1至4中任意一項(xiàng)所述的固態(tài)成像設(shè)備，其中 所述像素信號讀出部分包括基準(zhǔn)信號生成部分，生成作為斜坡波的基準(zhǔn)信號；多個比較器，每個比較作為斜坡波的基準(zhǔn)信號和從與其關(guān)聯(lián)的列中的像素讀出的模擬信號電勢；計(jì)數(shù)器，與多個比較器相關(guān)聯(lián)地提供，能夠?qū)ο鄳?yīng)比較器的比較時(shí)間計(jì)數(shù)，當(dāng)相應(yīng)比較 器的輸出被反轉(zhuǎn)時(shí)所述計(jì)數(shù)器停止計(jì)數(shù)；以及 多個存儲器，保持由計(jì)數(shù)器計(jì)數(shù)的值；所述基準(zhǔn)信號生成部分包括用來生成斜坡波的電流源來作為功能部分；以及 由電壓采樣部分所采樣的偏置電壓被供給至電流源。
6.按照權(quán)利要求1至5中任意一項(xiàng)所述的固態(tài)成像設(shè)備，其中所述控制部分能夠執(zhí)行 控制以改變電壓采樣部分對偏置電壓采樣的定時(shí)及采樣時(shí)間段。
7.—種驅(qū)動固態(tài)成像設(shè)備的方法，包括以下步驟從像素部分的多個像素中讀出像素信號，該像素部分包括當(dāng)被供給內(nèi)部或外部生成的 偏置電壓時(shí)工作的功能部分，并且該像素部分由排列為矩陣形式的執(zhí)行光電轉(zhuǎn)換的多個像 素形成，其中像素按組來讀??；執(zhí)行包括模數(shù)轉(zhuǎn)換功能的列并行處理，該模數(shù)轉(zhuǎn)換功能用來把像素信號轉(zhuǎn)換為數(shù)字信 號，該步驟涉及當(dāng)被供給內(nèi)部或外部生成的偏置電壓時(shí)工作的功能部分；根據(jù)控制信號將由內(nèi)部或外部電壓生成電路生成的偏置電壓采樣一時(shí)間段，以及把所 采樣的偏置電壓供給至在信號讀出步驟和列并行處理步驟的至少一個中涉及的功能部分； 以及控制電壓采樣步驟中的電壓采樣操作，其中在所述控制步驟實(shí)施控制，使得在除了模擬信號讀出時(shí)間段和A/D轉(zhuǎn)換時(shí)間段的任一 個之外的時(shí)間段中執(zhí)行電壓采樣步驟中的電壓采樣。
8.按照權(quán)利要求7所述的驅(qū)動固態(tài)成像設(shè)備的方法，其中所述電壓生成電路和所述功能部分由采樣開關(guān)連接，該采樣開關(guān)由控制信號接通/切 斷；以及所述控制步驟包括以下步驟實(shí)施控制，使得在除了模擬信號讀出時(shí)間段和A/D轉(zhuǎn)換時(shí)間段中的至少一個之外的時(shí) 間段中接通采樣開關(guān)；以及實(shí)施控制，使得在模擬信號讀出時(shí)間段和A/D轉(zhuǎn)換時(shí)間段中的至少一個期間切斷采樣開關(guān)。
9.一種相機(jī)系統(tǒng)，包括 固態(tài)成像設(shè)備；以及光學(xué)系統(tǒng)，在所述固態(tài)成像設(shè)備上形成對象的圖像，其中 所述固態(tài)成像設(shè)備包括像素部分，由排列為矩陣形式的執(zhí)行光電轉(zhuǎn)換的多個像素形成； 像素信號讀出部分，能夠進(jìn)行包括A/D轉(zhuǎn)換功能的列并行處理，用來從像素部分讀出 像素信號以及執(zhí)行信號的模數(shù)轉(zhuǎn)換，其中像素按組讀?。浑妷翰蓸硬糠?，根據(jù)控制信號對由內(nèi)部或外部電壓生成電路生成的偏置電壓采樣一時(shí) 間段，以及把所采樣的偏置電壓供給至像素信號讀出部分；以及控制部分，控制像素信號讀出部分的信號讀出操作和電壓采樣部分的電壓采樣操作， 所述像素信號讀出部分包括當(dāng)被供給內(nèi)部或外部生成的偏置電壓時(shí)工作的功能部分，所述控制部分實(shí)施控制，使得在除了模擬信號被讀出的時(shí)間段和A/D轉(zhuǎn)換被執(zhí)行的時(shí) 間段中的至少一個之外的時(shí)間段中執(zhí)行電壓采樣部分的電壓采樣操作。
全文摘要
一種固態(tài)成像設(shè)備，包括像素部分，由排列為矩陣形式的執(zhí)行光電轉(zhuǎn)換的像素形成；像素信號讀出部分，能夠進(jìn)行包括A/D轉(zhuǎn)換功能的列并行處理，該A/D轉(zhuǎn)換功能用來從像素部分讀出像素信號以及執(zhí)行信號的模數(shù)轉(zhuǎn)換，其中像素按組讀取；電壓采樣部分，根據(jù)控制信號對由內(nèi)部或外部電壓生成電路生成的偏置電壓采樣一時(shí)間段，以及把所采樣的偏置電壓供給至像素信號讀出部分；以及控制部分，控制像素信號讀出部分的信號讀出操作和電壓采樣部分的電壓采樣操作。所述像素信號讀出部分包括功能部分。所述控制部分實(shí)施控制，使得在除了模擬信號被讀出的時(shí)間段或A/D轉(zhuǎn)換被執(zhí)行的時(shí)間段中的至少一個之外的時(shí)間段中執(zhí)行電壓采樣操作。
文檔編號H04N5/225GK102065249SQ20101054356
公開日2011年5月18日 申請日期2010年11月8日 優(yōu)先權(quán)日2009年11月13日
發(fā)明者巖城宏行, 遠(yuǎn)山隆之 申請人:索尼公司