專利名稱：寬帶信號發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于電子信息技術(shù)領(lǐng)域，具體是指寬帶信號發(fā)生器。寬帶信號發(fā)生器工作在超短波波段(帶寬IGHz)內(nèi)，產(chǎn)生多種數(shù)字或模擬已調(diào)信號。
背景技術(shù)：
信號發(fā)生器用于產(chǎn)生調(diào)制或載波信號。按信號發(fā)生器輸出頻率的數(shù)目可分為點頻信號發(fā)生器和多頻點信號發(fā)生器。點頻信號發(fā)生器輸出單一的頻點，一般這類信號發(fā)生器的相位噪聲和雜散抑制等性能要求較高，常用作高性能的單頻點本振。多頻點信號發(fā)生器工作在一定帶寬內(nèi)，可以選頻輸出(某一時間段內(nèi)輸出一個預定的頻率)和掃頻輸出(按設(shè)置的頻率步進、頻率駐留時間和掃頻速率從一個頻率上升或下降到另一個頻率)，是信號發(fā)生器中用得最多的一類。產(chǎn)生超寬帶信號的主要方法有多通道合成和鎖相+倍頻+分頻合成兩種，分別介紹如下。a、多通道合成。 這種方法采用多個信號發(fā)生器，這些信號發(fā)生器可以采用直接合成或鎖相+倍頻+分頻合成技術(shù)，每個信號發(fā)生器都能在一定頻率范圍內(nèi)選頻輸出，這幾個信號發(fā)生器都能在某一時刻點輸出一個特定頻率的信號，通過開關(guān)將這幾路信號中的一路輸出。 b、鎖相+倍頻+分頻合成。 這種方法由MCU (微控制器，如FPGA、DSP或單片機)控制PLL (鎖相環(huán))產(chǎn)生多頻點輸出。單個鎖相環(huán)就可以輸出相對帶寬超過40%的寬帶信號，如果再結(jié)合倍頻和分頻，可以擴展成超寬帶信號發(fā)生器，可以實現(xiàn)幾十個倍頻程的輸出。多通道合成技術(shù)使用多個信號發(fā)生器，這樣硬件系統(tǒng)比較龐大，而且各信號發(fā)生器放在一起時電磁兼容問題也不容易解決。另外，由于硬件多，功耗也大，調(diào)試量加大，結(jié)構(gòu)也復雜。通過MCU控制PLL然后倍頻、分頻合成技術(shù)有硬件使用少的優(yōu)點，但PLL的參考頻率不高，導致信號的相位噪聲和雜散等關(guān)鍵指標很難做到很高。而且單獨的鎖相+倍頻+分頻合成應用于超寬帶系統(tǒng)時，跳頻時間會很慢。

實用新型內(nèi)容為了解決上述問題，本實用新型提供了一種寬帶信號發(fā)生器，這種寬帶信號發(fā)生器在滿足超寬帶要求的前提下，同時實現(xiàn)低雜散、低相位噪聲和快捷變頻性能。本實用新型的目的通過下述技術(shù)方案實現(xiàn)寬帶信號發(fā)生器，包括信號發(fā)生控制處理電路、以及與信號發(fā)生控制處理電路連接的調(diào)制信號源電路和多路PLL電路，所述調(diào)制信號源電路和多路PLL電路同時還連接有多通道混頻電路。所述信號發(fā)生控制處理電路主要由現(xiàn)場可編程門陣列FPGA、以及與現(xiàn)場可編程門陣列FPGA連接的調(diào)制器構(gòu)成，所述調(diào)制器同時與調(diào)制信號源電路和多路PLL電路連接。所述調(diào)制器的型號為AD9910。本實用新型中的現(xiàn)場可編程門陣列FPGA作為MCU，現(xiàn)場可編程門陣列FPGA用于控制調(diào)制信號源電路在最大調(diào)制帶寬50MHz內(nèi)產(chǎn)生已調(diào)制信號(調(diào)制信號已經(jīng)調(diào)制了一個低頻率載波)，該信號與多路PLL電路產(chǎn)生的高頻載波信號(可選頻)在然后再多通道混頻電路中混頻，輸出帶寬IGHz的信號，這個信號已經(jīng)包含多種調(diào)制。寬帶信號發(fā)生器還包括金屬腔體，所述多路PLL電路、多通道混頻電路、信號發(fā)生控制處理電路、調(diào)制信號源電路均封裝在印制電路板上，且印制電路板安裝在金屬腔體內(nèi)部；所述金屬腔體還連接有外部接口 SMA-50A、外部接口 SMA-50B、外部接口 DB15S、外部接口 DB9P，所述外部接口 SMA-50A和外部接口 SMA-50B均與多通道混頻電路連接，外部接口DB15S和外部接口 DB9P均與現(xiàn)場可編程門陣列FPGA連接。外部接口 DB9P為通訊設(shè)備用竄口電纜接口；DB15S為插接接口。印制電路板通過螺絲安裝在金屬腔體內(nèi)部。所述印制電路板上還設(shè)置有金屬壓條，所述金屬壓條設(shè)置在多路PLL電路和多通道混頻電路之間。所述現(xiàn)場可編程門陣列FPGA產(chǎn)生帶寬為50MHz的基帶信號，所述帶寬為50MHz的基帶信號包含了I個載波頻率。調(diào)制器產(chǎn)生的信號為中頻信號。鎖相加混頻實現(xiàn)超寬帶頻率合成技術(shù)是近年來迅速發(fā)展并得到不斷提高的技術(shù)。這種技術(shù)首先由N個PLL產(chǎn)生N個頻段的信號，通過開關(guān)選擇混頻器將它們與低頻段的已調(diào)信號混頻，最終的輸出信號的最大頻率帶寬可以實現(xiàn)N個頻段的疊加(最大輸出信號的頻率帶寬取決于混頻方式)。本實用新型除采用鎖相加混頻的方式實現(xiàn)信號發(fā)生器的超寬帶工作，即在多路PLL電路的基礎(chǔ)上實現(xiàn)信號發(fā)生器的超寬帶工作，寬帶指的是相對帶寬超過40%，本實用新型的工作相對帶寬為188%。在滿足超寬帶要求的前提下，同時實現(xiàn)低雜散、低相位噪聲和捷變頻性能。超寬帶主要通過兩個寬帶鎖相環(huán)實現(xiàn)，捷變頻通過混頻器和開關(guān)實現(xiàn)，合理設(shè)計混頻電路和鎖相環(huán)路保證低雜散、低相位噪聲指標。另外，印制電路板通過螺絲固定在金屬腔體內(nèi)部；外部接口 DB15S和外部接口DB9P用于接收外部信號的同時回傳狀態(tài)信號，而外部接口 SMA-50A、外部接口 SMA-50B分別 用于外部調(diào)制信號輸入和最終的信號輸出；多路PLL電路和多通道混頻電路用金屬壓條隔開，防止電路的相互干擾，通過內(nèi)部電纜實現(xiàn)射頻交聯(lián)。本實用新型能實現(xiàn)以下參數(shù)設(shè)計本實用新型能在IGHz的帶寬內(nèi)工作，該合成器的相對工作頻率帶寬為188%，具有超寬帶特征，在超寬工作頻帶和較寬的信道帶寬內(nèi)保證輸出信號的雜散抑制高(高于60dBc)、相位噪聲好(< -90 dBc/HzilOkHz)和快速跳頻能力(頻率切換時間小于IOOuS),能作為超寬帶電子干擾機的高性能的信號發(fā)生器。AD9910是AD公司產(chǎn)生的一種通用調(diào)制器。綜上所述，本實用新型的有益效果是本實用新型采用鎖相加混頻實現(xiàn)超寬帶多頻點信號發(fā)生器，能在IGHz的帶寬內(nèi)正常工作，同時很好抑制了電路中可能出現(xiàn)的雜散惡化，實現(xiàn)了良好的雜散性能和相位噪聲性能，為實現(xiàn)多頻點同時輸出奠定了良好的技術(shù)基礎(chǔ)。

[0023]圖I為本實用新型整體結(jié)構(gòu)圖。圖2為現(xiàn)場可編程門陣列FPGA產(chǎn)生I載波原理框圖。圖3為金屬腔體的結(jié)構(gòu)示意圖。圖中的標號分別表示為1、金屬腔體；11、外部接口 SMA-50A ;12、外部接口SMA-50B ;13、外部接口 DB15S ;14、外部接口 DB9P。
具體實施方式
本實用新型提供了一種寬帶信號發(fā)生器。參見圖1、2、3所示由于鎖相加混頻實現(xiàn)超寬帶頻率合成技術(shù)是近年來迅速發(fā)展并得到不斷提高的技術(shù)。這種技術(shù)首先由N個PLL產(chǎn)生N個頻段的信號，通過開關(guān)選擇混頻器將它們與低頻段的已調(diào)信號混頻，最終的輸出信號的最大頻率帶寬可以實現(xiàn)N個頻段的疊加(最大輸出信號的頻率帶寬取決于混頻方式)。以此，如圖I所示，本實用新型除采用鎖相加混頻的方式實現(xiàn)信號發(fā)生器的超寬帶工作，即在多路PLL電路的基礎(chǔ)上實現(xiàn)信號發(fā)生器的超寬帶工作，寬帶指的是相對帶寬超過40%，本實用新型的工作相對帶寬為188%。在滿足超寬帶要求的前提下，同時實現(xiàn)低雜散、低相位噪聲和快捷變頻性能。超寬帶主要通過兩個寬帶鎖相環(huán)實現(xiàn)，捷變頻通過混頻器和開關(guān)實現(xiàn)，合理設(shè)計混頻電路和鎖相環(huán)路保證低雜散、低相位噪聲指標。以此設(shè)計的寬帶信號發(fā)生器，包括信號發(fā)生控制處理電路、以及與信號發(fā)生控制處理電路連接的調(diào)制信號源電路和多路PLL電路，所述調(diào)制信號源電路和多路PLL電路同時還連接有多通道混頻電路。所述信號發(fā)生控制處理電路主要由現(xiàn)場可編程門陣列FPGA、以及與現(xiàn)場可編程門陣列FPGA連接的調(diào)制器構(gòu)成，所述調(diào)制器同時與調(diào)制信號源電路和多路PLL電路連接。本實用新型中的現(xiàn)場可編程門陣列FPGA作為MCU，現(xiàn)場可編程門陣列FPGA用于控制調(diào)制信號源電路在最大調(diào)制帶寬50MHz內(nèi)產(chǎn)生已調(diào)制信號(調(diào)制信號已經(jīng)調(diào)制了一個低頻率載波)，該信號與多路PLL電路產(chǎn)生的高頻載波信號(可選頻)在然后再多通道混頻電路中混頻，輸出帶寬IGHz的信號，這個信號已經(jīng)包含多種調(diào)制。寬帶信號發(fā)生器還包括金屬腔體1，所述多路PLL電路、多通道混頻電路、信號發(fā)生控制處理電路、調(diào)制信號源電路均封裝在印制電路板上，且印制電路板通過螺絲安裝在金屬腔體I內(nèi)部；所述金屬腔體I還連接有外部接口 SMA-50A11、外部接口 SMA-50B12、夕卜部接口 DB15S13、外部接口 DB9P14，所述外部接口 SMA-50A11和外部接口 SMA-50B12均與多通道混頻電路連接，外部接口 DB15S13和外部接口 DB9P14均與現(xiàn)場可編程門陣列FPGA連接。所述印制電路板上還設(shè)置有金屬壓條，所述金屬壓條設(shè)置在多路PLL電路和多通道混頻電路之間。所述現(xiàn)場可編程門陣列FPGA產(chǎn)生帶寬為50MHz的基帶信號，所述帶寬為50MHz的基帶信號包含了I個載波頻率。調(diào)制器產(chǎn)生的信號為中頻信號。印制電路板通過螺絲固定在金屬腔體I內(nèi)部；外部接口 DB15S13和外部接口 DB9P14用于接收外部信號的同時回傳狀態(tài)信號，而外部接口 SMA-50A11、外部接口SMA-50B12分別用于外部調(diào)制信號輸入和最終的信號輸出；多路PLL電路和多通道混頻電路用金屬壓條隔開，防止電路的相互干擾，通過內(nèi)部電纜實現(xiàn)射頻交聯(lián)。本實用 新型能實現(xiàn)以下參數(shù)設(shè)計本實用新型能在IGHz的帶寬內(nèi)工作，該合成器的相對工作頻率帶寬為188%，具有超寬帶特征，在超寬工作頻帶和較寬的信道帶寬內(nèi)保證輸出信號的雜散抑制高(高于60dBc)、相位噪聲好(< -90 dBc/HzilOkHz)和快速跳頻能力(頻率切換時間小于IOOuS),能作為超寬帶電子干擾機的高性能的信號發(fā)生器。本實用新型中，現(xiàn)場可編程門陣列FPGA接收外部控制信號，產(chǎn)生靈活的控制信號去調(diào)制信號源電路。調(diào)制信號源電路輸出已調(diào)信號，該信號的調(diào)制方式根據(jù)外部控制方式選擇。在現(xiàn)場可編程門陣列FPGA中加入一個算法，合理配置調(diào)制信號源電路的相應控制位，實時調(diào)整量化誤差等原因引起的雜散，保證從調(diào)制信號源電路輸出的信號雜散指標良好。多路PLL電路產(chǎn)生1800MHz點頻和S波段跳頻兩路信號，依次與調(diào)制信號源電路輸出的信號混頻。在多通道混頻電路中調(diào)整混頻器和放大器，保證混頻器和放大器工作在線性狀態(tài)，同時配置若干個衰減器進行大動態(tài)衰減，保證了最終輸出的多頻點信號雜散抑制好，同時滿足功率、相噪和跳頻時間要求。因此，如圖2所示，圖2為現(xiàn)場可編程門陣列FPGA產(chǎn)生I載波原理框圖?，F(xiàn)場可編程門陣列FPGA要求在50MHz帶寬內(nèi)同時產(chǎn)生I個載波，I個載波頻率在50MHz帶寬可任意設(shè)置。因此我們設(shè)計的設(shè)計方案為用FPGA產(chǎn)生帶寬為50MHz的基帶信號，此基帶信號包含了1個載波頻率；基帶信號通過調(diào)制器產(chǎn)生中頻；中頻再通過模擬混頻到射頻。該設(shè)計方案使用了 DDS調(diào)制器產(chǎn)生中頻，主要優(yōu)勢之一是調(diào)制功能完全是在數(shù)字域內(nèi)實現(xiàn)的。類似地，由于以數(shù)字方式實現(xiàn)，因此IF級的LO或載波泄露極低。該設(shè)計方案的另一優(yōu)勢是，NCO使得可以在IF級獲得極其精確的調(diào)諧分辨率。這提高了發(fā)射機頻率規(guī)劃的靈活性。根據(jù)具體應用，實際的RF通道調(diào)諧可以通過調(diào)諧IF級的載波(通過NC0)，而不是調(diào)諧RF LO來實現(xiàn)。這樣可以提供非常精確的頻率和相位控制，也可以需要時提供速度極快的跳頻。累加器和查找表構(gòu)成了 DDS，DDS輸出載波基帶IQ信號，載波頻率由FCWx控制，F(xiàn)CWfFCWl分別控制載波I 載波I的頻率。I個載波基帶IQ信號通過加法器分別進行相加，最后相加輸出合成的基帶IQ信號。合成基帶IQ信號從FPGA輸出到調(diào)制器進行正交上變頻到中頻。如上上述，便可較好的實現(xiàn)本實用新型。
權(quán)利要求1.寬帶信號發(fā)生器，其特征在于包括信號發(fā)生控制處理電路、以及與信號發(fā)生控制處理電路連接的調(diào)制信號源電路和多路PLL電路，所述調(diào)制信號源電路和多路PLL電路同時還連接有多通道混頻電路。
2.根據(jù)權(quán)利要求I所述的寬帶信號發(fā)生器，其特征在于所述信號發(fā)生控制處理電路主要由現(xiàn)場可編程門陣列FPGA、以及與現(xiàn)場可編程門陣列FPGA連接的調(diào)制器構(gòu)成，所述調(diào)制器同時與調(diào)制信號源電路和多路PLL電路連接。
3.根據(jù)權(quán)利要求2所述的寬帶信號發(fā)生器，其特征在于所述調(diào)制器的型號為AD9910。
4.根據(jù)權(quán)利要求2所述的寬帶信號發(fā)生器，其特征在于還包括金屬腔體(1)，所述多路PLL電路、多通道混頻電路、信號發(fā)生控制處理電路、調(diào)制信號源電路均封裝在印制電路板上，且印制電路板安裝在金屬腔體(I)內(nèi)部；所述金屬腔體(I)還連接有外部接口SMA-50A (11)、外部接口 SMA-50B (12)、外部接口 DB15S (13)、外部接口 DB9P (14)，所述外部接口 SMA-50A (11)和外部接口 SMA-50B (12)均與多通道混頻電路連接，外部接口 DB15S(13)和外部接口 DB9P (14)均與現(xiàn)場可編程門陣列FPGA連接。
5.根據(jù)權(quán)利要求4所述的寬帶信號發(fā)生器，其特征在于印制電路板通過螺絲安裝在金屬腔體(I)內(nèi)部。
6.根據(jù)權(quán)利要求4所述的寬帶信號發(fā)生器，其特征在于所述印制電路板上還設(shè)置有金屬壓條，所述金屬壓條設(shè)置在多路PLL電路和多通道混頻電路之間。
7.根據(jù)權(quán)利要求2、3、4、5中任意一項所述的寬帶信號發(fā)生器，其特征在于所述現(xiàn)場可編程門陣列FPGA產(chǎn)生帶寬為50MHz的基帶信號，所述帶寬為50MHz的基帶信號包含了 I個載波頻率。
8.根據(jù)權(quán)利要求2、3、4、5中任意一項所述的寬帶信號發(fā)生器，其特征在于調(diào)制器產(chǎn)生的信號為中頻信號。
專利摘要本實用新型提供了寬帶信號發(fā)生器，包括信號發(fā)生控制處理電路、以及與信號發(fā)生控制處理電路連接的調(diào)制信號源電路和多路PLL電路，所述調(diào)制信號源電路和多路PLL電路同時還連接有多通道混頻電路。本實用新型的有益效果是本實用新型采用鎖相加混頻實現(xiàn)超寬帶多頻點信號發(fā)生器，能在1GHz的帶寬內(nèi)正常工作，同時很好抑制了電路中可能出現(xiàn)的雜散惡化，實現(xiàn)了良好的雜散性能和相位噪聲性能，為實現(xiàn)多頻點同時輸出奠定了良好的技術(shù)基礎(chǔ)。
文檔編號H04B1/7163GK202424715SQ20122004170
公開日2012年9月5日 申請日期2012年2月9日 優(yōu)先權(quán)日2012年2月9日
發(fā)明者周委, 郝溫利 申請人:成都中亞通茂電子有限公司